KR100607762B1 - 반도체 소자의 셀로우 트렌치 분리막 형성 방법 - Google Patents

반도체 소자의 셀로우 트렌치 분리막 형성 방법 Download PDF

Info

Publication number
KR100607762B1
KR100607762B1 KR1020020053195A KR20020053195A KR100607762B1 KR 100607762 B1 KR100607762 B1 KR 100607762B1 KR 1020020053195 A KR1020020053195 A KR 1020020053195A KR 20020053195 A KR20020053195 A KR 20020053195A KR 100607762 B1 KR100607762 B1 KR 100607762B1
Authority
KR
South Korea
Prior art keywords
trench
forming
photoresist layer
layer
nitride film
Prior art date
Application number
KR1020020053195A
Other languages
English (en)
Other versions
KR20040021374A (ko
Inventor
명정학
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020053195A priority Critical patent/KR100607762B1/ko
Publication of KR20040021374A publication Critical patent/KR20040021374A/ko
Application granted granted Critical
Publication of KR100607762B1 publication Critical patent/KR100607762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 소자의 셀로우 트렌치 분리막 형성 방법에 관한 것으로, 트렌치의 형성을 위한 사용한 마스크 패턴을 수정한 후 질화막을 식각하여 개구부를 넓힘으로써 이후 갭필 공정을 용이하게 수행할 수 있으며, 이로서 후속 CMP 공정에서 평탄화가 정상적으로 이루어져 소자의 전기적 특성 및 수율이 향상되는 이점이 있다.
트렌치, STI, 갭필, 디스컴

Description

반도체 소자의 셀로우 트렌치 분리막 형성 방법{METHOD FOR FORMING SHALLOW TRENCH ISOLATION OF SEMICONDUCTOR ELEMENT}
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도.
본 발명은 반도체 소자의 셀로우 트렌치 분리막 형성 방법에 관한 것으로, 더욱 상세하게는 트렌치의 형성을 위해 사용한 마스크 패턴을 수정한 후 질화막을 식각하여 개구부를 넓힘으로써 이후 갭필 공정을 용이하게 수행할 수 있도록 한 반도체 소자의 셀로우 트렌치 분리막 형성 방법에 관한 것이다.
주지와 같이, 반도체 소자에는 트랜지스터(transistor), 캐패시터(capacitor) 등의 단위 소자로 된 셀들이 반도체 소자의 용량에 따라 한정된 면적내에 다수개가 집적되는데, 이러한 셀들은 서로 독립적인 동작 특성을 위하여 전기적인 격리가 필요하다.
따라서, 이러한 셀들간의 전기적인 격리를 위한 방편으로서, 실리콘 기판을 리세스(recess)하고 필드 산화막을 성장시키는 실리콘 부분 산화(LOCal Oxidation of Silicon; LOCOS)와, 웨이퍼(wafer)를 수직방향으로 식각하여 절연 물질로 매립하는 셀로우 트렌치 분리(Shallow Trench Isolation; STI)가 잘 알려져 있다.
이 중에서 STI는 반응성 이온 식각(Reactive Ion Etching ; RIE)이나 플라즈마 식각과 같은 건식 식각 기술을 사용하여 좁고 깊은 트렌치를 만들고, 그 속에 절연막을 채우는 방법으로 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 버즈 비크와 관련된 문제가 없어진다. 또한 절연막이 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 방법이다.
이와 같이, 소자 활성 영역의 확보 측면에서 유리한 STI는 접합 누설 전류면에서도 LOCOS에 비해 향상된 특성을 보이고 있다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기판(11)상에 산화막(13)을 형성하며, 산화막(13)상에 질화막(15)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(17)을 형성한 후 포토레지스트층(17)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다.
도 1b를 참조하면, 포토레지스트층(17)을 식각 마스크로 하여 질화막(15)과 산화막(13)을 실리콘 기판(11)이 노출될 때까지 선택적으로 건식 식각하며, 실리콘 기판(11)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다.
도 1c 및 도 1d를 참조하면, 포토레지스트층(17)을 제거한 후 세정 공정을 거치며, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 트렌치 라이너 산화막(19)을 형성한다.
도 1e를 참조하면, 도 1a 내지 도 1d의 공정을 거친 트렌치(T)를 포함한 구조물 전면에 트렌치 충진(trench filling) 물질을 증착하여 트렌치 분리막(21)을 형성한다.
이후, 화학적기계적연마(CMP) 공정을 수행하여 질화막(15)의 상부 영역에 존재하는 트렌치 분리막(21)을 제거하며, 질화막(15)을 습식 식각하여 제거하고, 이온 주입 등의 여러 공정을 거친 후 게이트 산화막을 성장시키기 전 사전 세정 공정을 진행한다.
한편, 근래에는 반도체 장치의 집적도가 높아지면서 기판 상에 형성되는 패턴들의 단차가 커지고 패턴들 간의 간격도 매우 좁아진다. 이에 따라 얇고 깊게 형성된 트렌치 내부에 절연막을 채우는 갭필(Gap Fill) 과정이 매우 어려워지고, 이에 따른 단차 불량 등의 갭필 불량은 후속 CMP 공정에서 평탄화 불량을 유발할 우려가 매우 높은 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 그 목적하는 바는 트렌치의 형성을 위해 사용한 마스크 패턴을 수정한 후 질화막을 식 각하여 개구부를 넓힘으로써 이후 갭필 공정을 용이하게 수행할 수 있도록 하는 데 있다.
이와 같은 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 트렌치 형성 방법은, 실리콘 기판상에 산화막과 질화막을 순차 적층하는 제 1 단계와, 상기 질화막 상부에 포토레지스트층을 형성한 후 상기 포토레지스트층을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성하는 제 2 단계와, 상기 포토레지스트층을 식각 마스크로 하여 상기 실리콘 기판에 트렌치를 형성하는 제 3 단계와, 상기 포토레지스트층의 상면과 측면을 소정 두께로 제거하여 마스크 패턴을 수정하는 제 4 단계와, 상기 패턴이 수정된 포토레지스트층을 식각 마스크로 하여 상기 질화막을 선택적으로 건식 식각하여 개구부를 넓히는 제 5 단계와, 상기 포토레지스트층을 제거한 후 세정 공정을 거치며 트렌치를 포함한 구조물 전면에 트렌치 충진 물질을 증착하여 트렌치 분리막을 형성하는 제 6 단계를 포함한다.
본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 셀로우 트렌치 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기판(101)상에 산화막(103)을 형성하며, 산화막(103)상에 질화막(105)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(107)을 형성한 후 포토레지스트층(107)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다.
도 2b를 참조하면, 포토레지스트층(107)을 식각 마스크로 하여 질화막(105)과 산화막(103)을 실리콘 기판(101)이 노출될 때까지 선택적으로 건식 식각하며, 실리콘 기판(101)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다.
도 2c를 참조하면, 디스컴(Descum) 공정을 적용하여 포토레지스트층(107)의 상면과 측면을 소정 두께로 제거하여 마스크 패턴을 수정한다.
도 2d를 참조하면, 패턴이 수정된 포토레지스트층(107)을 식각 마스크로 하여 질화막(105)을 선택적으로 건식 식각하는데, 이때 갭필 공정의 용이성을 극대화시키기 위하여 질화막(105)을 트렌치(T)쪽으로 내리막 경사지게 식각함으로써 개구부를 넓힌다.
도 2e를 참조하면, 포토레지스트층(107)을 제거한 후 세정 공정을 거치며, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 트렌치 라이너 산화막(109)을 형성하며, 트렌치(T)를 포함한 구조물 전면에 트렌치 충진(trench filling) 물질을 증착하여 트렌치 분리막(201)을 형성한다.
아울러, 화학적기계적연마(CMP) 공정을 수행하여 질화막(105)의 상부 영역에 존재하는 트렌치 분리막(201)을 제거하며, 질화막(105)을 습식 식각하여 제거하고, 이온 주입 등의 여러 공정을 거친 후 게이트 산화막을 성장시키기 전 사전 세정 공정을 진행한다.
전술한 바와 같이 본 발명은 트렌치의 형성을 위해 사용한 마스크 패턴을 수정한 후 질화막을 식각하여 개구부를 넓힘으로써 이후 갭필 공정을 용이하게 수행할 수 있으며, 이로서 후속 CMP 공정에서 평탄화가 정상적으로 이루어져 소자의 전기적 특성 및 수율이 향상되는 효과가 있다.

Claims (4)

  1. 실리콘 기판상에 산화막과 질화막을 순차 적층하는 제 1 단계와,
    상기 질화막 상부에 포토레지스트층을 형성한 후 상기 포토레지스트층을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성하는 제 2 단계와,
    상기 포토레지스트층을 식각 마스크로 하여 상기 실리콘 기판에 트렌치를 형성하는 제 3 단계와,
    상기 포토레지스트층의 상면과 측면을 소정 두께로 제거하여 마스크 패턴을 수정하는 제 4 단계와,
    상기 패턴이 수정된 포토레지스트층을 식각 마스크로 하여 상기 질화막을 선택적으로 건식 식각하여 개구부를 넓히는 제 5 단계와,
    상기 포토레지스트층을 제거한 후 세정 공정을 거치며 트렌치를 포함한 구조물 전면에 트렌치 충진 물질을 증착하여 트렌치 분리막을 형성하는 제 6 단계를 포함하는 반도체 소자의 셀로우 트렌치 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 세정 공정 이후에 열공정을 통해 상기 트렌치의 표면을 성장시켜 트렌치 라이너 산화막을 형성하는 공정을 더 포함하는 것을 특징으로 한 반도체 소자의 셀로우 트렌치 분리막 형성 방법.
  3. 제 1 항에 있어서, 상기 제 4 단계는,
    디스컴(Descum) 공정을 적용하여 상기 포토레지스트층을 부분 제거하는 것을 특징으로 한 반도체 소자의 셀로우 트렌치 분리막 형성 방법.
  4. 제 1 항에 있어서, 상기 제 5 단계는,
    상기 질화막을 상기 트렌치쪽으로 내리막 경사지게 식각하는 것을 특징으로 한 반도체 소자의 셀로우 트렌치 분리막 형성 방법.
KR1020020053195A 2002-09-04 2002-09-04 반도체 소자의 셀로우 트렌치 분리막 형성 방법 KR100607762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020053195A KR100607762B1 (ko) 2002-09-04 2002-09-04 반도체 소자의 셀로우 트렌치 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053195A KR100607762B1 (ko) 2002-09-04 2002-09-04 반도체 소자의 셀로우 트렌치 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040021374A KR20040021374A (ko) 2004-03-10
KR100607762B1 true KR100607762B1 (ko) 2006-08-01

Family

ID=37325576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053195A KR100607762B1 (ko) 2002-09-04 2002-09-04 반도체 소자의 셀로우 트렌치 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100607762B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865455B1 (ko) * 2007-07-31 2008-10-28 주식회사 동부하이텍 Ｓｔｉ 공정에서의 딤플 발생 방지방법

Also Published As

Publication number Publication date
KR20040021374A (ko) 2004-03-10

Similar Documents

Publication Publication Date Title
US7067387B2 (en) Method of manufacturing dielectric isolated silicon structure
KR100680429B1 (ko) 반도체 소자의 제조 방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100559590B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP3972486B2 (ja) 半導体装置の製造方法
KR100319642B1 (ko) 트랜지스터 형성방법
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100479980B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100533380B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100687859B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20030000127A (ko) 반도체소자의 제조방법
JPH11260911A (ja) 半導体デバイスの素子隔離層形成方法
KR100521511B1 (ko) 반도체 장치 및 그 제조 방법
KR100470198B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100567872B1 (ko) 반도체 제조 장치에서의 소자 분리막 형성 방법
KR100333378B1 (ko) 반도체 소자의 제조방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20040021371A (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100569509B1 (ko) 반도체소자의 제조방법
KR100338938B1 (ko) 반도체 장치의 분리구조 제조방법
KR100567027B1 (ko) 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee