JPH01258439A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01258439A JPH01258439A JP8652388A JP8652388A JPH01258439A JP H01258439 A JPH01258439 A JP H01258439A JP 8652388 A JP8652388 A JP 8652388A JP 8652388 A JP8652388 A JP 8652388A JP H01258439 A JPH01258439 A JP H01258439A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- silicon oxide
- bpsg
- phosphorus
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052796 boron Inorganic materials 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 11
- 239000011574 phosphorus Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 20
- 239000013078 crystal Substances 0.000 abstract description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 238000002955 isolation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical group CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 101000617723 Homo sapiens Pregnancy-specific beta-1-glycoprotein 8 Proteins 0.000 description 1
- 102100022018 Pregnancy-specific beta-1-glycoprotein 8 Human genes 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置及びその製造方法に関し、特に素
子間の絶縁分離として絶縁材料が埋設された溝を有する
半導体装置及びその製造方法に関する。
子間の絶縁分離として絶縁材料が埋設された溝を有する
半導体装置及びその製造方法に関する。
従来、素子間の絶縁分離として選択酸化によって形成さ
れた厚い酸化膜によって行っていたが、この方法では、
選択酸化の際の酸化膜の素子領域への喰い込みによ゛っ
て絶縁分離領域が広くなり、半導体装置の高集積化の妨
げになっていた。
れた厚い酸化膜によって行っていたが、この方法では、
選択酸化の際の酸化膜の素子領域への喰い込みによ゛っ
て絶縁分離領域が広くなり、半導体装置の高集積化の妨
げになっていた。
そこでシリコン基板に溝を形成し、その溝内に絶縁材料
や多結晶シリコンを埋設する方法が、近年用いられるよ
うになった。特にバイポーラ型半導体装置では、エピタ
キシャル層とサブコレクタ層を切る様な深い溝が必要で
あり、そのため溝の埋設材料としては多結晶シリコンが
用いられる場合が多い。この多結晶シリコンを埋設する
場合、溝を完全に埋設する様な充分厚い多結晶シリコン
を成長させ、ウェット式或いはドライ式によってエッチ
バックし、溝内部のみ多結晶シリコンを残している。
や多結晶シリコンを埋設する方法が、近年用いられるよ
うになった。特にバイポーラ型半導体装置では、エピタ
キシャル層とサブコレクタ層を切る様な深い溝が必要で
あり、そのため溝の埋設材料としては多結晶シリコンが
用いられる場合が多い。この多結晶シリコンを埋設する
場合、溝を完全に埋設する様な充分厚い多結晶シリコン
を成長させ、ウェット式或いはドライ式によってエッチ
バックし、溝内部のみ多結晶シリコンを残している。
第３図（ａ）〜（ｃ）は従来の溝分離法による半導体装
置の製造方法を説明するために工程順に示した断面図で
ある。すなわち、まず第３図（ａ）に示すように、シリ
コン基板ｌの表面にシリコン酸化膜２、シリコン窒化膜
４を形成し、フォトエツチング技術により溝形成部に開
孔部をもつフォトレジストマスクを形成し、次いでフォ
トレジストをマスクとしてドライエツチングによりシリ
コン窒化膜４及びシリコン酸化膜２に溝作成用の開孔な
形成する。次いでフォトレジスト、シリコン窒化膜４、
シリコン酸化膜２をマスクとして、シリコン基板１に溝
を形成する。次いで、フォトレジストを除去し、シリコ
ン窒化膜４をマスクとして溝内表面にシリコン酸化膜３
を形成する。次いで溝を完全に埋めることができる厚さ
のノンドープ多結晶シリコン膜１０を成長させる。次い
で第３図（ｂ）に示すように、多結晶シリコンの表面が
ほぼ基板表面に一致する程度まで多結晶シリコンをエッ
チバックする。次いで第３図（Ｃ）に示すように多結晶
シリコン表面を酸化すると溝分離領域が完成する。
置の製造方法を説明するために工程順に示した断面図で
ある。すなわち、まず第３図（ａ）に示すように、シリ
コン基板ｌの表面にシリコン酸化膜２、シリコン窒化膜
４を形成し、フォトエツチング技術により溝形成部に開
孔部をもつフォトレジストマスクを形成し、次いでフォ
トレジストをマスクとしてドライエツチングによりシリ
コン窒化膜４及びシリコン酸化膜２に溝作成用の開孔な
形成する。次いでフォトレジスト、シリコン窒化膜４、
シリコン酸化膜２をマスクとして、シリコン基板１に溝
を形成する。次いで、フォトレジストを除去し、シリコ
ン窒化膜４をマスクとして溝内表面にシリコン酸化膜３
を形成する。次いで溝を完全に埋めることができる厚さ
のノンドープ多結晶シリコン膜１０を成長させる。次い
で第３図（ｂ）に示すように、多結晶シリコンの表面が
ほぼ基板表面に一致する程度まで多結晶シリコンをエッ
チバックする。次いで第３図（Ｃ）に示すように多結晶
シリコン表面を酸化すると溝分離領域が完成する。
また、素子の動作速度を上げるためには、素子に寄生す
る容量を減らす必要があるが、このためには溝分離の埋
設材料として多結晶シリコンより絶縁物の方がよい。こ
の場合、製造方法は、上述した多結晶シリコンの場合と
同じで最後の酸化工程のみ不要である。
る容量を減らす必要があるが、このためには溝分離の埋
設材料として多結晶シリコンより絶縁物の方がよい。こ
の場合、製造方法は、上述した多結晶シリコンの場合と
同じで最後の酸化工程のみ不要である。
以上説明したような従来の方法ではエッチバックの際に
溝の中心部や、溝と溝の交差して実効溝幅が広い箇所の
中心部等で、多結晶シリコンあるいは絶縁物のエツチン
グレートが大きく、穴が形成されるという問題がある。
溝の中心部や、溝と溝の交差して実効溝幅が広い箇所の
中心部等で、多結晶シリコンあるいは絶縁物のエツチン
グレートが大きく、穴が形成されるという問題がある。
また多結晶シリコン埋設の場合、多結晶シリコン表面を
酸化すると、酸化膜１１は多結晶シリコン１０中にくい
込むため、素子領域に結晶歪を与えるという問題がある
。
酸化すると、酸化膜１１は多結晶シリコン１０中にくい
込むため、素子領域に結晶歪を与えるという問題がある
。
また絶縁物で埋設した場合、たとえばシリコン窒化膜や
シリコン酸化膜では、シリコンと熱膨張係数が大きく違
うため、やはり素子領域への結晶歪を与えるという問題
が残る。
シリコン酸化膜では、シリコンと熱膨張係数が大きく違
うため、やはり素子領域への結晶歪を与えるという問題
が残る。
本発明の目的は、溝分離領域に埋設した絶縁物による素
子領域への結晶歪を低減した構造と埋設した絶縁物上に
穴が形成されない様な素子分離領域の製造方法を提供す
ることにある。
子領域への結晶歪を低減した構造と埋設した絶縁物上に
穴が形成されない様な素子分離領域の製造方法を提供す
ることにある。
本発明の半導体装置は素子間の絶縁分離を行うための溝
を有し、その内壁に沿って第１のシリコン酸化膜とシリ
コン窒化膜からなる二層膜が形成され、再にその内側に
、リン及びボロンを高濃度に添加したシリコン酸化物が
埋設され、その上に第２のシリコン酸化膜が形成された
構造を有す。
を有し、その内壁に沿って第１のシリコン酸化膜とシリ
コン窒化膜からなる二層膜が形成され、再にその内側に
、リン及びボロンを高濃度に添加したシリコン酸化物が
埋設され、その上に第２のシリコン酸化膜が形成された
構造を有す。
また、本発明の製造方法は、上記シリコン酸化物埋設に
際し、シリコン酸化物を減圧気相中で堆積させる工程と
、その後に、シリコン酸化物をリフローさせて、溝を完
全に埋設し、且つ、シリコン酸化物を平担にさせる熱処
理工程と平担化したシリコン酸化物をエッチバックし、
溝内部にシリコン酸化物を残す工程とを有して構成され
る。
際し、シリコン酸化物を減圧気相中で堆積させる工程と
、その後に、シリコン酸化物をリフローさせて、溝を完
全に埋設し、且つ、シリコン酸化物を平担にさせる熱処
理工程と平担化したシリコン酸化物をエッチバックし、
溝内部にシリコン酸化物を残す工程とを有して構成され
る。
このシリコン酸化物は、好ましくはテトラエトキシオル
ソシリケー） （ＴＥ０１）の熱分解による減圧気相成
長法により堆積させられ、また、シリコン酸化物中には
好ましくはリンを２ないし６モルパーセント、ボロンを
６ないし１２モルパーセント添加される。
ソシリケー） （ＴＥ０１）の熱分解による減圧気相成
長法により堆積させられ、また、シリコン酸化物中には
好ましくはリンを２ないし６モルパーセント、ボロンを
６ないし１２モルパーセント添加される。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るために工程順に示した断面図である。先ず、第１図（
ａ）に示すようにシリコン基板１に溝を形成し、シリコ
ン窒化膜４をマスクとして熱酸化し、溝内部にシリコン
酸化膜３を形成する。なお、ここまでの工程は従来例と
同じで、２はシリコン酸化膜である。次に第１図（ｂ）
に示すように、溝形成用に用いたシリコン窒化膜４を除
去し、全面に改めてシリコン窒化膜５を形成する。次に
、ボロン及びリンを高濃度に含むシリコン酸化物６（ボ
ロンフォスフオシリケードガラス以後ＢＰＳＧと略す）
を厚く堆積させ、再に９００℃〜１０００℃の熱処理に
よりＢＰＳＧをリフローさせ、第１図（Ｃ）に示すよう
に溝の埋設と平担化を行う。この時、シリコン窒化膜５
は、熱処理によるＢＰＳＧから素子領域へのボロン及び
リンの拡散を防ぐ働きをもつ。
るために工程順に示した断面図である。先ず、第１図（
ａ）に示すようにシリコン基板１に溝を形成し、シリコ
ン窒化膜４をマスクとして熱酸化し、溝内部にシリコン
酸化膜３を形成する。なお、ここまでの工程は従来例と
同じで、２はシリコン酸化膜である。次に第１図（ｂ）
に示すように、溝形成用に用いたシリコン窒化膜４を除
去し、全面に改めてシリコン窒化膜５を形成する。次に
、ボロン及びリンを高濃度に含むシリコン酸化物６（ボ
ロンフォスフオシリケードガラス以後ＢＰＳＧと略す）
を厚く堆積させ、再に９００℃〜１０００℃の熱処理に
よりＢＰＳＧをリフローさせ、第１図（Ｃ）に示すよう
に溝の埋設と平担化を行う。この時、シリコン窒化膜５
は、熱処理によるＢＰＳＧから素子領域へのボロン及び
リンの拡散を防ぐ働きをもつ。
次に第１図（ｄ）に示すように、ＢＰＳＧ６ａをバッフ
アート弗酸等により溝内にＢＰＳＧ６ ａを残すように
エッチバックした後、シリコン酸化膜７を成長させる。
アート弗酸等により溝内にＢＰＳＧ６ ａを残すように
エッチバックした後、シリコン酸化膜７を成長させる。
以上述べたように、本実施例では従来のように溝の中心
部に穴が形成されることなく良好な溝埋設が可能であり
、再に、本構造により、内部応力の大きな、シリコン酸
化膜、シリコン窒化膜な極力少なくし、応力の小さいＢ
ＰＳＧ埋設することで、素子領域への結晶歪を最小にす
ることが可能となる。
部に穴が形成されることなく良好な溝埋設が可能であり
、再に、本構造により、内部応力の大きな、シリコン酸
化膜、シリコン窒化膜な極力少なくし、応力の小さいＢ
ＰＳＧ埋設することで、素子領域への結晶歪を最小にす
ることが可能となる。
なお、ＢＰＳＧ堆積にはＴＥ０１の熱分解による減圧気
相成長法を用いることでステップカバレッジが良好なり
ＰＳＧを溝内に堆積でき、平担化に際して非常に有利に
なる。
相成長法を用いることでステップカバレッジが良好なり
ＰＳＧを溝内に堆積でき、平担化に際して非常に有利に
なる。
第２図（ａ）〜（ｅ）は本発明の第２の実施例を説明す
るために工程順に示した断面図である。
るために工程順に示した断面図である。
先ず、溝形成までは第１図（ｂ）に示したように第１の
実施例と同じである０次に第２図（ａ）に示すようにＢ
ＰＳＧ８を堆積させる。なお、この時の膜厚は第１の実
施例より薄くてよい。再に９００℃〜１０００℃の熱処
理によりＢＰＳＧをリフローさせ、第２図（ｂ）に示す
ように溝の埋設と平担化を行う。しかし、第１の実施例
に比べ、ＢＰＳＧの膜厚が薄いので、溝の埋設及び平担
化は、この時点ではまだ不完全である。しかし、第１の
実施例同様、第２図（ｃ）に示すようにＢＰＳＧ８ ａ
をバッフアート弗酸等により、エッチバックを行う。
実施例と同じである０次に第２図（ａ）に示すようにＢ
ＰＳＧ８を堆積させる。なお、この時の膜厚は第１の実
施例より薄くてよい。再に９００℃〜１０００℃の熱処
理によりＢＰＳＧをリフローさせ、第２図（ｂ）に示す
ように溝の埋設と平担化を行う。しかし、第１の実施例
に比べ、ＢＰＳＧの膜厚が薄いので、溝の埋設及び平担
化は、この時点ではまだ不完全である。しかし、第１の
実施例同様、第２図（ｃ）に示すようにＢＰＳＧ８ ａ
をバッフアート弗酸等により、エッチバックを行う。
次に第２図（ｄ）、 （ｃ）に示すように、前と同じよ
うにＢＰＳＧ堆積、熱処理、エッチバックの工程を再度
行うことで溝内の埋設と平担化がなされる。
うにＢＰＳＧ堆積、熱処理、エッチバックの工程を再度
行うことで溝内の埋設と平担化がなされる。
本実施例によれば、第２の実施例と同じ効果が得られる
ほか、１回のＢＰＳＧ堆積の厚さを第１の実施例より薄
くできるためＢＰＳＧを厚く堆積させることで顕著とな
る膜厚のウェハー内均−性のバラツキをおそえることが
でき、制御性よくＢＰＳＧをエッチバックさせることが
可能となる。
ほか、１回のＢＰＳＧ堆積の厚さを第１の実施例より薄
くできるためＢＰＳＧを厚く堆積させることで顕著とな
る膜厚のウェハー内均−性のバラツキをおそえることが
でき、制御性よくＢＰＳＧをエッチバックさせることが
可能となる。
以上説明したように本発明によれば、溝埋設用のＢＰＳ
Ｇを、熱処理によってリフローさせ、平担化を行うので
従来のようにエッチバック後、溝の中心部特に溝交差部
の様な、実効的に溝幅の広い部分での穴形成がなく、そ
の上、内部応力の小さいＢＰＳＧが溝内の大部分をしめ
ているため、素子領域に与える結晶歪を低減できるため
、高歩留の期待できる素子分離が実現できる。従って本
発明を用いることによって高集積、高歩留の半導体装置
を得ることが出来る。
Ｇを、熱処理によってリフローさせ、平担化を行うので
従来のようにエッチバック後、溝の中心部特に溝交差部
の様な、実効的に溝幅の広い部分での穴形成がなく、そ
の上、内部応力の小さいＢＰＳＧが溝内の大部分をしめ
ているため、素子領域に与える結晶歪を低減できるため
、高歩留の期待できる素子分離が実現できる。従って本
発明を用いることによって高集積、高歩留の半導体装置
を得ることが出来る。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るため工程順に示した断面図、第２図（ａ）〜（ｅ）は
本発明の第２の実施例を説明するため工程順に示した断
面図、第３図（ａ）〜（ｃ）は従来例を説明するため工
程順に示した断面図である。 １・・・・・・シリコン基板、２，３，７，１１・・団
・シリコン酸化膜、４，５・・・・・・シリコン基板化
ＷＸ、ａ。 ８．９・・・・・・ＢＰＳＧ、１０・・・・・・多結晶
シリコン。 代理人 弁理士 内 原 音 第 １ 直 ＄２ｖＭ 第 ２ 図
るため工程順に示した断面図、第２図（ａ）〜（ｅ）は
本発明の第２の実施例を説明するため工程順に示した断
面図、第３図（ａ）〜（ｃ）は従来例を説明するため工
程順に示した断面図である。 １・・・・・・シリコン基板、２，３，７，１１・・団
・シリコン酸化膜、４，５・・・・・・シリコン基板化
ＷＸ、ａ。 ８．９・・・・・・ＢＰＳＧ、１０・・・・・・多結晶
シリコン。 代理人 弁理士 内 原 音 第 １ 直 ＄２ｖＭ 第 ２ 図
Claims (2)
- （１）半導体基板上に絶縁物によって埋設された溝を有
し、該溝で、素子間の絶縁分離を行っている半導体装置
に於て、前記溝の内壁に沿って第１のシリコン酸化膜と
シリコン窒化膜からなる二層膜が形成され、該二層膜の
内側に、リン及びボロンを高濃度に添加したシリコン酸
化物が埋設されていることを特徴とする半導体装置。 - （２）前記シリコン酸化物埋設に際し、リン及びボロン
を高濃度に添加したシリコン酸化物を減圧気相中で堆積
させる工程と、その後に前記リン及びボロンを添加した
シリコン酸化物をリフローさせて、前記溝を埋設し且つ
前記リン及びボロン添加したシリコン酸化物を平担にさ
せる熱処理の工程と、前記リン及びボロンを添加したシ
リコン酸化物をエッチバックし、前記溝内部に前記リン
及びボロンを添加したシリコン酸化物を残す工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8652388A JPH01258439A (ja) | 1988-04-08 | 1988-04-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8652388A JPH01258439A (ja) | 1988-04-08 | 1988-04-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258439A true JPH01258439A (ja) | 1989-10-16 |
Family
ID=13889349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8652388A Pending JPH01258439A (ja) | 1988-04-08 | 1988-04-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258439A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
| JPH04217326A (ja) * | 1990-12-19 | 1992-08-07 | Nec Corp | 半導体装置の製造方法 |
| NL9500370A (nl) * | 1994-02-24 | 1995-10-02 | Mitsubishi Electric Corp | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. |
| CN103441149A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 沟槽功率器件及其制作方法 |
-
1988
- 1988-04-08 JP JP8652388A patent/JPH01258439A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
| JPH04217326A (ja) * | 1990-12-19 | 1992-08-07 | Nec Corp | 半導体装置の製造方法 |
| NL9500370A (nl) * | 1994-02-24 | 1995-10-02 | Mitsubishi Electric Corp | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. |
| CN103441149A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 沟槽功率器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPH03155151A (ja) | 半導体構造の製法 | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| US5061653A (en) | Trench isolation process | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| JPH0427704B2 (ja) | ||
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPS6020530A (ja) | 素子分離領域の形成方法 | |
| GB2333644A (en) | A method of forming void free trench isolation | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPS6130046A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JPS60132341A (ja) | 半導体装置 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JPS61229339A (ja) | 半導体装置 | |
| KR19990051399A (ko) | 반도체 장치의 소자분리방법 | |
| JPS62213258A (ja) | 半導体装置の製造方法 |