JPS6020530A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS6020530A JPS6020530A JP12841183A JP12841183A JPS6020530A JP S6020530 A JPS6020530 A JP S6020530A JP 12841183 A JP12841183 A JP 12841183A JP 12841183 A JP12841183 A JP 12841183A JP S6020530 A JPS6020530 A JP S6020530A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- groove
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、素子分離領域の形成方法に関し、特に、ＣＭ
Ｏ８ＬＳＩ 等の高集積化に必要な、幅が狭くかつ深く
て、表面が平坦な素子分離領域の形成方法に関する。
Ｏ８ＬＳＩ 等の高集積化に必要な、幅が狭くかつ深く
て、表面が平坦な素子分離領域の形成方法に関する。
〔従来技術］
従来の素子分離領域の形成方法としては、平坦な表面が
得られ、結晶欠陥の発生がない選択酸化法が、広く用い
られている。しかし、この選択酸化法は、酸化膜の横方
向成長により分離幅が広くなるという欠点と、分離深さ
を十分深くできないという欠点があった。
得られ、結晶欠陥の発生がない選択酸化法が、広く用い
られている。しかし、この選択酸化法は、酸化膜の横方
向成長により分離幅が広くなるという欠点と、分離深さ
を十分深くできないという欠点があった。
これに対し、半導体基板に狭くかつ深い溝を掘り、この
溝を多結晶シリコン等で埋める、いわゆるトレンチ分離
法が最近開発δれている。深い満を埋めるためには、ス
テップカバレッジの良い絶縁膜が必要である。減圧ＣＶ
Ｄ法により成長きれた多結晶シリコン膜は、ステップカ
バレッジが極めで優れているため、溝の充填材として最
も良く用いられている。
溝を多結晶シリコン等で埋める、いわゆるトレンチ分離
法が最近開発δれている。深い満を埋めるためには、ス
テップカバレッジの良い絶縁膜が必要である。減圧ＣＶ
Ｄ法により成長きれた多結晶シリコン膜は、ステップカ
バレッジが極めで優れているため、溝の充填材として最
も良く用いられている。
しかし、多結晶シリコンは絶縁物でないため、溝の表面
を酸化膜等の絶縁膜で覆わなければならない。又、埋め
込まれた多結晶シリコン表面を酸化する必要がある。こ
の酸化により、表面に段差が生じたり、横方向への酸化
膜成長が生じたシ、ストレスが発生して基板に結晶欠陥
を発生させたりする。
を酸化膜等の絶縁膜で覆わなければならない。又、埋め
込まれた多結晶シリコン表面を酸化する必要がある。こ
の酸化により、表面に段差が生じたり、横方向への酸化
膜成長が生じたシ、ストレスが発生して基板に結晶欠陥
を発生させたりする。
また溝の充填材である多結晶シリコンの欠点をおぎなう
為に、絶縁膜であるリンガラス（ＰＳＧ）膜あるいはホ
ウ素・リンガラス（１３ＰｓＧ）膜を用いる方法が考え
られるが、ＣＶＤ法によるＰＳＧ膜するいはＢＰ、９Ｇ
膜のステップカバレッジは良くないため、これらの膜を
埋め込むと、溝中央部に１す′が生じ結晶欠陥を発生し
易くなる。またこれらの膜はシリコンの熱酸化膜やシリ
コン窒化１摸に比べてエツチング速度が高いのでシリコ
ン半４体素子の製造プロセスの数多くのエツチング除去
により、容易にエツチングされ庁ミが生じてしまうとい
う欠点がある。
為に、絶縁膜であるリンガラス（ＰＳＧ）膜あるいはホ
ウ素・リンガラス（１３ＰｓＧ）膜を用いる方法が考え
られるが、ＣＶＤ法によるＰＳＧ膜するいはＢＰ、９Ｇ
膜のステップカバレッジは良くないため、これらの膜を
埋め込むと、溝中央部に１す′が生じ結晶欠陥を発生し
易くなる。またこれらの膜はシリコンの熱酸化膜やシリ
コン窒化１摸に比べてエツチング速度が高いのでシリコ
ン半４体素子の製造プロセスの数多くのエツチング除去
により、容易にエツチングされ庁ミが生じてしまうとい
う欠点がある。
本発明の目的は、上記問題点を解決し、絶縁領域の幅が
狭く、深く、平面が平坦で、かつ結晶欠陥の発生がすく
なく、また電気的に安定な微細素子分離が可能な素子分
離領域の形成方法を提供するにある。
狭く、深く、平面が平坦で、かつ結晶欠陥の発生がすく
なく、また電気的に安定な微細素子分離が可能な素子分
離領域の形成方法を提供するにある。
本発明の素子分離領域の形成方法はシリコン単結晶基板
表面に溝を形成する工程と、前記溝を形成したシリコン
単結晶基板表面に熱酸化膜を形成すムｌ程と、前記熱酸
化膜上にホウ素及び又はリンを含むガラス化したシリコ
ン酸化膜を成長させる工程と、高温熱処理により前記ガ
ラス化したシリコン酸化膜を流動化はせ少なくとも前記
溝の底部を埋める工程と、前記ガラス化したシリコン酸
化膜で埋められた前記溝を含む表面にシリコン酸化膜を
成長せしめる工程と、前記溝の上面がシリコン単結晶基
板表面とほぼ同じ高さになるよう前記成長させたシリコ
ン酸化膜を除去する工程とを含んで構成される。
表面に溝を形成する工程と、前記溝を形成したシリコン
単結晶基板表面に熱酸化膜を形成すムｌ程と、前記熱酸
化膜上にホウ素及び又はリンを含むガラス化したシリコ
ン酸化膜を成長させる工程と、高温熱処理により前記ガ
ラス化したシリコン酸化膜を流動化はせ少なくとも前記
溝の底部を埋める工程と、前記ガラス化したシリコン酸
化膜で埋められた前記溝を含む表面にシリコン酸化膜を
成長せしめる工程と、前記溝の上面がシリコン単結晶基
板表面とほぼ同じ高さになるよう前記成長させたシリコ
ン酸化膜を除去する工程とを含んで構成される。
次に本発明の実施例について図面を参照して詳細に説明
する。第１図（ａ）〜（ｇｌは本発明の一実施例を説明
するだめの工程順に示した断面図である。
する。第１図（ａ）〜（ｇｌは本発明の一実施例を説明
するだめの工程順に示した断面図である。
先ず、第１図（ａ）に示すようにシリコン単結晶基板１
０表面に異方性エツチングにより素子分離のための溝２
を形成する。溝はエツチングによるため選択酸化膜の形
成方法に比べ自由に調整できる。
０表面に異方性エツチングにより素子分離のための溝２
を形成する。溝はエツチングによるため選択酸化膜の形
成方法に比べ自由に調整できる。
次に、第１図（ｂ）に示すように溝２の形成されたシリ
コン単結晶基板１の表面を熱酸化し、１０００λ程度の
熱酸化シリコン酸化膜３を形成する。この膜は熱酸化の
ため緻密安定な膜となる。
コン単結晶基板１の表面を熱酸化し、１０００λ程度の
熱酸化シリコン酸化膜３を形成する。この膜は熱酸化の
ため緻密安定な膜となる。
次いで、第１図（Ｃ１に示すように前記熱酸化シリコン
酸化膜３の表面にホウ素及び又１ｒ、ｒ−ＩＪンを含む
ガラス化したシリコン酸化膜、すなわちｐｓａｌｌｇあ
るいはＢ Ｐ Ｓ Ｇ膜４を気相成長法で成長させる。
酸化膜３の表面にホウ素及び又１ｒ、ｒ−ＩＪンを含む
ガラス化したシリコン酸化膜、すなわちｐｓａｌｌｇあ
るいはＢ Ｐ Ｓ Ｇ膜４を気相成長法で成長させる。
然るにこれらの膜のステップカバレッジは良くないので
第１図（Ｃ）に示すように中の方に大きな空間を持った
形で形成される、特に溝２が深い場合はこの傾向が大で
ある。なお本発明で用いるＰＳＧ膜あるいはＢＰＳＧ
Ｍはリンあるいはホウ素濃贋が１０モルチ程度以上が望
ましい。
第１図（Ｃ）に示すように中の方に大きな空間を持った
形で形成される、特に溝２が深い場合はこの傾向が大で
ある。なお本発明で用いるＰＳＧ膜あるいはＢＰＳＧ
Ｍはリンあるいはホウ素濃贋が１０モルチ程度以上が望
ましい。
続いて第１図（ｄ）に示すように素子を１ｌｏｏ℃程度
の高温で熱処理し１．ＰＳＧ膜あるいはＢＰＳＱ膜４を
流動化してたらし、ＰＳＧ膜あるいはＢＰＳＧ膜４でシ
リコンの溝２が完全に埋まるようにする。
の高温で熱処理し１．ＰＳＧ膜あるいはＢＰＳＱ膜４を
流動化してたらし、ＰＳＧ膜あるいはＢＰＳＧ膜４でシ
リコンの溝２が完全に埋まるようにする。
ＰＳＧ膜又はＢＰＳＧ膜は高温では粘度が小さくなるの
で容易に溝を埋めることができ゛す“′を発生すること
はない。
で容易に溝を埋めることができ゛す“′を発生すること
はない。
次に、第１図ｔｅｌに示すようにＰＳＧ膜あるいはＢＰ
ＳＧ膜をそれらの膜厚分だけエツチング除去すると、こ
れらの膜は第１図（ｄｌの形からして第１図ｔｅｌのよ
うに絶縁膜の上端５はシリコン単結晶基板ｌの表面より
も下に位置する。若し下の位置にないときはエツチング
によりこの状態にする必要がある。
ＳＧ膜をそれらの膜厚分だけエツチング除去すると、こ
れらの膜は第１図（ｄｌの形からして第１図ｔｅｌのよ
うに絶縁膜の上端５はシリコン単結晶基板ｌの表面より
も下に位置する。若し下の位置にないときはエツチング
によりこの状態にする必要がある。
次に、第１図（ｆ）に示すよ、うに前工程後の基板表面
にホウ素やリンかドープされていないシリコン酸化膜６
を浅い溝が完全に埋まるように気相成長する。
にホウ素やリンかドープされていないシリコン酸化膜６
を浅い溝が完全に埋まるように気相成長する。
次に、シリコン酸化膜６をエツチングして第１図（ｇ）
に示すように溝の上部のみシリコン酸化膜７が残るよう
にする。
に示すように溝の上部のみシリコン酸化膜７が残るよう
にする。
以上のような本発明の実施により望ましい素子分声１ト
領域が形成できる。本発明の実施例による素子分離領域
は、最初に必要な深さの溝を形成するため選択熱酸化膜
より深い望む深さの絶縁領域が形成できる。また絶縁物
を溝の充填材としているため多結晶シリコン膜のように
表面を酸化する必要がなく、それにより引き起された表
面の段差の問題、横方向酸化膜の成長による絶縁分離領
域の拡大、またストレスが発生して基板に結晶欠陥を発
生させることはない。
領域が形成できる。本発明の実施例による素子分離領域
は、最初に必要な深さの溝を形成するため選択熱酸化膜
より深い望む深さの絶縁領域が形成できる。また絶縁物
を溝の充填材としているため多結晶シリコン膜のように
表面を酸化する必要がなく、それにより引き起された表
面の段差の問題、横方向酸化膜の成長による絶縁分離領
域の拡大、またストレスが発生して基板に結晶欠陥を発
生させることはない。
またＰＳＧ膜又はＢＰＳＧ膜はステップカバレッジが悪
いが本発明は前記膜の付着後高温で熱処理しているので
ＰＳＧ膜あるいはＢＰＳＧ膜は流動性が増し中心部の“
す″を埋め緻密な絶縁膜となる。この高温に於ける流動
性の増大はシリコン単結晶基板との熱膨張係数の差によ
るストレスの発生をすくなくする。またＰＳＧ膜やＢＰ
ＳＧ ［の室温に於ける膜の残留応力は小さいことが知
られており、この点からも結晶欠陥を生じなくさせてい
る。
いが本発明は前記膜の付着後高温で熱処理しているので
ＰＳＧ膜あるいはＢＰＳＧ膜は流動性が増し中心部の“
す″を埋め緻密な絶縁膜となる。この高温に於ける流動
性の増大はシリコン単結晶基板との熱膨張係数の差によ
るストレスの発生をすくなくする。またＰＳＧ膜やＢＰ
ＳＧ ［の室温に於ける膜の残留応力は小さいことが知
られており、この点からも結晶欠陥を生じなくさせてい
る。
またＰＳＧ膜あるいはＢＰＳＧ膜はゲツタリノグ作用が
あるので、Ｎａ等の可動イオンや重金屈汚染に対し、分
離領域のシリコンと酸化シリコンの界面を安定にする効
果もある。
あるので、Ｎａ等の可動イオンや重金屈汚染に対し、分
離領域のシリコンと酸化シリコンの界面を安定にする効
果もある。
また最終的に付着させたリンやホウ素を深化してない緻
密なシリコン酸化膜が溝の上部のみ覆っているので表面
は平坦となると共にこの被覆によりその後のエツチング
によりＰＳＧ膜やＢＰＳＧ膜がエツチングされることが
ない。
密なシリコン酸化膜が溝の上部のみ覆っているので表面
は平坦となると共にこの被覆によりその後のエツチング
によりＰＳＧ膜やＢＰＳＧ膜がエツチングされることが
ない。
なお前記した本発明の一実施例の素子分離領域の形成方
法は一貫工程による方法につき説明したが、これに限定
されるものでなく、他の領域形成工程と兼ねて実施する
ことができることは説明するまでもない。
法は一貫工程による方法につき説明したが、これに限定
されるものでなく、他の領域形成工程と兼ねて実施する
ことができることは説明するまでもない。
し発明の効果〕
以上説明したように本発明の実施により絶縁領域の幅が
狭く、深く１、表面が平滑で、かつ結晶欠陥を生ずるこ
とがすくなく、また電気的に安定な微細素子分離が可能
となる。
狭く、深く１、表面が平滑で、かつ結晶欠陥を生ずるこ
とがすくなく、また電気的に安定な微細素子分離が可能
となる。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するだ
めの工程順に示した断面図である。 ｌ・・・・・・シリコン単結晶基板、２・・・・・・溝
、３・・・・・・熱酸化シリコン酸化膜、４・・・・・
・ＰＳＧまたはＢＰＳＧ膜、５・・・・・・埋め込まれ
たＰＳＧ又はＢ Ｐ ８ Ｇの表面、６・・・・・・気
相成長シリコン酸化膜、７・・・・・・埋め込まれたシ
リコン酸化膜。 −・ 、〕、 代理人 弁理士 内 原 晋（、゛厘、）＼１ 豫Ａ個 ″￥−１百
めの工程順に示した断面図である。 ｌ・・・・・・シリコン単結晶基板、２・・・・・・溝
、３・・・・・・熱酸化シリコン酸化膜、４・・・・・
・ＰＳＧまたはＢＰＳＧ膜、５・・・・・・埋め込まれ
たＰＳＧ又はＢ Ｐ ８ Ｇの表面、６・・・・・・気
相成長シリコン酸化膜、７・・・・・・埋め込まれたシ
リコン酸化膜。 −・ 、〕、 代理人 弁理士 内 原 晋（、゛厘、）＼１ 豫Ａ個 ″￥−１百
Claims (1)
- シリコン単結晶基板表面に溝を形成する工程と、前記溝
を形成したシリコン単結晶基板表面に熱酸化膜を形成す
る工程と、前記熱酸化膜上にホウ素及び又はリンを含む
ガラス化したシリコン酸化膜を成長させる工程と、高温
熱処理により前記ガラス化したシリコン酸化膜を流動化
させ少なくとも前記溝の底部を埋める工程と、前記ガラ
ス化したシリコン酸化膜で埋められた前記溝を含む表面
にシリコン酸化膜を成長せしめる工程と、前記溝の上面
がシリコン単結晶基板表面とほぼ同じ高さになるよう前
記成長させたシリコン酸化膜を除去する工程とを含むこ
とを特徴とする素子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12841183A JPS6020530A (ja) | 1983-07-14 | 1983-07-14 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12841183A JPS6020530A (ja) | 1983-07-14 | 1983-07-14 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020530A true JPS6020530A (ja) | 1985-02-01 |
Family
ID=14984105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12841183A Pending JPS6020530A (ja) | 1983-07-14 | 1983-07-14 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020530A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133733A (ja) * | 1985-12-05 | 1987-06-16 | Nec Corp | 半導体集積回路装置 |
| JPH01187943A (ja) * | 1988-01-22 | 1989-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04326549A (ja) * | 1991-04-26 | 1992-11-16 | Nec Corp | 半導体装置 |
| US5229317A (en) * | 1991-09-13 | 1993-07-20 | Nec Corporation | Method for preventing out-diffusion of phosphorous and boron in a bpsg-buried trench |
| US5231046A (en) * | 1991-05-08 | 1993-07-27 | Nec Corporation | Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure |
| EP0735580A1 (en) * | 1995-03-31 | 1996-10-02 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for realizing trench isolation structures |
| JP2001203263A (ja) * | 2000-01-20 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133646A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Semiconductor integrated circuit device and manufacture thereof |
-
1983
- 1983-07-14 JP JP12841183A patent/JPS6020530A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133646A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Semiconductor integrated circuit device and manufacture thereof |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133733A (ja) * | 1985-12-05 | 1987-06-16 | Nec Corp | 半導体集積回路装置 |
| JPH01187943A (ja) * | 1988-01-22 | 1989-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04326549A (ja) * | 1991-04-26 | 1992-11-16 | Nec Corp | 半導体装置 |
| US5231046A (en) * | 1991-05-08 | 1993-07-27 | Nec Corporation | Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure |
| US5229317A (en) * | 1991-09-13 | 1993-07-20 | Nec Corporation | Method for preventing out-diffusion of phosphorous and boron in a bpsg-buried trench |
| EP0735580A1 (en) * | 1995-03-31 | 1996-10-02 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for realizing trench isolation structures |
| US6001705A (en) * | 1995-03-31 | 1999-12-14 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for realizing trench structures |
| US6362072B1 (en) | 1995-03-31 | 2002-03-26 | Stmicroelectronics S.R.L. | Process for realizing trench structures |
| JP2001203263A (ja) * | 2000-01-20 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| US5445989A (en) | Method of forming device isolation regions | |
| US4211582A (en) | Process for making large area isolation trenches utilizing a two-step selective etching technique | |
| EP0048175B1 (en) | Semiconductor device and method of manufacturing the same | |
| EP0553904A1 (en) | Thermal dissipation of integrated circuits using diamond paths | |
| EP0071205B1 (en) | Method for forming high density dielectric isolation | |
| US3969168A (en) | Method for filling grooves and moats used on semiconductor devices | |
| JPS6220696B2 (ja) | ||
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| US5453395A (en) | Isolation technology using liquid phase deposition | |
| US6475865B1 (en) | Method of fabricating semiconductor device | |
| US4389294A (en) | Method for avoiding residue on a vertical walled mesa | |
| JPS6020530A (ja) | 素子分離領域の形成方法 | |
| US5472902A (en) | Silicon-on-insulator isolation technology using liquid phase deposition | |
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| US6316330B1 (en) | Method of fabricating a shallow trench isolation semiconductor device | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JPH033948B2 (ja) | ||
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 |