JPS61256649A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS61256649A JPS61256649A JP9841885A JP9841885A JPS61256649A JP S61256649 A JPS61256649 A JP S61256649A JP 9841885 A JP9841885 A JP 9841885A JP 9841885 A JP9841885 A JP 9841885A JP S61256649 A JPS61256649 A JP S61256649A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- polycrystalline silicon
- oxidized
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は素子分離領域の形成方法に関し、特に半導体集
積回路、とりわけＣＭＯ８において、ウェル間分離の深
い分離と、素子間分離の浅い分離とを同時に実現する素
子分離領域の形成方法に関するものである。
積回路、とりわけＣＭＯ８において、ウェル間分離の深
い分離と、素子間分離の浅い分離とを同時に実現する素
子分離領域の形成方法に関するものである。
従来、ＣＭＯ８を微細化し、陶時にラッチアップ耐性を
高めるために、ウェル間に深い溝を掘り、絶縁物で埋め
込むｒｓ分離法」が検討されている。
高めるために、ウェル間に深い溝を掘り、絶縁物で埋め
込むｒｓ分離法」が検討されている。
このときウェル間の深い分離に加えてウェル内素子間の
浅い分離の両方が必要になる。代表的な溝分離法として
は、幅の狭い深い溝と、浅い溝を形成した後、（１）多
結晶シリコン膜３２を埋め込み、湾口付近に酸化膜３１
を形成する第３図（ａ）に示す方法。（２）溝内に気相
成長酸化膜３５たとえばボロンリンガラス（ＢＰＳＧ）
やリンガラス（ＰＳＧ）を埋め込む第３図（ｂ）に示す
方法などがある。なお第３図（ａ） 、 （ｂ）におい
て、３３及び３６はＬＯＣＯ８法（選択酸化法）により
形成した酸化膜である。
浅い分離の両方が必要になる。代表的な溝分離法として
は、幅の狭い深い溝と、浅い溝を形成した後、（１）多
結晶シリコン膜３２を埋め込み、湾口付近に酸化膜３１
を形成する第３図（ａ）に示す方法。（２）溝内に気相
成長酸化膜３５たとえばボロンリンガラス（ＢＰＳＧ）
やリンガラス（ＰＳＧ）を埋め込む第３図（ｂ）に示す
方法などがある。なお第３図（ａ） 、 （ｂ）におい
て、３３及び３６はＬＯＣＯ８法（選択酸化法）により
形成した酸化膜である。
上述した従来の素子分離領域の形成方法は、溝内に多結
晶シリコンを埋め込んた場合、絶縁性を持たせるために
表面を酸化するわけだが、この段階でＬＯＣＣ１８法で
問題となったと同様、ぼ化膜のくい込み、いわゆるバー
ズ・ビークが発生するため、分離幅がマスク寸法よりも
広くなるという問題がある。
晶シリコンを埋め込んた場合、絶縁性を持たせるために
表面を酸化するわけだが、この段階でＬＯＣＣ１８法で
問題となったと同様、ぼ化膜のくい込み、いわゆるバー
ズ・ビークが発生するため、分離幅がマスク寸法よりも
広くなるという問題がある。
また、このバーズビークは横方向ばかりでなく、溝側面
Ｋａって縦方向にも進行する。この縦方向の食い込みは
、シリコン基板に応力を加え結晶欠陥を発生させる。
Ｋａって縦方向にも進行する。この縦方向の食い込みは
、シリコン基板に応力を加え結晶欠陥を発生させる。
また、従来法だと広くて浅い分離ができないので、その
ような分離領域にはＬＯＣＯ８法を併用しなければなら
ない。
ような分離領域にはＬＯＣＯ８法を併用しなければなら
ない。
次に、溝内ＫＢＰＳＧやＰＥＧを埋め込む方法では、多
結晶シリコンの場合のようなバーズ・ビークや結晶欠陥
の発生という欠点はないが、後の工程でリンやボロンの
アウトナイフニージョン過剰なエツチングによる膜減、
す（ＰＳＧの場合）という間融がある。
結晶シリコンの場合のようなバーズ・ビークや結晶欠陥
の発生という欠点はないが、後の工程でリンやボロンの
アウトナイフニージョン過剰なエツチングによる膜減、
す（ＰＳＧの場合）という間融がある。
本発明は上記のような問題点を解決し、深い溝と浅い溝
が存在する場合でも溝の深さに関係なく絶縁物で埋める
ことが出来、かつ基板に対し酸化膜の影響を与えず、バ
ーズビークの発生、結晶欠陥の発生もなく、また、アウ
トティ７エージヨンによる溝内壁に不純物の拡散も生す
ることのない素子分離領域の形成方法を提供することを
目的とする。
が存在する場合でも溝の深さに関係なく絶縁物で埋める
ことが出来、かつ基板に対し酸化膜の影響を与えず、バ
ーズビークの発生、結晶欠陥の発生もなく、また、アウ
トティ７エージヨンによる溝内壁に不純物の拡散も生す
ることのない素子分離領域の形成方法を提供することを
目的とする。
〔問題点を解決するための手段〕 □本発明の素
子分離領域の形成方法は、半導体集積回路が形成される
べき単結晶シリコン基板の表面士の素子分離領域に、狭
くて深い溝、溝幅は任意で浅い溝を形成する工程と、畝
溝が形成された前記基板表面に熱酸化膜、シリコン窒化
膜、ガラス膜を順次形成する工程と、前記ガラス膜を熱
処理によって流動化させる工程と、該流動化されたガラ
ス膜を前記浅い溝とほぼ同じ深さ分だけ深い溝内に残る
ようにエツチングする工程と、前記浅い溝の深さの約１
／２の厚さの多結晶シリコン膜を形成する工程と、前記
多結晶シリコン膜が平坦になるようにエツチングして溝
内に残す工程と、前記多結晶シリコン膜を完全に熱酸化
する工程とから構成されている。
子分離領域の形成方法は、半導体集積回路が形成される
べき単結晶シリコン基板の表面士の素子分離領域に、狭
くて深い溝、溝幅は任意で浅い溝を形成する工程と、畝
溝が形成された前記基板表面に熱酸化膜、シリコン窒化
膜、ガラス膜を順次形成する工程と、前記ガラス膜を熱
処理によって流動化させる工程と、該流動化されたガラ
ス膜を前記浅い溝とほぼ同じ深さ分だけ深い溝内に残る
ようにエツチングする工程と、前記浅い溝の深さの約１
／２の厚さの多結晶シリコン膜を形成する工程と、前記
多結晶シリコン膜が平坦になるようにエツチングして溝
内に残す工程と、前記多結晶シリコン膜を完全に熱酸化
する工程とから構成されている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜Ｕ）は本発明の第１実施例を説明するた
めに工程順に示した断面図である。なお実際のデバイス
の作成に必要な不純物拡散工程は省略して説明する。従
って例えｒ、ｒＭＯ８ＬＳＩを実現するためには必要な
工程ｖｉ−：ｉｋ′Ｘ付は加える必要がある。
めに工程順に示した断面図である。なお実際のデバイス
の作成に必要な不純物拡散工程は省略して説明する。従
って例えｒ、ｒＭＯ８ＬＳＩを実現するためには必要な
工程ｖｉ−：ｉｋ′Ｘ付は加える必要がある。
まず、第１図（ａ）に示すように、単結晶シリコン基板
ｌに、例えはフォトレジスト膜２をマスクにしてＲＩＥ
により溝を形成する。図では狭くて深い溝３．狭くて浅
い１＊４．広くて浅い溝５０３種類の溝幅を示しである
。シリコンエツチングのマスクには、フォトレジストの
他に酸化膜も用いることができる。
ｌに、例えはフォトレジスト膜２をマスクにしてＲＩＥ
により溝を形成する。図では狭くて深い溝３．狭くて浅
い１＊４．広くて浅い溝５０３種類の溝幅を示しである
。シリコンエツチングのマスクには、フォトレジストの
他に酸化膜も用いることができる。
次に、第１図（ｂ）に示すように、フォトレジスト膜２
を除去してから、ＨＩＥによる表面汚染層を取り除いた
のち熱酸化膜６．気相成長窒化膜７゜ガラス膜８（例え
ばＢＰ８Ｇ膜またはＰＳＧ＠）を順次形成する。
を除去してから、ＨＩＥによる表面汚染層を取り除いた
のち熱酸化膜６．気相成長窒化膜７゜ガラス膜８（例え
ばＢＰ８Ｇ膜またはＰＳＧ＠）を順次形成する。
次に、第１図（Ｃ）に示すように、１ｏｏｏ℃前後の熱
処理によりガラス膜８を流動化させ深い害を完全に埋め
る。
処理によりガラス膜８を流動化させ深い害を完全に埋め
る。
次に、第１図（ｄ）に示すように、深い溝にのみガラス
膜が残るように、ガラス膜８をエツチングする。このと
きガラス膜８０呆さけ、溝を埋めたあとの溝の深さが浅
い溝とほぼ同じになるようにする。
膜が残るように、ガラス膜８をエツチングする。このと
きガラス膜８０呆さけ、溝を埋めたあとの溝の深さが浅
い溝とほぼ同じになるようにする。
次に、第１図（ｅ）に示すように、深い溝の底部をガラ
ス膜８で埋めたのち、気相成長多結晶シリコン膜９．気
相成長酸化膜１０をそれぞれ成長させるＯ 次に、第１図＜ｉ＞に示すように、酸化膜１０をパター
ニングして、溝幅の広いところにはダミーパターン１１
を形成する。その形成方法としては、溝マスクの反転マ
スクを用いてダミーパターンのレジストパターンを形成
して、この酸化膜１０をオーバーエツチングすることに
よって、溝内部にダミーパターン１１を残すというやり
方がある。
ス膜８で埋めたのち、気相成長多結晶シリコン膜９．気
相成長酸化膜１０をそれぞれ成長させるＯ 次に、第１図＜ｉ＞に示すように、酸化膜１０をパター
ニングして、溝幅の広いところにはダミーパターン１１
を形成する。その形成方法としては、溝マスクの反転マ
スクを用いてダミーパターンのレジストパターンを形成
して、この酸化膜１０をオーバーエツチングすることに
よって、溝内部にダミーパターン１１を残すというやり
方がある。
このような方法をとると、狭い溝部分３．４では、オー
バーエツチングのためにダミーパターンは消滅する。し
かし、もともとダミーパターンを作る目的はｔ！＃幅の
広いところで縄分子樹脂膜によるエッチバックを容易に
することにあるから、溝幅の狭いところではダミーパタ
ーンは必要ではない。
バーエツチングのためにダミーパターンは消滅する。し
かし、もともとダミーパターンを作る目的はｔ！＃幅の
広いところで縄分子樹脂膜によるエッチバックを容易に
することにあるから、溝幅の狭いところではダミーパタ
ーンは必要ではない。
次に、第１図（ｇ）に示すように、ダミーパターン１１
を形成後、高分子樹脂膜１２を塗布する。高分子樹脂膜
としてはフォトレジスト膜などが使える。なお、高分子
樹脂膜としてはできるだけ平坦性の良い膜がよい。
を形成後、高分子樹脂膜１２を塗布する。高分子樹脂膜
としてはフォトレジスト膜などが使える。なお、高分子
樹脂膜としてはできるだけ平坦性の良い膜がよい。
次に、第１図１ｈ）に示すように、０宜プラズマ処理で
高分子樹脂膜１２をエツチングしてダミーパターン１１
と溝壁との隙間１３に高分子樹脂膜１２ａが残るように
する。
高分子樹脂膜１２をエツチングしてダミーパターン１１
と溝壁との隙間１３に高分子樹脂膜１２ａが残るように
する。
次に、第１図ｔｉ）に示すように、隙間１３に残された
高分子樹脂膜１２ａとダミーパターン１１をマスクとし
て、多結晶シリコン膜９をエツチングする。このときの
エツチング条件は、多結晶シリコン膜厚のちょうど２倍
がエツチングされるようなものとする。こうすると、溝
内には多結晶シリコン膜１４を平坦に残すことができる
。多結晶シリコンのエツチングでは、途中で窒化膜が延
出するため、多結晶シリコンと窒化膜のエツチング速度
比が十分大きいことが必要である。その点、凡ＩＥだと
エツチング速度比を十分取ることが可能なので、この工
程に適している。
高分子樹脂膜１２ａとダミーパターン１１をマスクとし
て、多結晶シリコン膜９をエツチングする。このときの
エツチング条件は、多結晶シリコン膜厚のちょうど２倍
がエツチングされるようなものとする。こうすると、溝
内には多結晶シリコン膜１４を平坦に残すことができる
。多結晶シリコンのエツチングでは、途中で窒化膜が延
出するため、多結晶シリコンと窒化膜のエツチング速度
比が十分大きいことが必要である。その点、凡ＩＥだと
エツチング速度比を十分取ることが可能なので、この工
程に適している。
次に、第１図（ｊ）に示すように、ダミーパターン１１
と高分子樹脂膜１２ａを除去してから、溝深さ約１／２
に残された多結晶シリコン膜９を完全に酸化する。この
とき基板表面は窒化膜で被われているので、酸化は多結
晶シリコン膜についてだけなされ、基板は酸化の影響を
受けない。ここで溝内の多結晶シリコンが酸化される際
、体積膨張は膜厚の方向にのみ進み、溝壁面に対して垂
直な方向には進まない。よって、酸化時に体積は増大し
てもシリコン基板そのものにストレスを加えるようなこ
とはない。従って、基板に結晶欠陥が生じることもない
。また、シリコンが酸化されると膜厚は約２倍になるか
ら、酸化膜１５の表面は基板表面とほぼ一致し表面は平
坦になる。あとは窒化膜、酸化膜を順次エツチングして
基板表面を露出させればよい。
と高分子樹脂膜１２ａを除去してから、溝深さ約１／２
に残された多結晶シリコン膜９を完全に酸化する。この
とき基板表面は窒化膜で被われているので、酸化は多結
晶シリコン膜についてだけなされ、基板は酸化の影響を
受けない。ここで溝内の多結晶シリコンが酸化される際
、体積膨張は膜厚の方向にのみ進み、溝壁面に対して垂
直な方向には進まない。よって、酸化時に体積は増大し
てもシリコン基板そのものにストレスを加えるようなこ
とはない。従って、基板に結晶欠陥が生じることもない
。また、シリコンが酸化されると膜厚は約２倍になるか
ら、酸化膜１５の表面は基板表面とほぼ一致し表面は平
坦になる。あとは窒化膜、酸化膜を順次エツチングして
基板表面を露出させればよい。
以上により深い分離と浅い分離とを同時に実現すること
ができる累子分離領域の形成方法が得られる。なおこの
後ＭＯ８）ランジスタを作るのであれば、ゲート酸化膜
形成工程がこれに続けばよい０ 第２図（ａ）〜（ｄ）は本発明の第２実施例を説明する
ために工程順に示した一部工程の断面図である０本実施
例では広い溝幅が２００〜３００μｍ程度以下の場合に
適用して好適な方法である。なお、本爽施例の工程のう
ちさきに説明した第１図（ｄ）までの工程は同一である
ので、それ以下の工程について説明する。
ができる累子分離領域の形成方法が得られる。なおこの
後ＭＯ８）ランジスタを作るのであれば、ゲート酸化膜
形成工程がこれに続けばよい０ 第２図（ａ）〜（ｄ）は本発明の第２実施例を説明する
ために工程順に示した一部工程の断面図である０本実施
例では広い溝幅が２００〜３００μｍ程度以下の場合に
適用して好適な方法である。なお、本爽施例の工程のう
ちさきに説明した第１図（ｄ）までの工程は同一である
ので、それ以下の工程について説明する。
まず、第２図（ａ）に示すように、第１１＆（ａ）〜第
１図（ｄ）の工程に従いシリコン基板１に狭くて旅い溝
。
１図（ｄ）の工程に従いシリコン基板１に狭くて旅い溝
。
狭くて浅い溝、広くて浅い溝がつくられその溝を含む表
面に熱酸化膜６．シリコン窒化膜７が形成され、粂い溝
の底部はガラス＠８で埋められ、その上に気相成長多結
晶シリコン膜９が形成される。
面に熱酸化膜６．シリコン窒化膜７が形成され、粂い溝
の底部はガラス＠８で埋められ、その上に気相成長多結
晶シリコン膜９が形成される。
次いで新たな工程としてウェー７１全面に高分子樹脂膜
２２を表面が平坦になるように］！！１７ｆｈＬ、１１
を内部を完全に埋める。高分子樹脂膜としてはポリイミ
ド膜などが使える。なお高分子樹脂膜としてはできるだ
け平坦性のよいものがよい。
２２を表面が平坦になるように］！！１７ｆｈＬ、１１
を内部を完全に埋める。高分子樹脂膜としてはポリイミ
ド膜などが使える。なお高分子樹脂膜としてはできるだ
け平坦性のよいものがよい。
次に、第２図（ｂ）に示すように、高分子樹脂膜２２を
エツチングして溝内に残るようにする。これを多結晶シ
リコン膜９をエツチングするときのマスク２２ａとして
使う。このような方法をとれば第１の実施例のようにダ
ミーパターンを形成する必要はないし、目合せ工程が１
回分減るので製造プロセスが著しく簡略化される。
エツチングして溝内に残るようにする。これを多結晶シ
リコン膜９をエツチングするときのマスク２２ａとして
使う。このような方法をとれば第１の実施例のようにダ
ミーパターンを形成する必要はないし、目合せ工程が１
回分減るので製造プロセスが著しく簡略化される。
次に、第２図（Ｃ）に示すように、前工程で作った高分
子樹脂膜のマスク２２ａを使って、多結晶シリコン膜９
をエツチングする。このときのエツチング条件は、多結
晶シリコン膜厚のちょうど２倍がエツチングされるよう
なものとすれば、多結晶シリコン８１１１１４ ａを平
坦に残すことができる。
子樹脂膜のマスク２２ａを使って、多結晶シリコン膜９
をエツチングする。このときのエツチング条件は、多結
晶シリコン膜厚のちょうど２倍がエツチングされるよう
なものとすれば、多結晶シリコン８１１１１４ ａを平
坦に残すことができる。
次に、第２図（ｄｌに示すように、マスクとして使った
高分子樹脂１［２２ａを除去してから、！深さ約１／２
に残された多結晶シリコン膜１４ａを完全に酸化し酸化
膜１５２とする。最後に、基板表面の窒化膜、酸化膜を
順次エツチング基板表面を篇出させる。
高分子樹脂１［２２ａを除去してから、！深さ約１／２
に残された多結晶シリコン膜１４ａを完全に酸化し酸化
膜１５２とする。最後に、基板表面の窒化膜、酸化膜を
順次エツチング基板表面を篇出させる。
しかるときは第１の実施例と同様深い分離と浅い分離と
を同時に実現できる素子分離領域の形成方法が得られる
。
を同時に実現できる素子分離領域の形成方法が得られる
。
以上説明したとおり、本発明は、深い溝の底部にガラス
膜で埋め込むことと、上部に多結晶シリコンの酸化物を
形成することの組み合わせにより、深い溝と浅い溝が同
時に存在する場合に深さに関係なく溝内部を絶縁物で塊
めることかできる効果がある。
膜で埋め込むことと、上部に多結晶シリコンの酸化物を
形成することの組み合わせにより、深い溝と浅い溝が同
時に存在する場合に深さに関係なく溝内部を絶縁物で塊
めることかできる効果がある。
また、本発明の方法を使えば、溝内部が全て絶縁物であ
るために埋め込まれた多結晶シリコンの帯電は起きない
。さらに、多結晶シリコンを酸化するときに基板表面は
窒化膜で被われているため、基板自体は酸化の影響を受
けない。よって、バーズ・ピークの発生、結晶欠陥の発
生もない。
るために埋め込まれた多結晶シリコンの帯電は起きない
。さらに、多結晶シリコンを酸化するときに基板表面は
窒化膜で被われているため、基板自体は酸化の影響を受
けない。よって、バーズ・ピークの発生、結晶欠陥の発
生もない。
また、溝内壁は窒化膜で被われているので、ガラス膜を
エッチバックする際溝壁面のシリコンが膳出しない。し
たがって、アウトディ７ユージ冒ンによりて溝内壁に不
純物が拡散するようなこともない等の効果が得られる。
エッチバックする際溝壁面のシリコンが膳出しない。し
たがって、アウトディ７ユージ冒ンによりて溝内壁に不
純物が拡散するようなこともない等の効果が得られる。
第１図（ａ）〜（ｊ）は本発明の第１の実施例を説明す
るために工程順に示した断面図、第２図＜ａ＞〜（ｄ）
は本発明の第２の実施例を説明するために工程順に示し
た一部工程の断面図、第３図（ａ） ｔ ｔｂ）は何れ
も従来の素子分離領域の形成方法を説明するための断面
図である。 １・・・・・・シリコン基板、２・・・・・・フォトレ
ジスト膜、３・・・・・・深い溝、４・・・・・・浅く
て狭い溝、５・・・・・・浅くて広い溝、６・・・・・
・熱酸化膜、７・・・・・・窒化膜、８・・・・・・ガ
ラス膜、９・・・・・・多結晶シリコン膜、１０・・・
・・・酸化膜、１１・・・・・・ダミーパターン、１２
・・・・・・高分子樹脂膜、１３・・・・・・隙間、１
４，１４ａ・・・・・・多結晶シリコン、１５，１５ａ
・・・・・・酸化膜、２２，２２ａ・・・・・・高分子
樹脂膜、３１・・・・・・酸化膜、３２・・・・・・多
結晶シリコ／膜、３３・・・・・・ＬＯＣＯ８（選択数
化法による酸化膜）、３４・・・・・・酸化膜、３５・
・・・・・気相成長酸化膜、３６・・・・・・ＬＯＣＯ
８（選択酸化法による酸化＠）。 第１図 δ 第１図 第２図
るために工程順に示した断面図、第２図＜ａ＞〜（ｄ）
は本発明の第２の実施例を説明するために工程順に示し
た一部工程の断面図、第３図（ａ） ｔ ｔｂ）は何れ
も従来の素子分離領域の形成方法を説明するための断面
図である。 １・・・・・・シリコン基板、２・・・・・・フォトレ
ジスト膜、３・・・・・・深い溝、４・・・・・・浅く
て狭い溝、５・・・・・・浅くて広い溝、６・・・・・
・熱酸化膜、７・・・・・・窒化膜、８・・・・・・ガ
ラス膜、９・・・・・・多結晶シリコン膜、１０・・・
・・・酸化膜、１１・・・・・・ダミーパターン、１２
・・・・・・高分子樹脂膜、１３・・・・・・隙間、１
４，１４ａ・・・・・・多結晶シリコン、１５，１５ａ
・・・・・・酸化膜、２２，２２ａ・・・・・・高分子
樹脂膜、３１・・・・・・酸化膜、３２・・・・・・多
結晶シリコ／膜、３３・・・・・・ＬＯＣＯ８（選択数
化法による酸化膜）、３４・・・・・・酸化膜、３５・
・・・・・気相成長酸化膜、３６・・・・・・ＬＯＣＯ
８（選択酸化法による酸化＠）。 第１図 δ 第１図 第２図
Claims (1)
- 半導体集積回路が形成されるべき単結晶シリコン基板の
表面上の素子分離領域に、狭くて深い溝および溝幅は任
意で浅い溝を形成する工程と、該溝が形成された前記基
板表面に熱酸化膜、シリコン窒化膜、ガラス膜を順次形
成する工程と、前記ガラス膜を熱処理により流動化させ
る工程と、該流動化されたガラス膜を前記浅い溝とほぼ
同じ深さ分だけ前記深い溝内に残るようにエッチングす
る工程と、前記浅い溝の深さの約１／２の厚さの多結晶
シリコン膜を形成する工程と、前記多結晶シリコン膜が
平坦になるようにエッチングして溝内に残す工程と、前
記溝内に残された前記多結晶シリコン膜を完全に熱酸化
する工程とを含むことを特徴とする素子分離領域の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9841885A JPS61256649A (ja) | 1985-05-09 | 1985-05-09 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9841885A JPS61256649A (ja) | 1985-05-09 | 1985-05-09 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256649A true JPS61256649A (ja) | 1986-11-14 |
Family
ID=14219272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9841885A Pending JPS61256649A (ja) | 1985-05-09 | 1985-05-09 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256649A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916087A (en) * | 1988-08-31 | 1990-04-10 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device by filling and planarizing narrow and wide trenches |
| US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5387539A (en) * | 1992-06-18 | 1995-02-07 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing trench isolation |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5753962A (en) * | 1996-09-16 | 1998-05-19 | Micron Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
| US5837596A (en) * | 1994-03-02 | 1998-11-17 | Micron Technology, Inc. | Field oxide formation by oxidation of polysilicon layer |
| JP2006196843A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2012160652A (ja) * | 2011-02-02 | 2012-08-23 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| TWI730024B (zh) * | 2016-03-17 | 2021-06-11 | 台灣積體電路製造股份有限公司 | 半導體裝置之形成方法 |
-
1985
- 1985-05-09 JP JP9841885A patent/JPS61256649A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916087A (en) * | 1988-08-31 | 1990-04-10 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device by filling and planarizing narrow and wide trenches |
| US5387539A (en) * | 1992-06-18 | 1995-02-07 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing trench isolation |
| US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5504033A (en) * | 1992-08-26 | 1996-04-02 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5837596A (en) * | 1994-03-02 | 1998-11-17 | Micron Technology, Inc. | Field oxide formation by oxidation of polysilicon layer |
| US5888881A (en) * | 1994-03-02 | 1999-03-30 | Micron Technology, Inc. | Method of trench isolation during the formation of a semiconductor device |
| US5753962A (en) * | 1996-09-16 | 1998-05-19 | Micron Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
| US6114218A (en) * | 1996-09-16 | 2000-09-05 | Microm Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
| JP2006196843A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2012160652A (ja) * | 2011-02-02 | 2012-08-23 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| TWI730024B (zh) * | 2016-03-17 | 2021-06-11 | 台灣積體電路製造股份有限公司 | 半導體裝置之形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002951B1 (ko) | 트렌치 소자분리막 제조방법 | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JPS60147133A (ja) | 半導体基板内に溝を形成する方法 | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| JPH05121379A (ja) | 半導体装置の製造方法 | |
| JPH03139858A (ja) | 半導体装置の製造方法 | |
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPH0427702B2 (ja) | ||
| JPH02119238A (ja) | 半導体装置およびその製造方法 | |
| JPH05849B2 (ja) | ||
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JPS61228650A (ja) | 半導体装置の製造方法 | |
| JPS6246543A (ja) | 半導体装置の製造方法 | |
| JP2874173B2 (ja) | 半導体装置の製造方法 | |
| JPS6161433A (ja) | 溝分離の製造方法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPS63142831A (ja) | 半導体装置の素子分離領域形成方法 | |
| JPH0215650A (ja) | 半導体装置及びその製造方法 | |
| JPS62169442A (ja) | 素子分離領域の形成方法 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS62273750A (ja) | 半導体装置およびその製造方法 | |
| JPH033948B2 (ja) |