JPH02214140A - トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 - Google Patents
トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法Info
- Publication number
- JPH02214140A JPH02214140A JP1327044A JP32704489A JPH02214140A JP H02214140 A JPH02214140 A JP H02214140A JP 1327044 A JP1327044 A JP 1327044A JP 32704489 A JP32704489 A JP 32704489A JP H02214140 A JPH02214140 A JP H02214140A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- semiconductor substrate
- oxide layer
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 title claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 9
- 229910052710 silicon Inorganic materials 0.000 title abstract description 9
- 239000010703 silicon Substances 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000011810 insulating material Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims 4
- 230000004888 barrier function Effects 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/944—Shadow
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、集積回路の製造方法に関し、より詳細には半
導体基板中に包み込まれたトレンチ分離構造を形成する
技術に関する。
導体基板中に包み込まれたトレンチ分離構造を形成する
技術に関する。
(従来技術とその問題点)
窒化シリコンのマスクにより限定されたシリコンエリア
上に厚い電界酸化物層を熱的に成長させることにより形
成される通常の分離構造と比較して、トレンチ分離構造
〔一般に埋設酸化物(BuriedOXide)の頭字
語であるBOX構造として知られている〕は、顕著なコ
ンパクトさに関する潜在的で大きな利点とそれらを実質
的に「コールドな」プロセスで利用できる利点を提供す
る。基本的に包み込まれたトレンチ分離構造は、半導体
基板(単結晶シリコン)に前もって孔を形成しそのトレ
ンチに絶縁性物質(一般に低温で化学的に付着され。
上に厚い電界酸化物層を熱的に成長させることにより形
成される通常の分離構造と比較して、トレンチ分離構造
〔一般に埋設酸化物(BuriedOXide)の頭字
語であるBOX構造として知られている〕は、顕著なコ
ンパクトさに関する潜在的で大きな利点とそれらを実質
的に「コールドな」プロセスで利用できる利点を提供す
る。基本的に包み込まれたトレンチ分離構造は、半導体
基板(単結晶シリコン)に前もって孔を形成しそのトレ
ンチに絶縁性物質(一般に低温で化学的に付着され。
た酸化シリコン)を充填し、これを既知の技術により都
合良くブレナー化されることの出来る方法により形成さ
れる。
合良くブレナー化されることの出来る方法により形成さ
れる。
勿論前記BOX分離構造を形成するために半導体基板中
に形成されるトレンチの壁面は勿論、前記包み込まれた
絶縁物質に接する半導体物質のドーピングレベルを増加
させるために一般にドーパントによりインプラントする
ことが出来る。
に形成されるトレンチの壁面は勿論、前記包み込まれた
絶縁物質に接する半導体物質のドーピングレベルを増加
させるために一般にドーパントによりインプラントする
ことが出来る。
コンパクト性に関する要求は非常に厳格な寸法上の耐性
を課し、かつ半導体デバイスのフロント上の隣接する活
性エリア間にトレンチを形成することは問題が多いこと
がある。トレンチを形成するための固有の異方性RIE
技術の使用は、フォトレジストマスクを通して行われる
エツチングの正確な寸法的な制御を可能にするが、特殊
なインプラント技術に頼ることなしにはインプラントす
ることが困難である過度に傾斜が急で実質的に縦方向の
壁面を有するトレンチを生成する。更に工・7チングさ
れたトレンチの鋭角な底部コーナーは半導体基板内に誘
発される電界中に危険な不連続効果を生じさせることが
ある。
を課し、かつ半導体デバイスのフロント上の隣接する活
性エリア間にトレンチを形成することは問題が多いこと
がある。トレンチを形成するための固有の異方性RIE
技術の使用は、フォトレジストマスクを通して行われる
エツチングの正確な寸法的な制御を可能にするが、特殊
なインプラント技術に頼ることなしにはインプラントす
ることが困難である過度に傾斜が急で実質的に縦方向の
壁面を有するトレンチを生成する。更に工・7チングさ
れたトレンチの鋭角な底部コーナーは半導体基板内に誘
発される電界中に危険な不連続効果を生じさせることが
ある。
これらの欠点を解消し、残りのフォトレジストマスクを
除去した後により容易にインプラント出来る丸い底部と
傾斜した横方向の壁面を有するエツチングプロフィール
を得るための等方性エツチングのアンダーカット効果を
利用するために、フォトレジストマスクを通して従来の
等方性プラズマエツチングを行うことに頼る方法が提案
されている。集積構造のあるコンパクト性のレベルを越
えるとこの後者の方法は使用出来なくなる。実際にエツ
チングの深さに等しいと考えられるアンダーカットに起
因する横方向の寸法的な制御のロスを補償するために、
多くの現在使用されている写真食刻装置のレゾル−ジョ
ンの限界未満の孔幅を有するマスクの使用が必要となっ
ている。例えば2.2μmピッチで(活性エリア:0.
8μm;分離:1.2μm)各サイドの横方向のアンダ
ーカットが0.5μmである4Mビットのデバイスの場
合、0.4μmの孔をフォトレジストマスクを通して写
真食刻的に限定しなければならない。
除去した後により容易にインプラント出来る丸い底部と
傾斜した横方向の壁面を有するエツチングプロフィール
を得るための等方性エツチングのアンダーカット効果を
利用するために、フォトレジストマスクを通して従来の
等方性プラズマエツチングを行うことに頼る方法が提案
されている。集積構造のあるコンパクト性のレベルを越
えるとこの後者の方法は使用出来なくなる。実際にエツ
チングの深さに等しいと考えられるアンダーカットに起
因する横方向の寸法的な制御のロスを補償するために、
多くの現在使用されている写真食刻装置のレゾル−ジョ
ンの限界未満の孔幅を有するマスクの使用が必要となっ
ている。例えば2.2μmピッチで(活性エリア:0.
8μm;分離:1.2μm)各サイドの横方向のアンダ
ーカットが0.5μmである4Mビットのデバイスの場
合、0.4μmの孔をフォトレジストマスクを通して写
真食刻的に限定しなければならない。
(発明の目的と概要)
本発明の主目的は、特許請求の範囲で定義したように、
既知の方法の限界と欠点を有することがなくかつ通常タ
イプの物質と装置の使用を許容する包み込まれたトレン
チ分離構造を形成する方法を提供することである。
既知の方法の限界と欠点を有することがなくかつ通常タ
イプの物質と装置の使用を許容する包み込まれたトレン
チ分離構造を形成する方法を提供することである。
(図面の簡単な説明)
第1図から第8図は、本発明方法を特徴付けるステップ
を順に概略的に例示するものである。
を順に概略的に例示するものである。
(発明の好ましい実施例の詳細な説明)本発明のプロセ
スは例えば一般のp−タイプ華結晶シリコンウェファ1
に通用することが出来、該ウェファ1は第1図に示す通
り、その表面が通常のように酸化されて200から25
0人の厚さを有する薄い酸化物層2 (PAD酸化物)
が形成され、その上には厚さが約1500から約200
0人の窒化シリコン3(又は拡散する酸素を透過させな
い他の物質)層が形成され、更にその上には通常化学蒸
着技術により付着される酸化シリコンであり厚さが約2
500から約4500人である他の酸化物層4が形成さ
れている。
スは例えば一般のp−タイプ華結晶シリコンウェファ1
に通用することが出来、該ウェファ1は第1図に示す通
り、その表面が通常のように酸化されて200から25
0人の厚さを有する薄い酸化物層2 (PAD酸化物)
が形成され、その上には厚さが約1500から約200
0人の窒化シリコン3(又は拡散する酸素を透過させな
い他の物質)層が形成され、更にその上には通常化学蒸
着技術により付着される酸化シリコンであり厚さが約2
500から約4500人である他の酸化物層4が形成さ
れている。
分離構造が形成されなければならないエリアは、デバイ
スのフロント上に実際の寸法で標準的な操作で写真食刻
的に限定されなければならず、該標準的な操作は、フォ
トレジスト被覆、露出、展開を行い、及び引き続くマス
クされていないエリア中の下に位置する半導体基板1の
表面が露出するまでRIEリアクタ中でフォトレジスト
マスクを通して前記層のエツチングを行い、更に続いて
残りのマスキングフォトレジストを除去することを含ん
でいる。
スのフロント上に実際の寸法で標準的な操作で写真食刻
的に限定されなければならず、該標準的な操作は、フォ
トレジスト被覆、露出、展開を行い、及び引き続くマス
クされていないエリア中の下に位置する半導体基板1の
表面が露出するまでRIEリアクタ中でフォトレジスト
マスクを通して前記層のエツチングを行い、更に続いて
残りのマスキングフォトレジストを除去することを含ん
でいる。
この時点のデバイスの断面図は第2図に示す通りであり
、ここではONO(酸化物−窒化物一酸化物の頭字語)
多層を通してRIEプロセスにより形成される実質的に
縦方向のエツチング壁面は、前記シリコン上に前もって
付着された前記3種の層2.3及び4から構成されてい
る。
、ここではONO(酸化物−窒化物一酸化物の頭字語)
多層を通してRIEプロセスにより形成される実質的に
縦方向のエツチング壁面は、前記シリコン上に前もって
付着された前記3種の層2.3及び4から構成されてい
る。
好ましくは低温オーブン中で行われる化学蒸着により、
好ましくは約5000から約7000人の厚さを有する
酸化シリコンの他の層5が整合するよう付着される。テ
トラ−エチル−オルト−シリケートを酸化シリコンの実
質的なガラス質層5を生成するための前駆化合物として
使用することが出来、これにより第3図に示す断面を有
するデバイスを得ることが出来る。
好ましくは約5000から約7000人の厚さを有する
酸化シリコンの他の層5が整合するよう付着される。テ
トラ−エチル−オルト−シリケートを酸化シリコンの実
質的なガラス質層5を生成するための前駆化合物として
使用することが出来、これにより第3図に示す断面を有
するデバイスを得ることが出来る。
この時点で、整合するよう付着された酸化物層5のRI
Bリアクタ中での「ブランケット」 (つまり強い異方
性の)エツチングを、下に位置する半導体シリコン基板
の表面が露出するまで行うと第4図に示すように、その
露出部はフォトレジストマスクにより当初限定された実
質的により大きなエリアに対して自己整列的にその中央
部に形成される。この加工を行うと、フォトレジストマ
スクを通してRIEリアクタ中で行われる第1の異方性
エツチングにより形成される01’lJO多層の縦方向
のエツチング壁面上にテーパー状の酸化物残部5°が残
される0分離エリアの限定された端部から更にエツチン
グ開始のポイントを離すために、整合するよう付着され
続いて酸化物がエツチングされた層の前記テーパー状残
部5°を「スペーサ」として利用することにより、選択
的かつ本質的に等方的な半導体(シリコン)のエツチン
グが、好ましくは「ダウンストリーム」タイプのエツチ
ング装置(ブランソン装置、タイプL 3200)中で
CF。
Bリアクタ中での「ブランケット」 (つまり強い異方
性の)エツチングを、下に位置する半導体シリコン基板
の表面が露出するまで行うと第4図に示すように、その
露出部はフォトレジストマスクにより当初限定された実
質的により大きなエリアに対して自己整列的にその中央
部に形成される。この加工を行うと、フォトレジストマ
スクを通してRIEリアクタ中で行われる第1の異方性
エツチングにより形成される01’lJO多層の縦方向
のエツチング壁面上にテーパー状の酸化物残部5°が残
される0分離エリアの限定された端部から更にエツチン
グ開始のポイントを離すために、整合するよう付着され
続いて酸化物がエツチングされた層の前記テーパー状残
部5°を「スペーサ」として利用することにより、選択
的かつ本質的に等方的な半導体(シリコン)のエツチン
グが、好ましくは「ダウンストリーム」タイプのエツチ
ング装置(ブランソン装置、タイプL 3200)中で
CF。
十Q、プラズマを使用することにより行われる。
前記半導体シリコン基板1のエツチングが好ましくは約
5000±250人の充分な深さになるまで行われ、酸
化シリコンのテーパー状残部5”の基部より下でその相
対アンダーカットが、前記酸化物層4、窒化物層3及び
PAD酸化物屡2を通して分離エリアが限定された前の
エツチングにより形成された縦方向の壁面の底端と実質
的に一致するまで、実質的に等方的に浸入して、第5図
に示すように所望の丸い底部を有するトレンチが形成さ
れる。
5000±250人の充分な深さになるまで行われ、酸
化シリコンのテーパー状残部5”の基部より下でその相
対アンダーカットが、前記酸化物層4、窒化物層3及び
PAD酸化物屡2を通して分離エリアが限定された前の
エツチングにより形成された縦方向の壁面の底端と実質
的に一致するまで、実質的に等方的に浸入して、第5図
に示すように所望の丸い底部を有するトレンチが形成さ
れる。
次いで第6図に示すように、窒化物3層が露出するまで
、酸化物層4だけでなくテーパー状の残部5°も完全に
除去されるように酸化物のエツチングを行う。
、酸化物層4だけでなくテーパー状の残部5°も完全に
除去されるように酸化物のエツチングを行う。
前記窒化物層3をマスクとして利用することにより、通
常技術による分離トレンチの真横に接するシリコンのド
ーピングレベルを増加させるためのドーパント(例えば
硼素)のインプラントが極度に容易になる。好ましくは
シリコン中にドーパント種をインプラントした(第7図
及び第8図の断面により例示されている)後に、半導体
基板1に形成されたトレンチの表面を熱的に酸化して、
約800から約1200人の厚さを有する熱酸化物層6
を成長させる。
常技術による分離トレンチの真横に接するシリコンのド
ーピングレベルを増加させるためのドーパント(例えば
硼素)のインプラントが極度に容易になる。好ましくは
シリコン中にドーパント種をインプラントした(第7図
及び第8図の断面により例示されている)後に、半導体
基板1に形成されたトレンチの表面を熱的に酸化して、
約800から約1200人の厚さを有する熱酸化物層6
を成長させる。
第7図に概略的に示すように、薄い熱酸化物層6の成長
は、絶縁物質によるトレンチの引き続く充填の容易化に
加えて、有益なことに前記窒化物層3の下に既に存在す
る薄いPAD酸化物N2内に成長する酸化物層とのリン
キングによりトレンチの端部を丸くすることも誘発する
。
は、絶縁物質によるトレンチの引き続く充填の容易化に
加えて、有益なことに前記窒化物層3の下に既に存在す
る薄いPAD酸化物N2内に成長する酸化物層とのリン
キングによりトレンチの端部を丸くすることも誘発する
。
前記窒化物層3を除去した後、前記分離トレンチを、好
ましくはテトラ−エチル−オルト−シリケートのような
前駆化合物を使用して比較的低温で行われる化学蒸着に
より付着される絶縁性酸化物のような絶縁物質7で充填
する。通常のプレナー化ステップを行い、最後に当初形
成された薄いPAD酸化物層2も除去した後の製造工程
が完了した、半導体基板に包み込まれたトレンチ分離構
造の断面は第8図に示した通りになる。
ましくはテトラ−エチル−オルト−シリケートのような
前駆化合物を使用して比較的低温で行われる化学蒸着に
より付着される絶縁性酸化物のような絶縁物質7で充填
する。通常のプレナー化ステップを行い、最後に当初形
成された薄いPAD酸化物層2も除去した後の製造工程
が完了した、半導体基板に包み込まれたトレンチ分離構
造の断面は第8図に示した通りになる。
第1.2.3.4.5.6.7及び8図は、本発明方法
の各ステップを順に例示するための概略図である。 ・熱酸化物層 ・絶縁物質
の各ステップを順に例示するための概略図である。 ・熱酸化物層 ・絶縁物質
Claims (1)
- (1)デバイスのフロントの活性エリアの周囲のあるタ
イプの極性の半導体基板の表面に形成されかつ絶縁物質
で充填されたトレンチのコンフィギュレーションを有し
、かつその前記半導体基板が第1の薄い酸化物層、その
上に重ねられた拡散防止物質の第2層及び第3のあるい
は上端の酸化物層を有する集積された半導体デバイス用
の包み込まれた分離構造を形成する方法において、 (a)写真食刻プロセスにより前記デバイスのフロント
上の活性エリアをフォトレジストでマスクし、 (b)マスクされていないエリアの下に位置する半導体
基板の表面が露出するまで前記3種の層をRIEプロセ
スにより異方的にエッチングしかつ残っているマスキン
グフォトレジストを除去し、(c)整合するように第4
の酸化物層を付着させ、(d)前記マスクされていない
エリアの中央の自己整列したエリアの下に位置する半導
体基板の表面が露出するまで前記整合するよう付着させ
た第4の酸化物層をRIEプロセスにより異方的にエッ
チングして、先行するステップ(b)の間にエッチング
された前記3種の層の縦方向のエッチングされた壁面上
に前記整合するよう付着させた第4の酸化物層のテーパ
ー状の残部を残し、 (e)所望深さを有するトレンチが形成されるまで前記
露出した中央の自己整列エリアを通して前記半導体基板
を等方的にプラズマエッチングして、前記整合するよう
付着された第4の酸化物層の前記テーパー状残部の基部
より下に丸く広がる横方向のアンダーカットを生じさせ
、 (f)前記第3層及び前記第4層に属する残りの露出す
る酸化物を除去し、 (g)エッチングしたトレンチの表面に、マスクとして
前記第2の拡散防止物質層を利用することにより、前記
エッチングしたトレンチの表面に接する半導体物質のド
ーピングレベルを増加させるために、前記半導体基板と
同一極性のドーパントをインプラントし、 (h)マスクとして前記第2の拡散防止物質層を利用す
ることにより前記半導体基板に形成したトレンチのエッ
チングされインプラントされた表面上に薄い酸化物層を
熱的に成長させ、 (i)前記第2の拡散防止物質層を除去し、(j)前記
半導体基板に形成されたトレンチが完全に充填されるま
で、絶縁物質層を付着させる、ステップを含んで成るこ
とを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT83689A/88 | 1988-12-15 | ||
IT8883689A IT1225636B (it) | 1988-12-15 | 1988-12-15 | Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02214140A true JPH02214140A (ja) | 1990-08-27 |
Family
ID=11323815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1327044A Pending JPH02214140A (ja) | 1988-12-15 | 1989-12-15 | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5068202A (ja) |
EP (1) | EP0375632B1 (ja) |
JP (1) | JPH02214140A (ja) |
DE (1) | DE68927852T2 (ja) |
IT (1) | IT1225636B (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1243919B (it) * | 1990-11-20 | 1994-06-28 | Cons Ric Microelettronica | Procedimento per l'ottenimento di solchi submicrometrici planarizzati in circuiti integrati realizzati con tecnologia ulsi |
US5290396A (en) | 1991-06-06 | 1994-03-01 | Lsi Logic Corporation | Trench planarization techniques |
US5248625A (en) | 1991-06-06 | 1993-09-28 | Lsi Logic Corporation | Techniques for forming isolation structures |
US5354706A (en) * | 1993-03-02 | 1994-10-11 | Lsi Logic Corporation | Formation of uniform dimension conductive lines on a semiconductor wafer |
GB9410874D0 (en) * | 1994-05-31 | 1994-07-20 | Inmos Ltd | Semiconductor device incorporating an isolating trench and manufacture thereof |
KR0151051B1 (ko) * | 1995-05-30 | 1998-12-01 | 김광호 | 반도체장치의 절연막 형성방법 |
WO1997006558A1 (en) * | 1995-08-09 | 1997-02-20 | Advanced Micro Devices, Inc. | Process for rounding corners in trench isolation |
KR0171733B1 (ko) * | 1995-08-28 | 1999-03-30 | 김주용 | 반도체 소자의 콘택홀 형성 방법 |
GB9616225D0 (en) | 1996-08-01 | 1996-09-11 | Surface Tech Sys Ltd | Method of surface treatment of semiconductor substrates |
DE69725245T2 (de) * | 1996-08-01 | 2004-08-12 | Surface Technoloy Systems Plc | Verfahren zur Ätzung von Substraten |
US6187685B1 (en) | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
US6132631A (en) * | 1997-08-08 | 2000-10-17 | Applied Materials, Inc. | Anisotropic silicon nitride etching for shallow trench isolation in an high density plasma system |
US5998301A (en) * | 1997-12-18 | 1999-12-07 | Advanced Micro Devices, Inc. | Method and system for providing tapered shallow trench isolation structure profile |
US6004864A (en) * | 1998-02-25 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Ion implant method for forming trench isolation for integrated circuit devices |
US6096612A (en) * | 1998-04-30 | 2000-08-01 | Texas Instruments Incorporated | Increased effective transistor width using double sidewall spacers |
US6001704A (en) * | 1998-06-04 | 1999-12-14 | Vanguard International Semiconductor Corporation | Method of fabricating a shallow trench isolation by using oxide/oxynitride layers |
US6110793A (en) * | 1998-06-24 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits |
US6107206A (en) * | 1998-09-14 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Method for etching shallow trenches in a semiconductor body |
US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
US6521959B2 (en) * | 1999-10-25 | 2003-02-18 | Samsung Electronics Co., Ltd. | SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same |
US6580150B1 (en) * | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
KR100392894B1 (ko) * | 2000-12-27 | 2003-07-28 | 동부전자 주식회사 | 반도체 소자의 트렌치 형성 방법 |
KR100846385B1 (ko) * | 2002-07-19 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
US6586314B1 (en) * | 2002-10-08 | 2003-07-01 | Chartered Semiconductor Manufacturing Ltd. | Method of forming shallow trench isolation regions with improved corner rounding |
KR100943481B1 (ko) | 2002-12-30 | 2010-02-22 | 동부일렉트로닉스 주식회사 | 이이피롬 셀의 제조방법 |
US7531367B2 (en) * | 2006-01-18 | 2009-05-12 | International Business Machines Corporation | Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit |
US20090127722A1 (en) * | 2007-11-20 | 2009-05-21 | Christoph Noelscher | Method for Processing a Spacer Structure, Method of Manufacturing an Integrated Circuit, Semiconductor Device and Intermediate Structure with at Least One Spacer Structure |
KR101435520B1 (ko) | 2008-08-11 | 2014-09-01 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
KR101540083B1 (ko) | 2008-10-22 | 2015-07-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
JP5558480B2 (ja) * | 2008-10-31 | 2014-07-23 | アプライド マテリアルズ インコーポレイテッド | P3iチャンバにおける共形ドープの改善 |
US8158522B2 (en) * | 2009-09-25 | 2012-04-17 | Applied Materials, Inc. | Method of forming a deep trench in a substrate |
CN112259453A (zh) * | 2020-10-22 | 2021-01-22 | 绍兴同芯成集成电路有限公司 | 一种对芯片表面开槽的方法及芯片 |
CN116053261B (zh) * | 2023-01-28 | 2023-06-20 | 微龛(广州)半导体有限公司 | 高精度的薄膜电阻装置及其制备方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL170348C (nl) * | 1970-07-10 | 1982-10-18 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult. |
JPS5228550B2 (ja) * | 1972-10-04 | 1977-07-27 | ||
US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
JPS5856437A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
US4472873A (en) * | 1981-10-22 | 1984-09-25 | Fairchild Camera And Instrument Corporation | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure |
FR2529714A1 (fr) * | 1982-07-01 | 1984-01-06 | Commissariat Energie Atomique | Procede de realisation de l'oxyde de champ d'un circuit integre |
JPS59202648A (ja) * | 1983-05-02 | 1984-11-16 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US4538343A (en) * | 1984-06-15 | 1985-09-03 | Texas Instruments Incorporated | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking |
USH204H (en) * | 1984-11-29 | 1987-02-03 | At&T Bell Laboratories | Method for implanting the sidewalls of isolation trenches |
US4666555A (en) * | 1985-08-23 | 1987-05-19 | Intel Corporation | Plasma etching of silicon using fluorinated gas mixtures |
JPS63152155A (ja) * | 1986-12-16 | 1988-06-24 | Sharp Corp | 半導体装置の製造方法 |
EP0284456B1 (en) * | 1987-02-24 | 1991-09-25 | STMicroelectronics, Inc. | Pad oxide protect sealed interface isolation process |
US4942137A (en) * | 1989-08-14 | 1990-07-17 | Motorola, Inc. | Self-aligned trench with selective trench fill |
-
1988
- 1988-12-15 IT IT8883689A patent/IT1225636B/it active
-
1989
- 1989-12-06 DE DE68927852T patent/DE68927852T2/de not_active Expired - Fee Related
- 1989-12-06 EP EP89830540A patent/EP0375632B1/en not_active Expired - Lifetime
- 1989-12-12 US US07/448,883 patent/US5068202A/en not_active Expired - Lifetime
- 1989-12-15 JP JP1327044A patent/JPH02214140A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5068202A (en) | 1991-11-26 |
EP0375632B1 (en) | 1997-03-12 |
EP0375632A3 (en) | 1993-04-21 |
IT1225636B (it) | 1990-11-22 |
EP0375632A2 (en) | 1990-06-27 |
DE68927852D1 (de) | 1997-04-17 |
IT8883689A0 (it) | 1988-12-15 |
DE68927852T2 (de) | 1997-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
EP0407047B1 (en) | Method of planarization of topologies in integrated circuit structures | |
US4509249A (en) | Method for fabricating isolation region in semiconductor devices | |
JPH02156552A (ja) | 半導体装置およびその製造方法 | |
JPH10335441A (ja) | 半導体装置の製造方法 | |
EP0139587B1 (en) | Fabrication process for a dielectric isolated complementary ic | |
EP0068275B1 (en) | Method for producing semiconductor devices including the use of reactive ion etching | |
JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
JPS6325947A (ja) | 半導体装置の製造方法 | |
US5061653A (en) | Trench isolation process | |
JPH10144782A (ja) | 隔離領域の形成方法 | |
JP3039978B2 (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
US4885261A (en) | Method for isolating a semiconductor element | |
JPH05849B2 (ja) | ||
USRE34400E (en) | Method for fabricating isolation region in semiconductor devices | |
JPS61228650A (ja) | 半導体装置の製造方法 | |
JPS59202648A (ja) | 半導体装置の製造方法 | |
JPH01258439A (ja) | 半導体装置およびその製造方法 | |
JPH0338742B2 (ja) | ||
JPS6017929A (ja) | 半導体装置の製造方法 | |
US6830988B1 (en) | Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide | |
JPH02304926A (ja) | 素子分離構造およびその製造方法 | |
JPH01274448A (ja) | 素子分離領域の形成方法 | |
JPH0215650A (ja) | 半導体装置及びその製造方法 | |
JPH0230160A (ja) | 半導体装置 |