JPH0215650A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその製造方法に関し、特に素
子分離領域の構造及びその形成方法に関する。

〔従来の技術〕

従来の技術としては、広く用いられている“Ｌｏｃｏｓ
法”があるが、集積回路の集積密度の増加に伴なって、
各素子を電気的に完全に分離する事が困難になりつつあ
る。

この問題を解決するために、単結晶シリコン基板表面の
素子分離領域に深さが１μｍから５μｍ程度の溝を形成
した後に、この溝内部を気相成長法を用いて二酸化ケイ
素（Ｓｉ（ｈ）、窒素ケイ素（Ｓ　１Ｎｘ）、多結晶シ
リコンなどで埋め込む、いわゆる「トレンチ分離法」の
技術開発が各方面で行なわれている。

従来のトレンチ分離法においては、まず単結晶シリコン
基板表面の素子分離領域に潔さ１μｍから５μｍ程の溝
を形成し、次にこの溝内部を二酸化ケイ素（ＳｉＯ□）
や多結晶シリフン等の物質で埋め込むために、溝の容積
よりも多い量の埋め込み物質を供給、堆積し、その後上
記の埋め込み物質の不要部分を除去していた。

溝内部を埋め込む物質の熱収縮率が大きいと溝内壁近傍
のシリコン結晶に欠陥が発生してしまうため、ボロンや
リンを添加する事によって熱収縮率を低減させた酸化膜
（Ｂ　Ｐ　Ｓ　Ｇ膜）によって溝を埋め込む「トレンチ
分離法」の開発が行なわれている。

〔発明が解決しようとする課題〕

上述した従来の「トレンチ分離法」では、溝内部にボロ
リンガラス膜（ＢＰＳＧ膜）を埋め込むため、素子分離
領域を形成した後に行なわれる多くの高温熱処理中に素
子分離領域表面から、ボロンやリンが外部に拡散してし
まう結果、例えば、ＭＯ８型集積回路の場合には、トラ
ンジスターのしきい値電圧等の素子特性が変動してしま
う、という欠点がある。

〔課題を解決するための手段〕

本発明の半導体装置においては、ボロン又はリンを含む
酸化けい素で埋め込んだ素子分離領域の表面を、窒化ケ
イ素膜（ＳｉＮｘ膜）でおおっている。このように窒化
ケイ素膜で覆う事によって、ボロンやリンが外部へ拡散
して、トランジスターの閾値電圧等を変動させることを
防止できる。この場合、熱膨張係数の点からはボロン又
はリンを含む酸化けい素としてはＢＰＳＧを用いること
が好ましい。なお、この窒化ケイ素膜は気相成長法によ
って形成することが好ましい。

このような構造の素子分離領域を有する半導体装置は、
素子分離領域に所望の深さの溝を形成する工程（工程ｌ
）と、この溝の内壁に、所望の厚さの第１番目の二酸化
ケイ素膜（ＳｉＯｚ膜■）を熱酸化法によって形成する
工程（工程２）と、この５ｉｎ２膜■の表面に所望の厚
さの第１番目の窒化ケイ素膜（ＳｉＮｘ膜■）を気相成
長法によって堆積する工程（工程３）と、この溝内部を
完全に埋め込むのに必要な量以上の量の、ボロン又はリ
ン又はその両方を含有する第２番目の二酸化ケイ素膜（
ＳｉＯ２膜■）を、気相成長法によって堆積する工程（
工程４）と、この第２番目の二酸化ケイ素膜（ＳｉＯｚ
■）を軟化させて、膜表面を平坦にするための熱処理工
程（工程５）と、第２番目の二酸化ケイ素膜の不要部分
を除去する工程（工程６）と、素子分離領域以外の領域
の表面の上記Ｓ　ｉＮｘ膜■を除去する工程（工程７）
と、新たに、第２番目の窒化ケイ素膜（ＳｉＮｘ膜■）
を気相成長法によって堆積する工程（工程８）と、″素
子分離領域以外の領域の所望の部分の上記Ｓ　ｉＮｘ膜
■を除去する工程（工程９）とを有する素子分離領域の
形成方法によって形成できる。

さらに（工程１）から（工程６）までは共通であり、（
工程６）の次に、有機ケイ素化合物を主成分とし、添加
元素としてリン、又ボロン、又はその両方を含有する溶
液を塗布する工程と、この溶液をリン又はボロン、又は
その両方を含有するＳｉＯ２膜（塗布ＳｉＯ□膜）に変
えるための熱処理工程を有し、さらに（工程９）の後に
、（工程９）において除去されたＳｉＮｘ膜■の下部の
塗布ＳｉＯ２膜を除去する工程を有する素子分離領域の
形成方法によっても形成できる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（Ｄは、本発明の一実施例を説明するた
めの縦断面図である。まず、製造方法を主な工程順に説
明する。

まず、第１図（ａ）に示すように、通常の単結晶シリコ
ン基板１０１の表面に、厚さ５００人程度の酸化膜１０
２を熱酸化法によって形成した後、その上に気相成長法
を用いて、厚さ０．１μｍ程度の窒化ケイ素膜１０３を
堆積し、さらに、その上に気相成長法を用いて厚さ０．
２μｍ程度の酸化膜１０４を形成する。続いて、素子分
離領域と素子分離領域以外の領域を分離するためのフォ
トリソグラフィ工程で用いるフォトレジスト１０５を、
上記の酸化膜１０４の上に塗布する。

次に、第１図（ｂ）に示すように、素子分離領域上部の
フォトレジスト１０５を通常のリングラフィ技術を用い
て除去した後、残されたフォトレジスト１０５をマスク
にして、上記の酸（ｔＪｌ　０４、窒化ケイ素膜１０３
、及び酸化膜１０２を、反応性イオンエツチングにより
選択的に除去する。続いて、露出したシリコン基板１０
１を反応性イオンエツチングにより除去して、深さ５μ
ｍ程度、Ｉ７Ｋ　１μｍ程度の溝１０６を形成する。

次に、第１図（ｃ）に示すように、注入エネルギー６０
ｋｅｙでＩ　Ｘ　ｌ　０１４ｃｍ−２のドース量までボ
ロンイオン１０７をイオン注入して、チャネルストッパ
ー用のＰ＋層１０８を形成する。（なお図中では、以下
Ｐ＋層１０８を省略する）。

次に、第１図（ｄ）に示すように、フォトレジスト１０
５と酸化膜１０４を除去した後、窒化ケイ素１０３をマ
スクにして、上記の溝１０６の内壁のみに、厚さ０．１
μｍ程度の熱酸化膜１０９を形成する。

次に、第１図（ｅ）に示すように、窒化ケイ素膜１０３
を除去した後、気相成長法を用いて、酸化膜１０２と１
０９の表面をおおう様に、厚さ５００人程鹿の窒化ケイ
素膜１１０を堆積する。

次に、第１図（「）に示すように、例えば、５ｉ（ＯＣ
２Ｈｓ　）　４の様はアルコキシシラン化合物を主原料
に用いた気相成長法によって、ボロンとリンを含む酸化
膜（Ｂ　Ｐ　Ｓ　Ｇ膜）１１１を、約２μｍ堆積する。

この段差では、溝１０６の表面近くにボイド１１２が発
生している。

次に、第１図（ｇ）に示すように、上記のボイド１１２
を消滅させて、溝１０６の内部を、このＢＰＳＧ膜１１
１で完全に埋め込み、かつＢＰＳＧ膜表面を平坦にする
ために、窒素雰囲気中で、９００〜１０００℃の温度で
、３０分間程度の熱処理を行なう。

次に、第１図（ｈ）に示すように、溝内部以外の、不要
なりＰＳＧ膜１１１を希釈フッ酸を用いて除去する。

次に、第１図（ｉ）に示すように、素子分離領域以外の
領域の表面に露出した窒化ケイ素膜１１０を加熱したリ
ン酸により除去する。

次に、第１図（」）に示すように、厚さ５００人程鹿の
窒化ケイ素膜１１３を気相成長法を用いて新たに堆積す
る。

そして、第１図（ｋ）に示すように、通常のフォトリソ
グラフィー技術を用いて、素子分離領域の表面を完全に
おおう様にフォトレジストをパターニングした後、加熱
したリン酸によって素子分離領域以外の領域上の不要な
窒化ケイ素膜１１３を除去する。

このようにして、シリコン基板１０１に設けられた溝１
０６の内部がＢＰＳＧＩ　１１で埋め込まれ、このＢＰ
ＳＧＩ　１１の表面が窒化ケイ素膜１１３で覆われた素
子分離領域を有する半導体装置が得られる。このように
溝内部がＢＰＳＧ膜で埋め込まれているから、シリコン
基板１０１に結晶欠陥を発生させることはなく、さらに
ＢＰＳＧ膜の上部は、ボロンやリンの拡散バリアとして
働く窒化ケイ素膜１１３によって覆われているから、ボ
ロンやリンは溝１０６の外部に拡散することはなく、ト
ランジスタ等の閾値を変動させることもない。

第２図（ａ）〜（ｃ）は、本発明の他の実施例を説明す
るための縦断面である。この実施例の場合には、第１図
（ａ）乃至第１図（ｈ）をもって説明した工程までは、
前述した一実施例と同じ工程を採る。

その後、第２図（ａ）に示すように、有機ケイ素化合物
を主成分とし、添加元素として例えばボロンを含む溶液
２１６を塗布した後、窒素雰囲気中で、１００〜４００
℃の温度で、３０〜６０分間の熱処理を行なう事によっ
て溶媒を除去し、さらに酸素雰囲気中で、８００〜１０
００℃の温度で、１０〜６０分間の熱処理を行なって、
溶液２１６を、ボロンを含有する酸化膜（塗布ＢＳＧ膜
）２１７に変える。

次に、第２図（ｂ）に示すように、塗布ＢＳＧ膜２１７
の上に、気相成長法によって厚さ５００人程鹿の窒化ケ
イ素膜２１８を堆積した後、第１図（ｊ）〜（ｋ）と同
様にして、素子分離領域以外の窒化ケイ素膜２１８、塗
布ＢＳＧ膜２１７、窒化膜１１０を反応性イオンエツチ
ングにより除去する（第２図（Ｃ乃。

一実施例の第１図（ｈ）に示す工程では、通常、素子分
離領域の表面と素子分離領域以外の領域上の窒化ケイ素
膜１１０の表面との間に０．１〜０．２μｍ程度の「段
差」が生じるが、本実施例の第２図（鰺）に示すように
塗布ＢＳＧ膜２１７を形成することによって、この段差
を平坦化できる利点がある。

〔発明の効果） 以上説明したように本発明は、素子分離領域に形成した
深さ５μｍ程度の溝内部を、熱収縮率の小さいＢＰＳＧ
膜で埋め込み、さらにその表面を窒化ケイ素膜でおおう
事により、集積回路製造工程における高温熱処理工程を
経ても、溝内部のＢＰＳＧ膜からボロンやリンが外部へ
拡散する事を阻止できる効果がある。

さらに本発明の製造方法によれば、このような構造の素
子分離領域を有する半導体装置を容易に形成できる。

【図面の簡単な説明】

第１図（ａ）〜（ｊ）は本発明の一実施例を説明するた
めの縦面図、第２図（ａ）〜（ｃ）は本発明の他の実施
例を説明するための縦断面である。 １０１．２０１・・・・・・単結晶シリコン基板、１０
２゜１０９・・・・・・熱酸化膜、１０３，１１０．．
１１３゜２１８・・・・・・窒化ケイ素膜、１０４・・
・・・・気相成長酸化膜、１０５・・・・・・フォトレ
ジスト、１０６・・・・・・素子分離領域用の溝、１０
７・・・・・・ボロンイオン、１０８・・・・・・チャ
ネルストッパー用のＰ＋層、１１１・・・・・・ＢＰＳ
Ｇ膜、１１２・・・・・・ボイド、２１６・・・・・・
塗布ＢＳＧ膜の原料溶液、２１７・・・・・・塗布ＢＳ
Ｇ膜。 代理人　弁理士　　内　原　　　晋 第１コ Ｍ１回 −３０３＝

Claims (2)

【特許請求の範囲】
1. （１）半導体基板の一主面に設けられた溝と、該溝の側
   面及び底面を覆って形成された第１の窒化けい素膜と、
   前記溝の内部に埋め込まれて設けられボロン又はリンを
   含む酸化シリコンと、該ボロン又はリンを含む酸化シリ
   コンの前記溝より露出した表面を覆って設けられた第２
   の窒化けい素膜とを有してなる素子分離領域を有するこ
   とを特徴とする半導体装置。
2. （２）半導体基板の一主面に溝を設ける工程と、該溝の
   側面及び底面を覆って化学気相成長法により第１の窒化
   けい素膜を設ける工程と、該窒化けい素膜により覆われ
   た前記溝の内部をボロン又はリンを含む酸化シリコンに
   より埋め込む工程と、前記一主面全面に第２の窒化けい
   素膜を設ける工程と、該第２の窒化けい素膜の前記溝以
   外を覆う部分を除去する工程とを有することを特徴とす
   る半導体装置の製造方法。