JPH02304926A - 素子分離構造およびその製造方法 - Google Patents
素子分離構造およびその製造方法Info
- Publication number
- JPH02304926A JPH02304926A JP12606789A JP12606789A JPH02304926A JP H02304926 A JPH02304926 A JP H02304926A JP 12606789 A JP12606789 A JP 12606789A JP 12606789 A JP12606789 A JP 12606789A JP H02304926 A JPH02304926 A JP H02304926A
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- silicon dioxide
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 75
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 37
- 239000000377 silicon dioxide Substances 0.000 abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 239000010703 silicon Substances 0.000 abstract description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- 229910052796 boron Inorganic materials 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 2
- 238000000926 separation method Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は素子分離構造およびその製造方法に関するもの
である。
である。
現在半導体デバイスの高集積化が進む中でＭＯ３ＩＣに
おいてはゲート寸法、アルミニウム配線幅等デバイス寸
法は微細化の一途をたどっている。
おいてはゲート寸法、アルミニウム配線幅等デバイス寸
法は微細化の一途をたどっている。
これに伴い素子間分離領域幅も微細化が強く要求されて
いる。
いる。
従来ＭＯ３ＩＣにおける素子分離技術としてＬＯＣＯ３
法がよく知られている。第３図はこのＬＯＧＯ３構造の
断面を模式的に示した例である。
法がよく知られている。第３図はこのＬＯＧＯ３構造の
断面を模式的に示した例である。
図中２２はＰ型のシリコン単結晶基板、２３は薄い二酸
化珪素膜、２４は耐熱酸化膜としての窒化珪素膜、２５
はチャンネルストッパとしてのボロン拡散層、２６はフ
ィールドに形成された厚い二酸化珪素膜、２７はバーズ
ビークを各々表わしている・、このような従来のＬＯＣ
Ｏ３法ではバースビークが生じ、これが素子寸法微細化
の大きな障害となっている。
化珪素膜、２４は耐熱酸化膜としての窒化珪素膜、２５
はチャンネルストッパとしてのボロン拡散層、２６はフ
ィールドに形成された厚い二酸化珪素膜、２７はバーズ
ビークを各々表わしている・、このような従来のＬＯＣ
Ｏ３法ではバースビークが生じ、これが素子寸法微細化
の大きな障害となっている。
このため素子寸法の微細化をはかることによりＭＯ８Ｉ
Ｃの高集積化を達成しようという観点から様々な試みが
行なわれている。例えば、固体素子会議１９７８年、２
６３〜２６７頁にア・ニュー・フィールド・アイソレー
ション・テクノロジー・フォー・ハイ・デンシティ・モ
スエルニスアイ（＾Ｎ［誓ＦＩＥＬＤ ｌ５ＯＬＡＴＩ
ＯＮ ＴＥＣＨＮＯＬＯＧＹ ＦＯＲ旧ＧＨＤＥＮＳＩ
ＴＹ ＨＯ３ＬＳＩ）と題して発表された論文において
は第４図に示した如く、バーズビークのない二酸化珪素
膜２９を分離領域上に形成し、素子寸法の＠細化を図っ
たものが示されている。図中３０はボロン拡散層である
。
Ｃの高集積化を達成しようという観点から様々な試みが
行なわれている。例えば、固体素子会議１９７８年、２
６３〜２６７頁にア・ニュー・フィールド・アイソレー
ション・テクノロジー・フォー・ハイ・デンシティ・モ
スエルニスアイ（＾Ｎ［誓ＦＩＥＬＤ ｌ５ＯＬＡＴＩ
ＯＮ ＴＥＣＨＮＯＬＯＧＹ ＦＯＲ旧ＧＨＤＥＮＳＩ
ＴＹ ＨＯ３ＬＳＩ）と題して発表された論文において
は第４図に示した如く、バーズビークのない二酸化珪素
膜２９を分離領域上に形成し、素子寸法の＠細化を図っ
たものが示されている。図中３０はボロン拡散層である
。
しかしながらこの従来法でも分離領域幅が０．６μｍ以
下となると十分な分離特性を確保することが難しくなる
という問題点がある。
下となると十分な分離特性を確保することが難しくなる
という問題点がある。
このため分離領域幅のマスク寸法と、出来上りパターン
寸法間の寸法変化が小さくかつ０．６μｌ以下の分離幅
でも十分な分離特性が確保できる分離技術が堤案されて
いる。例えばインターナショナル エレクトロン デバ
イス ミーティング（ＩＮＴＥＲＮＡＴＩＯＮＡＬ
ＥＬＥＣＴＯＲＯＮ ＤＥＶＩＣＥ ＭＥＥＴＩＮ
Ｇ）１９８２年、２３７〜２４０頁にディープ・トレン
チ・アイソレイティラド・シーモス・デバイス（ＤＥＥ
ＰＴＲＥＮＣＨｌ５ＯＬＡＴＥＤ ＣＨＯＳ ＤＥＶＩ
ＣＥＳ ） ト題して発表された論文においては、第５
図に示した如くシリコン基板３１に形成された分離領域
に溝を設け、この溝中に二酸化珪素ｗＡ３２、多結晶シ
リコン３３を埋め込みさらにこの多結晶シリコン３３を
酸化し、二酸化珪素ＷＡ３４を成長して素子分離４１１
造を形成している。
寸法間の寸法変化が小さくかつ０．６μｌ以下の分離幅
でも十分な分離特性が確保できる分離技術が堤案されて
いる。例えばインターナショナル エレクトロン デバ
イス ミーティング（ＩＮＴＥＲＮＡＴＩＯＮＡＬ
ＥＬＥＣＴＯＲＯＮ ＤＥＶＩＣＥ ＭＥＥＴＩＮ
Ｇ）１９８２年、２３７〜２４０頁にディープ・トレン
チ・アイソレイティラド・シーモス・デバイス（ＤＥＥ
ＰＴＲＥＮＣＨｌ５ＯＬＡＴＥＤ ＣＨＯＳ ＤＥＶＩ
ＣＥＳ ） ト題して発表された論文においては、第５
図に示した如くシリコン基板３１に形成された分離領域
に溝を設け、この溝中に二酸化珪素ｗＡ３２、多結晶シ
リコン３３を埋め込みさらにこの多結晶シリコン３３を
酸化し、二酸化珪素ＷＡ３４を成長して素子分離４１１
造を形成している。
しかしながら、この従来法によるときには、溝に埋めた
多結晶シリコン３３を酸化する際に、二酸化珪素膜の体
積膨張によりシリコン基板３１に欠陥が生じる。さらに
溝側壁の二酸化珪素膜界面に沿って微小リーク電流経過
が発生するという問題点がある。
多結晶シリコン３３を酸化する際に、二酸化珪素膜の体
積膨張によりシリコン基板３１に欠陥が生じる。さらに
溝側壁の二酸化珪素膜界面に沿って微小リーク電流経過
が発生するという問題点がある。
本発明の目的はこのような従来の問題点を除去した微細
素子分離構造および微細素子構造を容易に製造する方法
を提供することにある。
素子分離構造および微細素子構造を容易に製造する方法
を提供することにある。
上記目的を達成するために本発明素子分層構造において
は、半導体基板表面上に設けられた一定膜厚の分離パタ
ーンを形成する絶縁膜と、前記絶縁膜領域下に前記絶縁
膜の分離パターン幅よりも狭くかつ絶縁物により埋めら
れた溝とを有するものである。
は、半導体基板表面上に設けられた一定膜厚の分離パタ
ーンを形成する絶縁膜と、前記絶縁膜領域下に前記絶縁
膜の分離パターン幅よりも狭くかつ絶縁物により埋めら
れた溝とを有するものである。
本発明素子分離構造は、半導体基板上に形成した第一の
絶縁膜のうち素子分離領域上の該第一の絶縁膜の一部を
除去しさらに該開口した第一の絶縁Ｍ端に第二の絶縁膜
を残した後、露出している前記半導体基板領域に溝を設
ける工程と、少なくとも該溝を第三の絶縁膜で埋め込み
、さらに該溝を含む素子分離領域の前記半導体基板上に
第四の絶縁膜を形成する工程とを含む製造方法によって
得られる。
絶縁膜のうち素子分離領域上の該第一の絶縁膜の一部を
除去しさらに該開口した第一の絶縁Ｍ端に第二の絶縁膜
を残した後、露出している前記半導体基板領域に溝を設
ける工程と、少なくとも該溝を第三の絶縁膜で埋め込み
、さらに該溝を含む素子分離領域の前記半導体基板上に
第四の絶縁膜を形成する工程とを含む製造方法によって
得られる。
以下本発明の実施例について図面を用いて説明する。
第１図は本発明の素子分離構造の一実施例の断面図であ
る。
る。
第１図において、シリコン基板１中に設けた溝中には二
酸化珪素膜３と窒化珪素膜５とが埋め込まれ、溝を含ん
だ分８を領域のシリコン基板１上には清白につづいて二
酸化珪素膜３と窒化珪素１１１５とが順に積層され、さ
らにその上層に同一幅で段差を形成することなく二酸化
珪素膜６が設けられている。一方、溝底部と、分離領域
のシリコン基板１の溝開口縁には二酸化珪素＠３に接し
てチャンネルストップとしてのボロン拡散層２，４が設
けられている。
酸化珪素膜３と窒化珪素膜５とが埋め込まれ、溝を含ん
だ分８を領域のシリコン基板１上には清白につづいて二
酸化珪素膜３と窒化珪素１１１５とが順に積層され、さ
らにその上層に同一幅で段差を形成することなく二酸化
珪素膜６が設けられている。一方、溝底部と、分離領域
のシリコン基板１の溝開口縁には二酸化珪素＠３に接し
てチャンネルストップとしてのボロン拡散層２，４が設
けられている。
次に第２図（ａ）〜（ｆ）を用いて本発明の一実施例の
製造方法を説明する。なお第２図（ａ）〜（（１）は本
発明の一実施例の製造方法を工程順に示した断面図であ
る。
製造方法を説明する。なお第２図（ａ）〜（（１）は本
発明の一実施例の製造方法を工程順に示した断面図であ
る。
まず第２図（ａ）に示すように、Ｐ型シリコン基板１１
上に熱酸化膜法により厚い二酸化珪素ＷＡ１２を形成し
、さらに一定の幅を有しかつ少なくとも分離領域上を含
む領域を除いてレジスト１３を被覆する。
上に熱酸化膜法により厚い二酸化珪素ＷＡ１２を形成し
、さらに一定の幅を有しかつ少なくとも分離領域上を含
む領域を除いてレジスト１３を被覆する。
次に第２図（ｂ）に示すように、レジスト１３をマスフ
として二酸化珪素膜１２の一部を反応性イオンエツチン
グ（以下ＲＩＥと記す）技術を用いてエツチング除去し
、その後ＣＶＤ法により二酸化珪素１１ｉ１４を堆積し
、しかる後残された二酸化珪素膜１２′をマスクとして
イオン注入法を用い二酸化珪素ＷＡ１４を通してシリコ
ン基板１１にボロンを打ち込みボロン拡散層１５による
チャンネルストップ領域を形成する。
として二酸化珪素膜１２の一部を反応性イオンエツチン
グ（以下ＲＩＥと記す）技術を用いてエツチング除去し
、その後ＣＶＤ法により二酸化珪素１１ｉ１４を堆積し
、しかる後残された二酸化珪素膜１２′をマスクとして
イオン注入法を用い二酸化珪素ＷＡ１４を通してシリコ
ン基板１１にボロンを打ち込みボロン拡散層１５による
チャンネルストップ領域を形成する。
次に第２図（Ｃ）に示すように、ＣＶＤ法を用いて二酸
化珪素Ｍ４１６を堆積する。
化珪素Ｍ４１６を堆積する。
次に第２図（ｄ）に示すように、ｔＥ技術を用いて二酸
化珪素Ｍ１４． ｉ６をエツチング除去し、二酸化珪素
ＷＪ、１２’の開口端部にのみ二酸化珪素膜１４’ 、
１６′を残す。
化珪素Ｍ１４． ｉ６をエツチング除去し、二酸化珪素
ＷＪ、１２’の開口端部にのみ二酸化珪素膜１４’ 、
１６′を残す。
次に二酸化珪素Ｍ１２’ 、 １４’ 、 １６’をマ
スクにＲＴＢ技術を用いてシリコン基板１をエツチング
除去して溝１７を形成し、さらに二酸化珪素膜１２′。
スクにＲＴＢ技術を用いてシリコン基板１をエツチング
除去して溝１７を形成し、さらに二酸化珪素膜１２′。
１４’ 、 １６’をマスクにイオン注入法を用いて溝
１７の底部にボロンを打ち込みボロン拡散層１８による
チャンネルストップ領域を形成する。
１７の底部にボロンを打ち込みボロン拡散層１８による
チャンネルストップ領域を形成する。
次に、二酸化珪素膜１２’ 、 １４’ 、 １６’を
除去した後、第２図（ｅ）に示すように熱酸化法を用い
て、薄い二酸化珪素膜１９を成長し、さらにＣＶＤ法を
用いて窒化珪素膜２０を引き続いて堆積して溝１７を埋
め、その後ＣＶＤ法を用いて二酸化珪素ＷＡ２１を堆積
し、次に分離領域のみをレジスト１３′で被覆する。
除去した後、第２図（ｅ）に示すように熱酸化法を用い
て、薄い二酸化珪素膜１９を成長し、さらにＣＶＤ法を
用いて窒化珪素膜２０を引き続いて堆積して溝１７を埋
め、その後ＣＶＤ法を用いて二酸化珪素ＷＡ２１を堆積
し、次に分離領域のみをレジスト１３′で被覆する。
次に第２図（ｆ）に示すように、レジスト１３′をマス
クとしＲＩＥ技術を用いて二酸化珪素膜２１、窒化珪素
Ｍ２０、二酸化珪素膜１９を分離領域にのみそれぞれ各
珪素膜２１’ 、 ２０′、 １９′として残し、これ
を除去し、さらにレジスト２２を除去し、次に熱処理を
行ないボロン拡散層１５を二酸化珪素膜１９′の端部ま
で押し出す、これによって、第１図の素子構造が得られ
る。
クとしＲＩＥ技術を用いて二酸化珪素膜２１、窒化珪素
Ｍ２０、二酸化珪素膜１９を分離領域にのみそれぞれ各
珪素膜２１’ 、 ２０′、 １９′として残し、これ
を除去し、さらにレジスト２２を除去し、次に熱処理を
行ないボロン拡散層１５を二酸化珪素膜１９′の端部ま
で押し出す、これによって、第１図の素子構造が得られ
る。
以上のように本発明では、分離領域のシリコン基板上に
熱酸化法で成長した薄い二酸化珪素膜と、ＣＶＤ法で堆
積した窒化珪素膜、二酸化珪素膜を形成し、さらに分離
領域のシリコン基板中に薄い二酸化珪素膜と窒化珪素膜
とで埋めた溝を形成しているため、従来の分離構造のよ
うにバースビークによる分離幅の設計寸法と出来上り寸
法間のパターン寸法変化はなくなる。さらに分離領域中
に溝を設けているために０．６μＩ以下の分離幅でも十
分な分離特性が確保できると同時に溝を埋める二酸化珪
素膜が薄いため、シリコン基板への影響も小さく、欠陥
の発生はないという利点もある。
熱酸化法で成長した薄い二酸化珪素膜と、ＣＶＤ法で堆
積した窒化珪素膜、二酸化珪素膜を形成し、さらに分離
領域のシリコン基板中に薄い二酸化珪素膜と窒化珪素膜
とで埋めた溝を形成しているため、従来の分離構造のよ
うにバースビークによる分離幅の設計寸法と出来上り寸
法間のパターン寸法変化はなくなる。さらに分離領域中
に溝を設けているために０．６μＩ以下の分離幅でも十
分な分離特性が確保できると同時に溝を埋める二酸化珪
素膜が薄いため、シリコン基板への影響も小さく、欠陥
の発生はないという利点もある。
また溝の１１１Ｉ壁と分離領域の端部とは離れているの
で、トランジスタ特性に溝側壁の影響は生じないという
利点もある。
で、トランジスタ特性に溝側壁の影響は生じないという
利点もある。
以上述べたように本発明によれば、微細でかつ信頼性の
高い素子分離構造およびその製造方法を容易に得ること
ができる効果を有する。
高い素子分離構造およびその製造方法を容易に得ること
ができる効果を有する。
第１図は本発明の素子分離構造の模式的断面図、第２図
（ａ）〜（ｆ）は本発明の一実施例の製造方法を説明す
るための模式的断面図、第３図、第４図。 第５図は従来の素子分離構造の模式的断面図である。 ｌ、１１・・・シリコン基板 ２、４．１５．１８ ・・・チャンネルストップボロン拡散層３ 、６ 、１
２．１４．１６．１９．２１・・・二酸化珪素膜５．２
０・・・窒化珪素膜 １３、１３’・・・レジスト １７・・・溝 （ｄ） Ｑ＋） 第２図 （Ｃ） （ｃＬ） 第２図 （ｅ） （ｆ） 第２図 第４図 第５図
（ａ）〜（ｆ）は本発明の一実施例の製造方法を説明す
るための模式的断面図、第３図、第４図。 第５図は従来の素子分離構造の模式的断面図である。 ｌ、１１・・・シリコン基板 ２、４．１５．１８ ・・・チャンネルストップボロン拡散層３ 、６ 、１
２．１４．１６．１９．２１・・・二酸化珪素膜５．２
０・・・窒化珪素膜 １３、１３’・・・レジスト １７・・・溝 （ｄ） Ｑ＋） 第２図 （Ｃ） （ｃＬ） 第２図 （ｅ） （ｆ） 第２図 第４図 第５図
Claims (2)
- （１）半導体基板表面上に設けられた一定膜厚の分離パ
ターンを形成する絶縁膜と、前記絶縁膜領域下に前記絶
縁膜の分離パターン幅よりも狭くかつ絶縁物により埋め
られた溝とを有することを特徴とする素子分離構造。 - （２）半導体基板上に形成した第一の絶縁膜のうち素子
分離領域上の該第一の絶縁膜の一部を除去しさらに該開
口した第一の絶縁膜端に第二の絶縁膜を残した後、露出
している前記半導体基板領域に溝を設ける工程と、少な
くとも該溝を第三の絶縁膜で埋め込み、さらに該溝を含
む素子分離領域の前記半導体基板上に第四の絶縁膜を形
成する工程とを含むことを特徴とする素子分離構造の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12606789A JPH02304926A (ja) | 1989-05-19 | 1989-05-19 | 素子分離構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12606789A JPH02304926A (ja) | 1989-05-19 | 1989-05-19 | 素子分離構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02304926A true JPH02304926A (ja) | 1990-12-18 |
Family
ID=14925800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12606789A Pending JPH02304926A (ja) | 1989-05-19 | 1989-05-19 | 素子分離構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02304926A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506168A (en) * | 1992-10-27 | 1996-04-09 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| EP1052693A2 (en) * | 1999-05-13 | 2000-11-15 | STMicroelectronics, Inc. | Improved integrated-circuit isolation structure and method for forming the same |
| JP2012114479A (ja) * | 2012-03-19 | 2012-06-14 | Toshiba Corp | 固体撮像装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61270862A (ja) * | 1985-05-24 | 1986-12-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS639948A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 半導体装置 |
| JPS63144540A (ja) * | 1986-12-09 | 1988-06-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01107555A (ja) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | Ｍｉｓ型半導体装置およびその製造方法 |
-
1989
- 1989-05-19 JP JP12606789A patent/JPH02304926A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61270862A (ja) * | 1985-05-24 | 1986-12-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS639948A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 半導体装置 |
| JPS63144540A (ja) * | 1986-12-09 | 1988-06-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01107555A (ja) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | Ｍｉｓ型半導体装置およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506168A (en) * | 1992-10-27 | 1996-04-09 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| US5677229A (en) * | 1992-10-27 | 1997-10-14 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device isolation region |
| EP1052693A2 (en) * | 1999-05-13 | 2000-11-15 | STMicroelectronics, Inc. | Improved integrated-circuit isolation structure and method for forming the same |
| JP2000340648A (ja) * | 1999-05-13 | 2000-12-08 | Stmicroelectronics Inc | 改良した集積回路分離構成体及びその製造方法 |
| EP1052693A3 (en) * | 1999-05-13 | 2003-08-13 | STMicroelectronics, Inc. | Improved integrated-circuit isolation structure and method for forming the same |
| JP2012114479A (ja) * | 2012-03-19 | 2012-06-14 | Toshiba Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537894B2 (en) | Process for fabricating a substrate of the silicon-on-insulator or silicon-on-nothing type and resulting device | |
| JPS6352468B2 (ja) | ||
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JPS6348180B2 (ja) | ||
| JPS6015944A (ja) | 半導体装置 | |
| JPS6355780B2 (ja) | ||
| JPH02304926A (ja) | 素子分離構造およびその製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPS6351537B2 (ja) | ||
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JP3134344B2 (ja) | 半導体装置 | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| JPS61228650A (ja) | 半導体装置の製造方法 | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| JPS59204252A (ja) | 半導体集積回路の製造方法 | |
| JPS63314870A (ja) | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
| US5971768A (en) | Methods of fabricating integrated circuit trench isolation regions | |
| KR100204418B1 (ko) | 반도체 소자 분리방법 | |
| JPS62254444A (ja) | 半導体装置の製造方法 | |
| JPH0834241B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0442948A (ja) | 半導体装置の製造方法 | |
| JPS5918655A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPS62217629A (ja) | 半導体装置 | |
| JPS62216341A (ja) | 半導体装置の製造方法 |