JPS61247051A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造方法に関し、特に素子間分離
領域の微細化を図った半導体装置の製造方法に関するも
のである。

〔背景技術〕

ＩＣ，ＬＳＩ等の半導体装置では、半導体基板に形成し
た多数の素子を相互に絶縁分離するための領域を設ける
必要があり、従：ｑ　Ｌ　ａ　ｃ　ｏ　ｓ法と称する選
択酸化法が利用されている。しかしながら、このＬＯＣ
Ｏ３法では、選択酸化させるための窒化シリコン膜開口
の微細化にフォトレジストの解像力の制限を受けること
、ならびに形成した分離領域のエツジ部にバーズビーク
が発生すること等が分離領域の微細化の障害になってお
り、高集積な分離領域を構成することは困難である。

このため、本発明者は先にＬＯＣＯ３法を改良した新た
な分離領域形成法を開発し、特願昭５８−１７２９５６
号として提案している。

この方法は、第３図（Ａ）〜（Ｅ）に示すように、先ず
半導体基板２０上に第１のシリコン酸化膜２１と第１の
シリコン窒化膜２２および第２のシリコン酸化膜２３を
積層してこれをパターン形成し半導体基板２０を露出さ
せた後、その上に第２のシリコン窒化膜２４および第３
のシリコン酸化膜２５を重ね、更にこれを異方性エツチ
ングしてオフセットされたサイドウオール２６及びオフ
セットシリコン窒化膜２９を形成する。しかる上で、こ
れらの膜やサイドウオールをマスクにしてイオン打ち込
みを行ってチャネルストッパ２７を形成し、更にシリコ
ン酸化膜２３．２６を除去した後選択酸化を行うことに
よりマスクで画成された半導体基板２０の露呈面に厚い
シリコン酸化膜２８を形成し、かつマスクとして利用し
た前記各膜２１，２２．２４等を除去することにより素
子間分離領域を構成する方法である。

この方法によれば、半導体基板２０に直付けしたオフセ
ットシリコン窒化膜２９によりフィールド酸化膜２８の
素子領域への侵入を押さえる事ができマスク寸法通りの
微細な分離領域２８を構成できる。

しかしながら、本発明者がこの方法について更に詳しく
検討したところ、次のような点が明らかになった。

すなわち、この方法で構成された分離領域２８はこれま
でのものと同様にその深さが比較的に浅く形成されてい
るために、分離領域の長さや幅寸法を低減してゆくと、
１．５μｍ程度以下でいわゆるショートチャネル効果に
よる寄生ＭＯ３）ランジスタのしきい値電圧の低下が生
じ、隣接する素子間の分離能力が低下する。この寄生Ｍ
Ｏ３）ランジスタのしきい値電圧を上げようとしてチャ
ネルストッパ２７のドーズ量を増すと、このチャネルス
トッパのしみ出しにより、これと接する各素子（ＭＯ３
型トランジスタ）のソース・ドレイン領域の接合容量が
増大したりあるいは狭チャネル効果が著しくなる。逆に
イオン打ち込みが不十分であると、チャネルストッパが
半導体基板の主面に近い位置での分離領域２８の両端部
で途切れることがあり、その部分の半導体基板側壁に沿
ってリーク電流が流れ、ゲート電圧対ドレイン電流特性
にいわゆるキンクが発生することもある。

〔発明の目的〕

本発明の目的は分離能力の高い素子分離領域を微細に構
成することができ、かつ一方ではキンクの発生を防止で
き、しかも分離領域の平坦化を図ることもできる半導体
装置の製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、分離領域を構成するための選択酸化用のマス
クにサイドウオールを付設して微細な選択酸化領域を画
成した上で、この領域に露呈された半導体基板の主面を
エツチングして凹部を形成し、この凹部を通してチャネ
ルストッパのイオン打ち込みを行い、その後に前記凹部
における主面の選択酸化を行って分離領域を形成するこ
とにより、半導体基板の十分に深い位置にまで分離領域
を形成でき、これにより分離領域を微細化しても寄生Ｍ
ＯＳトランジスタのしきい値電圧の低下を防止でき、素
子分離能力の向上を図ることができる。

また、凹部を形成した前に予備イオン打ち込みを行うこ
とにより、分離領域両端でのチャネルストツパの途切れ
を防止でき、キンクを未然に防止することもできる。

〔実施例〕

第１図（Ａ）〜（Ｈ）は本発明方法をＮチャネルＭＯ３
型トランジスタの素子間分離領域に適用した実施例を工
程順に示した断面図であり、以下これに従って説明する
。

先ず、同図（Ａ）のようにＰ型シリコン基板１を酸化し
て、シリコン基板１上に第１のシリコン酸化膜２を形成
する。次にたとえばＣＶＤ法で第１のシリコン窒化膜３
を薄く形成し、更にその上にたとえばＣＶＤ法で第２の
シリコン酸化膜４を比較的厚く形成する。シリコン酸化
膜２とシリコン窒化膜３の膜厚は選択酸化時にシリコン
基板に結晶欠陥が発生しないような厚さに設定するのが
良い。たとえばシリコン酸化膜２を５００人、シリコン
窒化ＩＩ！　３を１５００人程度定設定すると良い。第
２のシリコン酸化膜４の役割及び膜厚の設定理由につい
ては第１図の説明で明らかにする。そして、これを公知
のフォトリソグラフィ技術を利用して同図（Ｂ）のよう
にバターニングし、これらの膜を素子形成領域にのみ残
存させる。換言すれば、素子分離領域を形成する部位を
画成してこれを開口する。

次いで、同図（Ｃ）のように、ＣＶＤ法で全面に比較的
薄い第２のシリコン窒化膜５を形成した後、その上にＣ
ＶＤ法により第３のシリコン酸化膜６を厚く形成する。

続いて、この第３のシリコン酸化膜６と第２のシリコン
窒化膜５を一体的に異方性エツチングし、同図（Ｄ）の
ように、パターニングされている前記膜２．３．４の両
側に突出するようにオフセット配置されたサイドウオー
ル７及びＳｉ基板１に直付けのオフセットシリコン窒化
膜３０を形成する。このサイドウオール７及びオフセッ
トシリコン窒化膜３０の幅はシリコン酸化膜６の膜厚に
よってコントロールできる。

たとえばシリコン酸化膜の厚さを厚くすればサイドウオ
ール７及びオフセットシリコン窒化膜３０の幅を広くで
きる。又シリコン酸化膜４も重要な役割を演する。すな
わちパターン側壁にサイドウオール７を再現性良く残す
ためには段差部が充分な高さを持っている必要があり、
シリコン酸化膜４はその高さをかせぐ役割をしている。

また後の工程でチャネルストッパを高エネルギでイオン
打込する時の有効なマスクとなる。なお、第２のシリコ
ン窒化膜５の膜厚は後の選択酸化時に欠陥が発生しない
範囲で適当に設定することができる。

この場合、シリコン窒化膜は窒素雰囲気中でＳｔ基板と
化合させて形成することも可能であるが、この方法で形
成したシリコン窒化膜では膜厚が薄すぎるためシリコン
酸化膜の素子領域への侵入を充分に防ぐことが出来ない
ためＣＶＤ方で堆積させて形成するのがよい。また第２
のシリコン窒化膜５のエツチングは必ずしも第２のシリ
コン酸化膜５と一体的にエツチングする必要はなく、サ
イドウオール７を形成してからこれをマスクにエツジン
グしてもよい。

次いで、同図（Ｅ）のように、前記膜２，３゜４および
サイドウオール７をマスクにして、前記エツチング工程
によって露呈されたシリコン基板１の主面をエツチング
し、ここに凹部８を形成する。エツチングはウェットあ
るいはドライで行う。

この凹部８の深さは素子の集積度や形成する素子分離領
域の寸法に応じて適宜設定される。また凹部８に傾斜を
持たせるとその後の選択酸化でより平坦な形状が得られ
る。しかる上で、同様に前記膜２．３．４とサイドウオ
ール７をマスクにしてボロン等のＰ型不純物をイオン打
ち込みし、前記凹部８の底面にボロン打ち込み層９を形
成する。

次に、同図（Ｆ）のように、前記第２のシリコン酸化膜
４およびサイドウオール７をエツチング除去したのち、
表面に現れた前記第１および第２のシリコン窒化膜３．
５およびオフセットシリコン窒化膜３０をマスクにして
露呈されているシリコン基板１の凹部８表面を選択酸化
し、ここに厚いシリコン酸化膜１０を形成する。このと
き、シリコン酸化膜１０の両側にはバーズビークが形成
されるため、前記オフセットシリコン窒化膜３０の端部
は若干持ち上げられた形状とされる。また前記ボロン打
ち込み層９は活性化されてＰ型のチャネルストソパ９Ａ
として構成され、このシリコン酸化膜１０の下面に沿っ
て形成される。そして、前記第１および第２のシリコン
窒化膜３．５を除去することにより、同図（Ｇ）のよう
な素子分離領域構造が完成される。

以下、常法によりゲート絶縁膜１１をシリコン基板１の
主面酸化により形成し、かつ多結晶シリコンでゲート電
極１２を形成して基板１にＮ型不純物をイオン打ち込み
してＮ型のソース・ドレイン領域１３を形成することに
より、同図（Ｈ）のようにＮチャネルＭＯ３型トランジ
スタを構成できる。図中、１４．１５は夫々シリコン酸
化膜。

リンシリケートガラスからなる層間絶縁膜、１６゜１７
はソース・ドレインの各電極、１８は保護絶縁膜である
。

以上の素子分離領域の製造方法によれば、素子分離領域
を選択酸化する際のマスクは、フォトリソグラフィ技術
を利用してバターニングした膜２．３とその両側に設け
たオフセットシリコン窒化膜３０とで構成している。オ
フセットシリコン窒化膜３０はシリコン基板１に直付け
になっているのでバーズビークの発生量を小さくでき、
従ってシリコン酸化膜１０の素子領域への侵入を押さえ
る事ができ、微細な分離領域を形成することができる。

オフセットシリコン窒化膜３０はＳｉに直付けになって
いるが幅が狭いことと膜厚を薄く設定することにより結
晶欠陥の発生はない。本実施例においてはたとえばオフ
セットシリコン窒化膜３０の幅を０．２ｕｍ、厚さを５
００人とし０．７μｍの選択酸化を行った時、結晶欠陥
の発生なしにバーズビークの素子領域への侵入を零とす
る事ができる。

一方、シリコン酸化膜１０を形成する際にシリコン基板
１に凹部８を設けているので、シリコン酸化膜１０を深
い位置に形成することができる。

これにより、その下側のチャネルストッパ９Ａもシリコ
ン基板１の深い位置に配置でき、寄生ＭＯ８型トランジ
スタのしきい値電圧の低減を防止して隣接する素子間の
分離能力を高めることができる。したがって、チャネル
ストッパ９Ａのドーズ量を増大する必要はなくなり、チ
ャネルストッパのしみ出しによるＭＯ３型トランジスタ
のソース・ドレイン領域の接合容量の増大や狭チャネル
効果を防止できる。

更に、シリコン酸化膜１０を凹部８内に形成しているの
で、シリコン基板１の上方に突出する厚さを少なくでき
、分離領域の平坦化を図ることもできる。

ここで、キンクの原因となるシリコン酸化膜１０の両端
におけるチャネルストッパ９Ａの途切れを確実に防止す
る方法を第２図（Ａ）〜（Ｃ）に示す。

すなわち、前記第１図（Ｂ）の工程時に、第２図（Ａ）
のように若干低い濃度でボロンを不純物とする予備のイ
オン打ち込みを行い、予備ボロン打ち込み層１９を形成
しておく。そして、前例と同じ第１図（Ｃ）、　　（Ｄ
）の工程を行い凹部８を形成した後に再びイオン打ち込
みを行って第２図（Ｂ）のように凹部８の底面にボロン
打ち込み層９を形成する。

しかる上で露呈されたシリコン基板１の凹部８面を選択
酸化することにより第２図（Ｃ）のようにシリコン酸化
膜１０Ａが形成できる。

この方法によれば、前例と同様に分離領域の微細化を達
成できるのはもとより、形成された素子分離領域として
のシリコン酸化膜１０Ａの横倒と下側に夫々予備ボロン
打ち込み層１９とボロン打ち込み層９を活性化したチャ
ネルストッパ１９Ａと９Ａが形成されることになり、特
に横倒では予備ボロン打ち込み層１９よるチャネルスト
ッパ１９Ａが形成されるのでシリコン酸化膜１０Ａ両側
におけるチャネルストッパの途切れを確実に防止でき、
ゲート電圧対ドレイン電流特性においていわゆるキンク
の発生を防止できる。

〔効果〕

（１）シリコン基板の主面上に選択酸化用のマスクを形
成すると共にその両側にサイドウオールを形成する工程
と、このマスク等により画成されて露呈されたシリコン
基板の主面をエツチングして凹部を形成する工程と、こ
の凹部を通してチャネルストツバ用のイオン打ち込みを
行う工程と、前記露呈されたシリコン基板の凹部の主面
を酸化する工程とを備えているので、選択酸化によって
形成された素子分離領域としてのシリコン酸化膜をシリ
コン基板の深い位置にまで形成することができ、寄生Ｍ
ＯＳトランジスタのしきい値電圧の低減を防止して分離
能力の向上を達成できる。

（２）シリコン酸化膜を深く形成して分離能力を高めて
いるので、チャネルストッパとしての不純物濃度を増大
する必要はなく、隣接する素子の不純物層へのチャネル
ストッパのしみ出しを防止して接合容量の低減や狭チャ
ネル効果を抑制することができる。

（３）選択酸化用のマスクの両側にシリコン基板に直付
けしたオフセットシリコン窒化膜を形成しているので、
バーズビークの発生量を小さくでき素子分離領域として
のシリコン酸化膜の微細化を達成できる。

（４）シリコン酸化膜を深く形成しているので、その上
面の平坦化を図り、多層配線の構成上有利になる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＭＯ８型トランジス
タを素子とした半導体装置に適用した場合について説明
したが、それに限定されるものではなく、バイポーラ型
トランジスタ等種々の素子構成の半導体装置の製造方法
に適用側ることができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｈ）は本発明方法を製造工程順に示す
断面図、 第２図（Ａ）〜（Ｃ）は他の実施例の製造工程を示す断
面図、 第３図（Ａ）〜（Ｅ）は先に提案している製造方法を工
程順に示す断面図である。 １・・・シリコン基板、２・・・第１のシリコン酸化膜
、３・・・第１のシリコン窒化膜、４・・・第２のシリ
コン酸化膜、５・・・第２のシリコン窒化膜、６・・・
第３のシリコン酸化膜、７・・・サイドウオール、８・
・・凹部、９・・・ポロン打ち込み層、９Ａ・・・チャ
ネルストッパ、１０．１０Ａ・・・シリコン酸化膜、１
１・・・ゲート絶縁膜、１２・・・ゲート電極、１３・
・・ソース・ドレイン領域、１８・・・保護膜、１９・
・・予備ボロン打ち込み層、１９Ａ・・・チャネルスト
ッパ、３ｏ・・・オフセットシリコン窒化膜。 第　　ｌ　　図 ＣＤ） 第　　１　　図 第　　２　　図 （Ｂ） （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面を選択酸化して酸化膜からなる素
   子分離領域を形成する半導体装置の製造方法であって、
   シリコン基板表面に第１の酸化シリコン膜と第１の窒化
   シリコン膜及び第２の酸化シリコン層の３層を形成する
   工程と、素子形成領域以外の領域上の前記３層をエッチ
   ングする工程と、こののち、第２の窒化シリコン膜及び
   第３の酸化シリコン層の２層を全体に堆積する工程と、
   第３の酸化シリコン膜を前記シリコン基板表面上に存在
   する第２の窒化シリコン膜の表面が露出するまで異方性
   エッチング法を用いて除去する工程と、露出した第２の
   窒化シリコン膜をシリコン基板表面が露出するまでエッ
   チングする工程と、このマスク等により画成されて露呈
   された前記シリコン基板の主面をエッチングして凹部を
   形成する工程と、この凹部を通してチャネルストッパ用
   のイオン打ち込みを行う工程と、第２の酸化シリコン層
   及び第３の酸化シリコン層を除去する工程と、第１及び
   第２の窒化シリコン膜をマスクとして前記凹部の露呈さ
   れた半導体基板の主面を酸化する工程とを備えることを
   特徴とする半導体装置の製造方法。 ２、前記凹部の形成前に、半導体基板の露呈された主面
   に予備のイオン打ち込みを行う特許請求の範囲第１項記
   載の半導体装置の製造方法。 ３、第２の窒化シリコン膜は、気相化学反応法で形成す
   ることを特徴とする特許請求の範囲第１項または第２項
   記載の半導体装置の製造方法。