JPS63293850A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63293850A JPS63293850A JP12810687A JP12810687A JPS63293850A JP S63293850 A JPS63293850 A JP S63293850A JP 12810687 A JP12810687 A JP 12810687A JP 12810687 A JP12810687 A JP 12810687A JP S63293850 A JPS63293850 A JP S63293850A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- polycrystalline
- films
- side walls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000007864 aqueous solution Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 20
- 238000007254 oxidation reaction Methods 0.000 abstract description 20
- 229910052796 boron Inorganic materials 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- -1 boron ions Chemical class 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に素子間分離
領域の微細化を図るのに好適な半導体装置の製造方法に
関する。
領域の微細化を図るのに好適な半導体装置の製造方法に
関する。
半導体装置では、シリコン基板に形成した多数の素子を
相互に絶縁分離するための領域を設ける必要があり、従
来LOGO8(ローカル オキシデーション オブ シ
リコンLocal 0xidation ofSili
con)法と称する素子間分離法が利用されている。こ
の方法は窒化シリコン膜(以下5iaN+膜と略す)の
耐酸化作用が大きいことを利用し、5iaN4膜を酸化
のマスクとして選択酸化する方法であり、フィリップス
・リサーチ リボーツ(Philips Ragaac
h Reports (Res、Repts) )第2
525巻、第118−132頁、1970年およびPh
1lips Re5each Reports(Res
、Repts)第26巻、第157−165頁、197
1年等に記されている。
相互に絶縁分離するための領域を設ける必要があり、従
来LOGO8(ローカル オキシデーション オブ シ
リコンLocal 0xidation ofSili
con)法と称する素子間分離法が利用されている。こ
の方法は窒化シリコン膜(以下5iaN+膜と略す)の
耐酸化作用が大きいことを利用し、5iaN4膜を酸化
のマスクとして選択酸化する方法であり、フィリップス
・リサーチ リボーツ(Philips Ragaac
h Reports (Res、Repts) )第2
525巻、第118−132頁、1970年およびPh
1lips Re5each Reports(Res
、Repts)第26巻、第157−165頁、197
1年等に記されている。
上記従来方法は、5iaNa膜に開口部を設けた後にボ
ロンイオン打込みを行ない、しかる後に選択酸化を行な
うことにより素子分離領域を構成する方法である。この
方法によれば、前記ボロンの打込み層は選択酸化時に活
性化されて、選択酸化膜の下面に沿ってチャネルストッ
パ層が形成される。
ロンイオン打込みを行ない、しかる後に選択酸化を行な
うことにより素子分離領域を構成する方法である。この
方法によれば、前記ボロンの打込み層は選択酸化時に活
性化されて、選択酸化膜の下面に沿ってチャネルストッ
パ層が形成される。
しかしながら、このL OCOS法では、分離領域の長
さや幅寸法を低減していくと、1.4μm程度以下でい
わゆる寄生Mos+−ランジスタのしきい電圧の低下が
生じ、隣接する素子間の分離能力が低下する。この寄生
MoSトランジスタのしきい電圧を上げようとしてボロ
ンイオン打込みのドーズ量を増すと1選択酸化時にチャ
ネルストッパ層が横方向に拡散するため、これと接する
能動MOSトランジスタのしきい電圧が異常に高くなっ
たり、またソース・ドレイン領域の接合耐圧が低下した
り、あるいは接合容量が増大したりする問題があった。
さや幅寸法を低減していくと、1.4μm程度以下でい
わゆる寄生Mos+−ランジスタのしきい電圧の低下が
生じ、隣接する素子間の分離能力が低下する。この寄生
MoSトランジスタのしきい電圧を上げようとしてボロ
ンイオン打込みのドーズ量を増すと1選択酸化時にチャ
ネルストッパ層が横方向に拡散するため、これと接する
能動MOSトランジスタのしきい電圧が異常に高くなっ
たり、またソース・ドレイン領域の接合耐圧が低下した
り、あるいは接合容量が増大したりする問題があった。
本発明の目的は1分離能力の高い素子分離領域を微細に
構成することができる半導体装置の製造方法を提供する
ことにある。
構成することができる半導体装置の製造方法を提供する
ことにある。
上記目的は、素子分離領域に選択酸化による分離用絶縁
膜を形成した後に、分離領域に微細な開口部を設け、し
かる後にイオン打込みをしてチャネルストッパ層を形成
することにより、達成される。
膜を形成した後に、分離領域に微細な開口部を設け、し
かる後にイオン打込みをしてチャネルストッパ層を形成
することにより、達成される。
上記手段によれば1選択酸化後に微細な開口部を通して
、チャネルストッパのボロンイオン打込みを行なうこと
により、チャネルストッパの横方向への拡散を抑さえる
ことができるので、イオン打込み量を増すことができ、
これにより分離領域を微細化しても寄生MOSトランジ
スタのしきい電圧の低下を防止でき、素子分離能力の向
上を図ることができる。また能動MoSトランジスタの
しきい電圧の異常な上昇を防止し、ソース・ドレインの
接合耐圧の低下や接合容量の増大をなくすことができる
。
、チャネルストッパのボロンイオン打込みを行なうこと
により、チャネルストッパの横方向への拡散を抑さえる
ことができるので、イオン打込み量を増すことができ、
これにより分離領域を微細化しても寄生MOSトランジ
スタのしきい電圧の低下を防止でき、素子分離能力の向
上を図ることができる。また能動MoSトランジスタの
しきい電圧の異常な上昇を防止し、ソース・ドレインの
接合耐圧の低下や接合容量の増大をなくすことができる
。
以下1本発明の一実施例を第1図により詳細に説明する
。まず第1図(A)に示すように、P型、比抵抗10Ω
・国のSi基板1の表面を熱酸化して、Si基へ1」二
に熱酸化膜2を形成する。次にたとえばCVD法により
第1の5isN+膜3を堆積し、ついでたとえばCVD
法により多結晶Si膜4を堆積し、さらにその上にCV
D法により第2のS :i 1lN4膜5を堆積する。
。まず第1図(A)に示すように、P型、比抵抗10Ω
・国のSi基板1の表面を熱酸化して、Si基へ1」二
に熱酸化膜2を形成する。次にたとえばCVD法により
第1の5isN+膜3を堆積し、ついでたとえばCVD
法により多結晶Si膜4を堆積し、さらにその上にCV
D法により第2のS :i 1lN4膜5を堆積する。
熱酸化膜2と第1のS、1aNa膜3の膜厚は、選択酸
化時にSi基板1に結晶欠陥が発生しないような厚さに
設定するのが望ましく、たとえば熱酸化膜2を20nm
、第1の5isNa膜3を120nm程度に設定すると
良い。多結晶Si膜4、第2の5isNa膜5の役割お
よび膜厚については後述する。
化時にSi基板1に結晶欠陥が発生しないような厚さに
設定するのが望ましく、たとえば熱酸化膜2を20nm
、第1の5isNa膜3を120nm程度に設定すると
良い。多結晶Si膜4、第2の5isNa膜5の役割お
よび膜厚については後述する。
そして公知のフォトリソグラフィ技術を利用して、第1
図(B)に示すように、第2のSi、aN4膜5.多結
晶Si膜4、および第1の5iaN4膜3を素子形成領
域のみに残存させる。次に、CVD法により全面に第3
の5iaNa膜を堆積した後に異方性ドライエツチング
し、第1図(C)に示すように、随記膜3・4・5の側
面に5iaNa膜のサイドウオール6を形成する。
図(B)に示すように、第2のSi、aN4膜5.多結
晶Si膜4、および第1の5iaN4膜3を素子形成領
域のみに残存させる。次に、CVD法により全面に第3
の5iaNa膜を堆積した後に異方性ドライエツチング
し、第1図(C)に示すように、随記膜3・4・5の側
面に5iaNa膜のサイドウオール6を形成する。
この5iaNa膜のサイドウオール6は、前記第1およ
び第2の51gNa膜3,5とともに、前記多結晶Si
膜4の周囲を囲むことにより、選択酸化時に多結晶S
i g 4が酸化されるのを防ぐ役割を果す、したがっ
て前記第2の5iaNa膜5および5iaNa[のサイ
ドウオール6の膜厚は、後の選択酸化に耐え得る程度の
膜厚、たとえば30nm程度に設定すると良い。
び第2の51gNa膜3,5とともに、前記多結晶Si
膜4の周囲を囲むことにより、選択酸化時に多結晶S
i g 4が酸化されるのを防ぐ役割を果す、したがっ
て前記第2の5iaNa膜5および5iaNa[のサイ
ドウオール6の膜厚は、後の選択酸化に耐え得る程度の
膜厚、たとえば30nm程度に設定すると良い。
次に、第1図(r))に示すように、前記膜3゜4.5
および5iaN4膜のサイドウオール6をマスクにして
選択酸化を行ない、素子分離領域に厚い熱酸化+117
を形成する。その後、CVD法により全面に第2の多結
晶Si膜を堆積した後に異方性ドライエツチングし、第
1図(E)に示すように、前記膜3,4.5の側面、す
なわち5iaNn膜のサイドウオール6の上に多結晶5
illのサイドウオール8を形成する。
および5iaN4膜のサイドウオール6をマスクにして
選択酸化を行ない、素子分離領域に厚い熱酸化+117
を形成する。その後、CVD法により全面に第2の多結
晶Si膜を堆積した後に異方性ドライエツチングし、第
1図(E)に示すように、前記膜3,4.5の側面、す
なわち5iaNn膜のサイドウオール6の上に多結晶5
illのサイドウオール8を形成する。
続いて、第1図(F)に示すように、前記膜3゜4.5
および前記サイドウオール6.8をマスクにしてボロン
イオン9打込みをし、チャネルストッパ層10を形成す
る。ここで、前記多結晶81膜4は、ボロンイオン9が
素子形成領域のSi基板1表面まで突き抜けないように
、かつ多結晶Si膜のサイドウオール8を再現性良く形
成するために、膜厚を比較的厚く設定する必要がある。
および前記サイドウオール6.8をマスクにしてボロン
イオン9打込みをし、チャネルストッパ層10を形成す
る。ここで、前記多結晶81膜4は、ボロンイオン9が
素子形成領域のSi基板1表面まで突き抜けないように
、かつ多結晶Si膜のサイドウオール8を再現性良く形
成するために、膜厚を比較的厚く設定する必要がある。
そして、多結晶Si膜のサイドウオール8.5iaNa
膜のサイドウオール6および第2のS ia N 4膜
5、多結晶Si膜4.第1の5iaNa膜3、および素
子形成領域の熱酸化膜2を順次除去することにより、第
1図(G)のような素子分離領域構造が完成する。
膜のサイドウオール6および第2のS ia N 4膜
5、多結晶Si膜4.第1の5iaNa膜3、および素
子形成領域の熱酸化膜2を順次除去することにより、第
1図(G)のような素子分離領域構造が完成する。
以下1通常の半導体装置製造工程にしたがってゲート絶
縁膜11形成、多結晶Siのゲート電極12形成、つぎ
にソース、ドレインのN型不純物層13をイオン打込み
法で形成し、第1図(H)に示すように、MO8型電界
効果トランジスタを製造する0図中、14.15は各々
熱酸化膜、リンシリケートガラスからなる層間絶縁膜、
16゜17はソース、ドレインの各電極、18は保護絶
縁膜である。
縁膜11形成、多結晶Siのゲート電極12形成、つぎ
にソース、ドレインのN型不純物層13をイオン打込み
法で形成し、第1図(H)に示すように、MO8型電界
効果トランジスタを製造する0図中、14.15は各々
熱酸化膜、リンシリケートガラスからなる層間絶縁膜、
16゜17はソース、ドレインの各電極、18は保護絶
縁膜である。
このようにして製造した半導体装置では1選択酸化後に
、多結晶Si膜のサイドウオール8を通してボロンイオ
ン9を打込むことにより、チャネルストッパ層10を素
子分離領域(熱酸化膜7)よりも狭い領域に形成できる
ため、ボロンイオン9打込みのドーズ量を増してもソー
ス、ドレイン領域の接合耐圧の低下を防止でき、寄生M
OSトランジスタ特性を向上できる。また、本実施例で
は多結晶Si膜4の周囲を第1の5isNa膜3゜第2
の5iaNa膜5.および5iaNa膜のサイドウオー
ル6で囲んだ構造のものを選、択酸化のマスクとして用
いており、実質的にその高さに相当する厚さの51gN
a膜をマスクとして選択酸化を行なうのと等価であるた
め熱酸化膜7の素子領域への侵入を押さえることができ
、かつ、多結晶Si膜4が選択酸化時に酸化されない構
造であるため結晶欠陥の発生はない。
、多結晶Si膜のサイドウオール8を通してボロンイオ
ン9を打込むことにより、チャネルストッパ層10を素
子分離領域(熱酸化膜7)よりも狭い領域に形成できる
ため、ボロンイオン9打込みのドーズ量を増してもソー
ス、ドレイン領域の接合耐圧の低下を防止でき、寄生M
OSトランジスタ特性を向上できる。また、本実施例で
は多結晶Si膜4の周囲を第1の5isNa膜3゜第2
の5iaNa膜5.および5iaNa膜のサイドウオー
ル6で囲んだ構造のものを選、択酸化のマスクとして用
いており、実質的にその高さに相当する厚さの51gN
a膜をマスクとして選択酸化を行なうのと等価であるた
め熱酸化膜7の素子領域への侵入を押さえることができ
、かつ、多結晶Si膜4が選択酸化時に酸化されない構
造であるため結晶欠陥の発生はない。
つぎに、本発明の他の実施例を第2図に示す。
本実施例では、第2図(A)に示すように、第1の実施
例同様P型、10Ω・備のSi基板1の表面を熱酸化し
て20膜mの熱酸化膜2を形成し、さらにその上にCV
I)法により]−20n mの5iaN4膜3を堆積す
る。次にフォトリソグラフイ技術を利用して、第2図(
13)に示すように、5isNa膜3を素子形成領域に
残存させる。その後前記膜3をマスクとして選択酸化を
行ない。第2図(C)に示すように、素子形成領域に7
7い熱酸化膜19を形成する。
例同様P型、10Ω・備のSi基板1の表面を熱酸化し
て20膜mの熱酸化膜2を形成し、さらにその上にCV
I)法により]−20n mの5iaN4膜3を堆積す
る。次にフォトリソグラフイ技術を利用して、第2図(
13)に示すように、5isNa膜3を素子形成領域に
残存させる。その後前記膜3をマスクとして選択酸化を
行ない。第2図(C)に示すように、素子形成領域に7
7い熱酸化膜19を形成する。
しかる後に、第1図(1’))に示すように、フォトリ
ソグラフィにより素子分離領域に微細な開口部を設けた
膜厚1.5μmのフォトレジスト20を形成する。次に
、第2図(E)に示すように、前記フォトレジスト20
をマスクにしてボロンイオン21打込みを行ない、チャ
ネルストッパ層22を形成する。そして、フォトレジス
ト20゜5iaNn膜3、および素子形成領域の熱酸化
)り2を除去することにより、第2図(1” )のよう
な素子分離領域構造が完成する。以下、第1の実施例と
同様に通常の半導体装置製造工程にしたがってMO8型
電界効果トランジスタを製造する。
ソグラフィにより素子分離領域に微細な開口部を設けた
膜厚1.5μmのフォトレジスト20を形成する。次に
、第2図(E)に示すように、前記フォトレジスト20
をマスクにしてボロンイオン21打込みを行ない、チャ
ネルストッパ層22を形成する。そして、フォトレジス
ト20゜5iaNn膜3、および素子形成領域の熱酸化
)り2を除去することにより、第2図(1” )のよう
な素子分離領域構造が完成する。以下、第1の実施例と
同様に通常の半導体装置製造工程にしたがってMO8型
電界効果トランジスタを製造する。
本実施例で製造した半導体装置では、第1の実施例と同
様に、ボロンイオン21打込みドーズ量を増してもソー
ス、ドレイン領域の接合耐圧の低下を防止でき、寄生M
OSトランジスタ特性を向上できる。また、本実施例は
第1の実施例と異なり、ボロンイオン21打込みのマス
クにフォトレジスト20を用いているため、製造工程を
第1の実施例に比べて約半分にすることができる。
様に、ボロンイオン21打込みドーズ量を増してもソー
ス、ドレイン領域の接合耐圧の低下を防止でき、寄生M
OSトランジスタ特性を向上できる。また、本実施例は
第1の実施例と異なり、ボロンイオン21打込みのマス
クにフォトレジスト20を用いているため、製造工程を
第1の実施例に比べて約半分にすることができる。
本発明によれば、ボロンイオン打込みのドーズ量を増し
てもソース、ドレイン領域の接合耐圧の低下を防止でき
、寄生MOSトランジスタのしきい電圧の低下を防止し
て1分離能力の向上を達成できる。
てもソース、ドレイン領域の接合耐圧の低下を防止でき
、寄生MOSトランジスタのしきい電圧の低下を防止し
て1分離能力の向上を達成できる。
第1図、および第2図は、それぞれ本発明の一実施例に
なる半導体装置の製造過程での構造を示す断面図である
。 1・・・Si基板、2・・・熱酸化膜、3・・・Si3
N 41!A、4・・・多結晶Si膜、5・・・第2の
5iaNa膜、6・・・5iaN4膜のサイドウオール
、7・19・・・熱酸化膜、8・・・多結晶Si収のサ
イドウオール、9・21・・・ボロンイオン、1o・2
2・・・チャンネルストッパ層、11・・・ゲート絶縁
膜、12・・・ゲート電極、13・・・N型不純物層、
14・・・熱酸化膜、15・・・層間絶縁層、16・1
7・・・AQ電極、18・・・保護絶縁膜、20・・・
フォ1へレジスト。 代理人 弁理士 小川勝男 ・、 第 2(!1 (ε) /z −y、フルヌトリハ1 替 ど−と\ 0 工
なる半導体装置の製造過程での構造を示す断面図である
。 1・・・Si基板、2・・・熱酸化膜、3・・・Si3
N 41!A、4・・・多結晶Si膜、5・・・第2の
5iaNa膜、6・・・5iaN4膜のサイドウオール
、7・19・・・熱酸化膜、8・・・多結晶Si収のサ
イドウオール、9・21・・・ボロンイオン、1o・2
2・・・チャンネルストッパ層、11・・・ゲート絶縁
膜、12・・・ゲート電極、13・・・N型不純物層、
14・・・熱酸化膜、15・・・層間絶縁層、16・1
7・・・AQ電極、18・・・保護絶縁膜、20・・・
フォ1へレジスト。 代理人 弁理士 小川勝男 ・、 第 2(!1 (ε) /z −y、フルヌトリハ1 替 ど−と\ 0 工
Claims (1)
- 【特許請求の範囲】 1、シリコン基板上の素子分離領域に分離用絶縁膜を設
けて素子間を分離する半導体装置の製造方法において、
分離用絶縁膜を設けた後に分離領域に微細な開口部を設
けてイオン打込みをし、チャネルストッパ層を形成する
ことを特徴とする半導体装置の製造方法。 2、前記の微細な開口部は、分離用絶縁膜のエッチング
速度が小さい水溶液で除去することができる材料を用い
ることを特徴とする特許請求の範囲第1項記載の半導体
装置の製造方法。 3、前記の微細な開口部は、レジストマスクを用いるこ
とを特徴とする特許請求の範囲1項記載の半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12810687A JPS63293850A (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12810687A JPS63293850A (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63293850A true JPS63293850A (ja) | 1988-11-30 |
Family
ID=14976538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12810687A Pending JPS63293850A (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63293850A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5004701A (en) * | 1988-01-29 | 1991-04-02 | Nec Corporation | Method of forming isolation region in integrated circuit semiconductor device |
JPH03156957A (ja) * | 1989-11-15 | 1991-07-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
US5173438A (en) * | 1991-02-13 | 1992-12-22 | Micron Technology, Inc. | Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation |
US5240874A (en) * | 1992-10-20 | 1993-08-31 | Micron Semiconductor, Inc. | Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry |
US5260229A (en) * | 1991-08-30 | 1993-11-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
US5268314A (en) * | 1990-01-16 | 1993-12-07 | Philips Electronics North America Corp. | Method of forming a self-aligned bipolar transistor |
DE4336869A1 (de) * | 1993-10-28 | 1995-05-04 | Gold Star Electronics | Verfahren zum Herstellen eines MOS-Transistors |
US5482889A (en) * | 1994-04-20 | 1996-01-09 | Nec Corporation | Method for producing of semiconductor device having of channel stopper under field insulating layer |
US5523241A (en) * | 1989-09-06 | 1996-06-04 | Texas Instruments Incorporated | Method of making infrared detector with channel stops |
US5972776A (en) * | 1995-12-22 | 1999-10-26 | Stmicroelectronics, Inc. | Method of forming a planar isolation structure in an integrated circuit |
US5977607A (en) * | 1994-09-12 | 1999-11-02 | Stmicroelectronics, Inc. | Method of forming isolated regions of oxide |
-
1987
- 1987-05-27 JP JP12810687A patent/JPS63293850A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5004701A (en) * | 1988-01-29 | 1991-04-02 | Nec Corporation | Method of forming isolation region in integrated circuit semiconductor device |
US5523241A (en) * | 1989-09-06 | 1996-06-04 | Texas Instruments Incorporated | Method of making infrared detector with channel stops |
JPH03156957A (ja) * | 1989-11-15 | 1991-07-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
US5268314A (en) * | 1990-01-16 | 1993-12-07 | Philips Electronics North America Corp. | Method of forming a self-aligned bipolar transistor |
US5173438A (en) * | 1991-02-13 | 1992-12-22 | Micron Technology, Inc. | Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation |
US5420453A (en) * | 1991-08-30 | 1995-05-30 | Sgs-Thomson Microelectronics, Inc. | Intermediate structure for forming isolated regions of oxide |
US5260229A (en) * | 1991-08-30 | 1993-11-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
US5240874A (en) * | 1992-10-20 | 1993-08-31 | Micron Semiconductor, Inc. | Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry |
DE4336869A1 (de) * | 1993-10-28 | 1995-05-04 | Gold Star Electronics | Verfahren zum Herstellen eines MOS-Transistors |
DE4336869C2 (de) * | 1993-10-28 | 2003-05-28 | Gold Star Electronics | Verfahren zum Herstellen eines MOS-Transistors |
US5482889A (en) * | 1994-04-20 | 1996-01-09 | Nec Corporation | Method for producing of semiconductor device having of channel stopper under field insulating layer |
US5977607A (en) * | 1994-09-12 | 1999-11-02 | Stmicroelectronics, Inc. | Method of forming isolated regions of oxide |
US5972776A (en) * | 1995-12-22 | 1999-10-26 | Stmicroelectronics, Inc. | Method of forming a planar isolation structure in an integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5606191A (en) | Semiconductor device with lightly doped drain regions | |
US5164803A (en) | Cmos semiconductor device with an element isolating field shield | |
US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
JPS63293850A (ja) | 半導体装置の製造方法 | |
JPH0645562A (ja) | 積層半導体構造製造方法 | |
JPS61226942A (ja) | 半導体集積回路の素子間分離方法 | |
JPS61247051A (ja) | 半導体装置の製造方法 | |
JPH04116846A (ja) | 半導体装置及びその製造方法 | |
JPH0864810A (ja) | 縦型mos fetの製造方法 | |
JPH07297275A (ja) | 半導体装置の製造方法 | |
JP3312683B2 (ja) | Mos型半導体装置とその製造方法 | |
JPH03227024A (ja) | 半導体装置の製造方法 | |
US6580088B2 (en) | Semiconductor devices and methods for manufacturing the same | |
JPH0794721A (ja) | 半導体装置及びその製造方法 | |
JPH04123431A (ja) | 半導体装置及びその製造方法 | |
JPS61241966A (ja) | 半導体装置およびその製造方法 | |
JPH01241142A (ja) | 半導体装置の製造方法 | |
JPS6316672A (ja) | 半導体素子の製造方法 | |
JPS60117658A (ja) | Mosダイナミツクメモリ装置の製造方法 | |
JPH0567634A (ja) | Mis型半導体装置の製造方法 | |
JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
JPS5810857A (ja) | 相補型mos半導体装置 | |
JPS5918875B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH02208943A (ja) | シリコン薄膜半導体装置の製造方法 | |
JPS6045037A (ja) | 半導体装置の基板構造およびその製造方法 |