JPS5918875B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は６半導体表面を平坦化し．微細パターンの形成
を容易にするとともに，構成するＭＯＳトランジスタの
素子分離を完全にして６シヨートチヤネルが可能な高密
度のＭＯＳ集積回路の製造方法を提供するものである。

ＭＯＳ集積回路の構成要素である標準的なシリコン・ゲ
ートＭＯＳトランジスタは、第１図に示すように６シリ
コン・ゲート近傍あるいは配線用多結晶膜近傍に．大き
な段差が発生する。

第１図において．１はシリコン基板．２はソース領域６
３はドレイン領域．４は二酸化シリコン絶縁膜．５はゲ
ート用の二酸化シリコン絶縁膜、６はゲート用の多結晶
シリコン膜６７は配線用の多結晶シリコン膜．８は気相
成長法による二酸化シリコン絶縁膜．９はアルミニウム
の配線電極をそれぞれ示す。第１図で、気相成長法にお
ける二酸化シリコン絶縁膜８とシリコン基板１との間に
生ずる段差は６その角の部分でアルミニウムが薄くなＤ
断線を起こすことが多く６この断線を防ぐにはアルミニ
ワムの厚さを厚くしたＤ６あるいはその巾を大きくする
必要がある。

また工程中に生ずるこの段差は，フオトリングラフイ工
程における転写精度を悪くする。したがつて，第１図に
あ・ける標準的なＭＯＳトランジスタでは．超高密度の
集積回路を実現することが非常に困難となる。上記欠点
を改良する方法として、窒化シリコン膜をマスクとして
用いた多結晶シリコン膜の選択酸化法が用いられている
。

この方法により構成された従来のＭＯＳトランジスタの
例を第２図に示す。第２図において６第１図と同じ部分
を示す部分に対応する番号は第２図においても同じ番号
で示し６重複説明を省略する。第２図において６１０は
窒化シリコン膜．１０１は多結晶シリコンを選択酸化し
て得られる二酸化シリコン絶縁膜である。第２図におい
ては６配線用多結晶シリコン膜は窒化シリコン膜１０を
マスクとして用いた選択酸化によｌ）６段差防止が施こ
されているが．シリコンゲート近傍は，ソース．ドレイ
ン拡散をセルフ・アラインでおこなうため，多結晶シリ
コンはエツチングされ６依然として大きな段差が残存し
ている。したがつて前述した欠点は．第１図に示した素
子より改善されているが６完全な平坦化がなされておら
ず，アルミニウム配線の段切れ等の問題は一掃されてい
ない。さらに，超高密度ＬＳＩにおいては．素子寸法が
縮小され．アルミニウム等の金属配線巾も小さくなるた
め、断線の可能性が大きくなＤ６大きな問題点となる。

次に、短チヤネルＭＯＳトランジスタにおいては６パン
チスルー耐圧の向上訃よび閾電圧のチヤネル長依存性の
減少をはかるために，浅い拡散層を設ける必要があるが
、他方６ソース６ドレイン拡散層の接合深さを浅くする
ことの欠点は、シート抵抗の増大６ＰＮ接合耐圧の低下
等の短所が現われることである。

これらの点を考慮して、一般に短チヤネルＭＯＳトラン
ジスタは．第３図に示すようにソース．ドレイン拡散層
は，各々接合部分の浅い領域と深い領域で構成されてい
る。第３図に｝いても６第１図と同じ部分は同じ番号が
付してあるので重複説明は省略する。この構成で従来，
ソース、ドレイン拡散層２，３の接合部分の深い部分は
熱拡散によｌ）．浅い拡散はイオン注入により形成され
ており．．工程としてや＼複雑であるとともに６前述し
た平坦化、断切れについての配慮はなく６依然として問
題点は残されている。以上は，１個のＭＯＳトランジス
タとしての問題であるが６集積回路では６複数個のトラ
ンジスタが集積されるため．別の問題点が発生する。そ
の主たるものは．アイソレーシヨンの問題である。これ
には主として２つの問題がある。一つは拡散層に電圧が
か＼つた時、空乏層が広がＶ）．他の拡散層からの空乏
層と近接することによる耐圧の低下６リーク電流の発生
である。これは、高密度になｂ素子寸法が小さくなると
同時に素子間隔がせまくなつた時に大きな問題となる。
他の一つは，寄生ＭＯＳ効果の発生である。通常．素子
間にはフイールド酸化膜と呼ばれる厚い酸化膜が形成さ
れて｝Ｄ．．このフイールド酸化膜による閾電圧が低下
すると、素子間に６表面の金属配線を電極としたＭＯＳ
効果によりリーク電流が発生する。この寄生ＭＯＳは、
特にＮチヤネルの場合、Ｐ型基板の表面濃度が酸化によ
り低下するので発生しやすい。以上の問題を解決するた
めには６種々の方法が考えられているが，一つは．基板
濃度を高くすることであり６他の一つはチヤネル６スト
ツパ一拡散をあらかじめ入れることである。

しかし，基板濃度は大きくすれば６基板バイアス効果が
大きくきいてきて出力電圧の低下等の新たな問題が発生
する。拡散の場合は、マスク合せ余裕等を考慮すれば６
高密度ＬＳＩへの適用はむずかしい。以上、シリコン，
ゲートＭＯＳトランジスタの従来について述ぺてきたが
６次に６本発明の詳細について説明する。本発明は上述
の問題にもとづき冒頭で述べたごとく，高密度のＭＯＳ
集積回路の製造方法を提供するものである。以下６本発
明による半導体装置の製造法の実施例について説明する
。

第４図はＮチヤネル・トランジスタについての工程の概
略を示す。まず第４図Ａに示すように．４〜５×１０１
５ｃｍ１３の不純物濃度を有するＰ型シリコン基板１１
上にゲート部分を含む二酸化シリコン絶縁膜１２を形成
し，フオト・レジスト膜のパターンを用いて６シリコン
基板１１中に、ソース６ドレインの深い接合部分の拡散
領域を設けるための開口部１２ａ，１２ｂを設ける。酸
化膜厚は６約６００λでこれは１１００℃の温度で２０
分間６乾燥酸素中で酸化することにより得られる。次に
この基板上に多結晶シリコン１３をＳｉＨ４の熱分解法
により、厚さ約８０００Ｘになるよう堆積させる。

次に，トランジスタを形成する第１の領域１４とアイソ
レーシヨン領域（第２の領域）１５にそれぞれ不純物を
拡散するために６まず多結晶シリコン１３上に全面にボ
ロンを含むボロ・シリケートガラス１６を堆積し６さら
にその上にオートドーピング防止用のＳｉＯ２膜１６１
を形成し、フオーナエツチングによ！）１６，１６１を
第２の領域１５上のみ残し他をエツチオフする（第４図
Ｂ）。この状態でリンを含むガス中で拡散させることに
より６多結晶シリコン１３中の第１の領域１４にリンを
、同第２の領域１５にボロンをそれぞれ拡散することが
できる。この拡散は６他の方法例えば二酸化シリコンの
ようなマスク材を用いて、リン，ボロンとも別々に拡散
することも出来るし、両者とも６シリケート・ガラス（
不純物を含んだ）から拡散することもできる。次に、窒
化シリコン膜１７を約１０００λの厚さにＣＶＤ法によ
り形成し．フオトエツチングによ！）．ソース，ドレイ
ンの全部または一部となる領域訃よびゲート領域上の部
分を残し６他をエツチオフする。

この窒化シリコン膜１７をマスクとして多結晶シリコン
膜を約４０００λエツチングした後，水蒸気を含んだ酸
素中で選択酸化を訃こなつて酸化領域５０を形成する。
酸化は１１００℃，９０分であつた（第４図Ｃ）。この
時，ゲート酸化膜１２の開口部を通して窒化シリコン膜
１７下の多結晶シリコン層により深い拡散領域１８が形
成され６ゲート、ソース間６ゲート．ドレイン間の多結
晶シリコンの酸化と同時にこの酸化された多結晶シリコ
ンからゲート酸化膜１２を通して浅い拡散領域１９が形
成される。多結晶シリコンゲート１３ａの直下はゲート
酸化膜のマスク効果が、本酸化条件では認められ，拡散
は起こらない。また６アイソレーシヨン領域５０は６同
様に酸化された多結晶シリコンからゲート酸化膜１２を
通して．基板と同芸の不純物が拡散され領域２０が形成
され、表面濃度が高くなＤ６寄生ＭＯＳの閾値電圧を著
るしく高くして寄生ＭＯＳ効果の発生を抑えている。以
上で本発明の主要となる部分の説明は終るがこの後，デ
バイスとしては、窒化シリコン膜を除去して、ＣＶＤに
より二酸化シリコン膜を形成しフオト・エツチングによ
り多結晶シリコンのコンタクト部に開口して，Ａｔを蒸
着６配線パターン２１の形成をあ・こなうか．または、
第２の窒化シリコンを形成して，上記多結晶シリコンの
コンタクト部のみ窒化シリコン２１を残し，これをマス
クとして多結晶シリコンを約２０００ＣＡ．エツチング
した後、前記と同様に選択酸化をおこなつて（第４図Ｄ
）酸化膜を形成し，窒化シリコンを除去して．Ａｔを蒸
着６配線パターン２１の形成をおこなつてもよい。

また前記工程に｝いて，ゲート酸化膜の開口部をソース
６ドレイン領域でなく，さらにアイソレーシヨン領域（
第２の領域）にもふ・こなつて，アイソレーシヨン拡散
（第３の拡散）をゲート酸化膜を通してではなく，直接
６多結晶シリコン１３の酸化と同時におこなつてもよい
。

次に第二の実施例について説明する。

第５図にこの工程図を示すが６重複を避けるため６第４
図と異なる点のみ説明する。前記第一の実施例では第４
図Ｂ（第５図Ｂでも同じ）で第１の領域１４にリンを６
第２の領域１５に、不純物を含んだ二酸化シリコン膜１
６からボロンをそれぞれ拡散した後，窒化シリケン膜１
７を形成６フオトリングラフイ工程によｆ！）１７のパ
ターン形成をおこなつたが．この時，第１の領域と第２
の領域は、フオトリソのマスク合せ誤差だけずれる可能
性がある。したがつて、この第２の実施例では６これを
避けるため６セルフアラインにより窒化膜１７を形成す
るものである。まず６第５図Ｂでリン・ボロンをそれぞ
れ前記の方法で拡散した後６シリケートガラス（二酸化
シリコン膜）１６をエツチンオフしないで残したまＳ．
６窒化シリコン膜１７１，１７２をＣＶＤ法により形成
する。

この厚さは約１０００λである。この時６１７１，１７
２の厚さが重要で６酸化膜（ボロシリケートガラス）１
６訃よび１６１の和の厚さより．小さいことが必要であ
る。これを第５図Ｃに示す。次に６これを弗酸を含む溶
液で処理することによりボロミリケートガラス１６の断
面部分（窒化膜１７１と１７２の境界）の窒化膜は極め
て薄いので、こ＼から前記溶液が浸透し６酸化膜１６は
エツチングされる。

即ち、ボロシリケートガラス（酸化膜）１６のエツチン
グ（リフトオフ）によりその上の窒化膜１７２は除去さ
れ、第５図Ｄに示すごとく６第１の領域１４にのみ窒化
膜１７１が残る。この方法によｌ）．セルフ．アライン
により窒化膜が第１の領域にのみ形成されるので，この
後フオトリソにより６パターンを形成し、第４図Ｃの工
程へ進むことができるのである。

以上二つの実施例により平坦化構造，セルフアライン拡
散のＭＯＳ構造が実現された。

以上述べたことから制るように６本発明による半導体装
置の製造方法により．．１〜４μｍのゲート巾を有する
短チヤネルＭＯＳトランジスタで，かつ素子表面が平坦
化された６高集積密度の半導体装置が実現できる。

これらの効果を要約すると６（１）平坦化により６レジ
スト塗布面の段差がなく．パターン転写形成精度の大巾
な向上が期待できる。（２）平坦化により６アルミニウ
ム配線６多結晶シリコンゲートの断線が防止できる。

（３）セルフ・アライン・コンタクトが実現できコンタ
クト面積の減少と不良防止がはかれる。

（４）浅い拡散領域を有し，短チヤネルトランジスタの
特性劣化が防止できる。（５）アイソレーシヨン領域の
表面濃度があがるため６寄生ＭＯＳ効果が極めて小さく
６超高集積度のＭＯＳＬＳＩに適用できる。

【図面の簡単な説明】

第１図は標準的なシリコンゲートＭＯＳトランジスタの
従来構造の拡大断面図．第２図は選択酸化法を用いたシ
リコン・ゲートＭＯＳトランジスタの従来構造の拡大断
面図６第３図は短チヤネルＭＯＳトランジスタの拡大断
面図６第４図Ａ−Ｄは本発明の一実施例にかかるシリコ
ンゲートＭＯＳトランジスタの製造工程を示す断面図．
第５図Ａ−Ｄは本発明によるシリコンゲートＭＯＳトラ
ンジスタの製造工程を示す他の実施例の断面図である。 １１・・・・・・シリコン基板６１２・・・・・・ゲー
ト酸化膜．１２ａ，１２ｂ・・・・・・開孔部６１３・
・・・・・多結晶シリコン， １４・・・・・・第１の
領域． １５・・・・・・第２の領域，１６・・・・・
・ポロ・シリケートガラス．１７，１７１，１７２・・
・・・・窒化シリコン膜２１３ａ・・・・・・ゲート、
１８・・・・・・深い拡散領域、１９・・・・・・浅い
拡散領域．２０・・・・・・不純物拡散領域６５０・・
・・・・酸化領域。

Claims (1)

1. 【特許請求の範囲】 １ シリコン基板上にゲート絶縁膜となる酸化被膜を形
   成する工程、上記ゲート酸化膜に、ソース、ドレインの
   全部または一部となる領域を選択的に開口する工程、多
   結晶シリコンを堆積する工程、上記ソース、ドレインと
   なる領域を含みＭＯＳトランジスタを形成する第一の領
   域上の上記多結晶シリコンに、シリコン基板と反対の導
   電型を与える不純物を選択的にドープする工程、上記Ｍ
   ＯＳトランジスタ間のアイソレーシヨン領域となる第二
   の領域の上記多結晶シリコンに、上記シリコン基板と同
   型の導電型を与える不純物を選択的にドープする工程、
   第一の窒化シリコン膜により、上記多結晶シリコンを、
   ソース、ドレインの全部または一部となる領域およびゲ
   ート領域上を除き選択的に酸化すると同時に、上記ソー
   ス、ドレイン領域の上記ゲート酸化膜の開口部より上記
   多結晶シリコンからシリコン基板へ第一の深い拡散を、
   上記ソース、ドレイン領域とゲート領域にはさまれた領
   域で上記多結晶シリコンの酸化により形成された酸化膜
   からゲート酸化膜を通して第二の浅い拡散を、上記第二
   の領域で酸化された多結晶シリコンから寄生ＭＯＳ効果
   防止のための第三の拡散をおこなう工程を備えたことを
   特徴とする半導体集積回路装置の製造方法。 ２ 上記ゲート酸化膜の開口部をアイソレーシヨン領域
   となる第二の領域上にも形成することを特徴とする特許
   請求の範囲第１項に記載の半導体集積回路装置の製造方
   法。 ３ シリコン基板上にゲート絶縁膜となる酸化被膜を形
   成する工程、上記ゲート酸化膜に、ソース、ドレインの
   全部または一部となる領域を選択的に開口する工程、多
   結晶シリコンを堆積する工程、上記多結晶シリコン上に
   シリコン基板と同型の第１の不純物を含む被膜を堆積す
   る工程、上記ソース、ドレインを含みＭＯＳトランジス
   タを形成する第一の領域上の上記被膜を開口する工程、
   上記シリコン基板と反対の導電型を与える不純物を上記
   被膜の開口部より上記多結晶シリコンに拡散すると同時
   に、ＭＯＳトランジスタのアイソレーシヨン領域となる
   上記不純物を含む被膜に覆われた第２の領域に上記被膜
   から上記シリコン基板と同型の上記第１の不純物を多結
   晶シリコンに拡散する工程、第一の窒化シリコン膜を上
   記不純物を含む二酸化シリコン膜上に形成する工程、上
   記不純物を含む二酸化シリコンをエッチングすることに
   より、リフトオフにより上記第一の領域以外の上記窒化
   シリコンを除去する工程、この第一の領域に残された上
   記窒化シリコンを、上記ソース、ドレインの一部または
   全部となる領域およびゲート領域上を除き選択的にエッ
   チングし、これをマスクとして上記多結晶シリコンを選
   択的に酸化すると同時に、上記ソース、ドレイン領域の
   上記ゲート酸化膜の開口部より上記多結晶シリコンから
   シリコン基板へ第一の深い拡散を、上記ソース、ドレイ
   ン領域と上記ゲート領域にはさまれた領域で上記多結晶
   シリコンの酸化により形成された酸化膜からゲート酸化
   膜を通して第二の浅い拡散を、上記第二の領域で酸化さ
   れた多結晶シリコンから寄生ＭＯＳ効果防止のための第
   三の拡散をおこなう工程を備えたことを特徴とする半導
   体集積回路装置の製造方法。 ４ 上記ゲート酸化膜の開口部を上記アイソレーシヨン
   領域となる第二の領域上にも形成することを特徴とする
   特許請求の範囲第３項に記載の半導体集積回路装置の製
   造方法。