JPS60132370A - 半導体装置の電極ならびに配線パタ−ンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体装置の電極ならびに配線パターンの形
成方法に関し、特に自己整合的にサブミクロンの幅を有
する電極ならびに配線パターン形成方法に関する。

（従来技術） ＩＣやＬＳＩ等の製造においては、電極ならびに配線パ
ターンの形成は通常、ホトリソグラフィ技術によ＃）電
極用金属をパターン形成することにより行なわれる。

従来技術による電極形成の例を第１図、第２図に示す。

第１図はアルミゲート開０Ｓトランジスタの場合の例で
あり、第２図はシリコンゲートＭＯ８）ランジスタの場
合の例である。

第１図、第２図において、１はシリコン基板、２はフィ
ールド酸化膜、３，４はそれぞれソース、ドレイン拡散
層、５はゲート酸化膜、９，１０はそれぞれソース、ド
レインコンタクト、６，７はそれぞれソース、ドレイン
部のアルミニウム電極、８はゲート部のアルミニウム電
極、１１はポリシリコンゲート電極である。

第１図のアルミゲ−）ＭＯＳ）ランジスタの例では、電
極形成は、アルミニウム蒸后後ボトリングラフィ技術に
よりソース６、ドレイン７、ゲート８の各電極を同時に
パターン形成する仁とにより行なわれる。この場合、ゲ
ート′電極幅Ｃ１ゲートーソース電極間間隔ａ、ゲート
−ドレイン゛ｒ（Ｌ極間間隔すの縮小化の限界はホトリ
ングラソイで決まってしまうので一般には上記の各′リ
イズａ、ｂ。

Ｃを同時にサブミクロンに加工することは困Ａｌｌであ
る。さらに、この例では、ソース、ドレイン５９１（の
形成とゲート部の形成とコンタクトホールの形成と電極
形成とがそれぞれ別別に行なわれるので、それらの間に
それぞれ目合せズレ、オーバーエツチング等に対する一
７−ジンが必要となり微細化が困鮮である。

このようなアルミゲートＭＯ８）ランジスタが持ついく
つかの欠陥を克服する構造と（２て考え出さ）］たのが
第２図のシリコンゲートＭＯＳトランジスタである。

この場合には、ソース、ドレイン部の形成とゲート部の
形成が自己整合的に行なわれるので、第１図のアルミゲ
ートＭＯ８）ランジスタよりも微細化が「１］能である
。しかしながら、この場合でもソース、ドレインの１１
極形成は１回のホトリソグラフィ技術によシ同時にパタ
ーン形成することにより行なわれるため、ソースードレ
イン州、極間間隔ｄの縮小化の限界はホトリソグラフィ
で決才るので、このサイズｄをサブミクロンに加工する
ことは困難である。とくに、この例ではソース−ドレイ
ン電極間間隔ｄはゲート電極幅ｅよりも小さくする必要
があるため、ゲート電極幅ｅをサブミクロンに加工した
いという場合には、なおさら困難になる。

以上述べたように、従来方法によればアルミゲート、シ
リコンゲートどちらのＭＯＳ）ランジスタでも素子寸法
をサブミクロンに微細化することは困難であった。

〔発明の目的〕

本発明の目的は上記欠点を除去し、電極間間隔を自己整
合的かつサブミクロンに加工することができ、素子の微
細化、高集積化をはかることが出来る半導体装置の電極
ならびに配線パターンの形成方法を提供するにある。

（発明の構成） 本発明の半導体装置の電極ならびに配線バタ一層をホト
リソグラフィ技術を用いてパターン形成する工程と、次
いでＣＶＤ法により表面全体に酸化膜を形成する工程と
、リアクティブイオンエツチング技術を用いて、前記パ
ターン形成された耐酸化膜ドライエツチング層の側壁に
のみ酸化膜を残す工程と、ソース・ドレイン領域を形成
する工程と、前記耐酸化膜ドライエツチング層を一部又
は全面除去する工程と、金属層を付着し、該金属層をホ
）　ＩＪソグラフィ技術を用いてパターン形成すること
により自己整合的に同時に２個所μ上の電極ならびに配
線パターン形成を行なう工程とを含んで構成される。

（実施例） 次に、本発明の実施例について、図面を用いて説明する
。

第３図（ａ）〜（ｇ）は本発明の第１の実施例を説明す
るための主な製造工程における断面図である。

また、第３図（ｇ５は本発明の電極形成後の平面図であ
り、第３図（ｇ）はＡＡ’にそって切断した断面図であ
る。

第３図（ａ）に示すようにシリコン基板１上に、通常の
窒化膜／下敷酸化膜をマスクにした選択酸化によりフィ
ールド酸化膜２を形成後、窒化膜、下敷酸化膜を除去し
、ゲート酸化膜５を形成する。

その後、耐酸化膜ドライエツチング層として厚き１５μ
ｍのアルミニウムを蒸着後、通常のホトリソグラフィ技
術によって将来ゲート電極となる部分のみにアルミニウ
ム１２を残す。

次に、第３図（ｂ）に示すように、厚さ０５μ５ｍのプ
ラズマ酸化膜１３をプラズマＣｖＤ法にて成長する。

次に、第３図（Ｃ）に示すように、イオンエツチング技
術によりプラズマ酸化膜１３およびソース、ドレイ／領
域のゲート酸化膜５をエツチング【７、ソース、ドレイ
ンコンタクト領域９，１ｏを露出させる。このとき、ア
ルミニウムの１則壁にフ”ンズマ酸化膜１３が残る。

次に、第３図（ｄ）に示すように、ゲート領域上に残さ
れたアルミニウム１２およびその側壁に残されたプラズ
マ酸化膜１３をマスクにして不純物のイオン注入を行な
いソース、ドレイン拡散領域３゜４を形成する。この場
合の不純物としてはＰチャネルＭＯ８）ランジスタを形
成する場合にはホウ素を、又ＮチャネルＭＯ８）ランジ
スタを形成する場合にはヒ素を用いるのが望ま（７い。

次に、第３図（ｅ）に示すように、アルミニウムｉ２を
全面除去後アニールを行なう。このときのアニール方法
としては、通常の′電気炉アニールを使用してもよいが
、アニールによる不純物の再拡散をできる限り抑えるた
めにフンプアニール、レーザーアニール、又は′電子ビ
ームアニールなどの短時間アニールを使用することが望
ましい。

次に、第３図（ｆ）に示すように、厚さ１０μｍのアル
ミニウムを蒸漸すると、ゲート領域端部にそって残され
ているプラズマ酸化膜１３により、自己整合的にゲート
電極１５と、ソースおよびドレイン電極１４．１６が分
離される。このとさの分離領域の幅は、プラズマ酸化膜
１３の成長時の膜厚である０５μｍ又はそれ以下である
ため、ザブミクロンの電極間隔を有するＭ（ＪＳ）ラン
ジスタが容易に形成できる。

最後に第３図（ｇ）に示すように、通常のホトリソグラ
フィ技術を用いてアルミニウムのソース１４゜ゲート１
５、ドレイン１６電極のバターニング形成を行なってデ
バイスは完成する。こＩ］を平面図で示したものが第３
図（Ａ）である。

上記の例においては耐酸化Ｉｌｖドライエツナング層と
してアルミニウムを用いたが、アルミニウムの代りに、
より耐熱性のある多結晶シリコン膜を用いることも可能
である。この場合には上記例においてプラズマ酸化膜１
３０代りに通常の減圧ＣＶＤ酸化膜を用いることも可能
になる。

以上はいずれもアルミゲートＭＯ８Ｉ−ランジスタの作
製例であるが、／リコンゲートＩＭＯ８）ランジスタを
作製する場合にも本発明の必用は可能である。この例を
第４図に示す。

第４図（ａ）〜（ｆ）は本発明の第２の実施例を説明す
るための主な製造工程における断面図である。

第１の実施例と異なる点は、第４図（ａ）に示すように
耐酸化膜ドライエツチング層としてアルミニウムの代り
に第１層目（下層）が０．３μｍ厚のヒ累ドープｌ多結
晶シリコン１８、第２層目（上層）が１．５μｍ厚のア
ルミニウム１７０２層構造を用いている点、および第４
図ｅにおいてこの層を全面除去する代りに第２層目のア
ルミニウム１７のみ除去し、第１層しヒ索トープｌ多結
晶シリコン１８は残している点である。他は、第１の実
施例として第３図（ａ）〜（ｇ）に示した作製方法と同
じである。

以上はいずれもＭＯＳ）ランジスタの作製に本発明を適
用した例であるが、バイポーラトランジスタの作製に本
発明を適用することも可能である。

この例を第５図に示す。

第５図（ａ）〜（ｇ）は本発明の第３の実施例を説明す
るための主な製造工程における断面図である。第５図（
ん）は′成極形成後の平面図であり、ＢＢ’にそって切
断した断面図が第５図（ｇ）である。

第５図（ａ）〜（ｇ）はバイポーラＩＣのＮ　Ｐ　Ｎ　
）ランジスタに対して本発明を適用した場合の例である
。

まず第５図（ａ）に示すように、Ｐ型シリコン基板ｌａ
上に選択的にヒ素の埋込拡散２ａ形成した後、Ｎ型のエ
ピタキシャル層３ａを成長σせる。その後通常の窒化膜
を用いた選択酸化法によりコレクタ領域５′ａ１ベース
領域６’ａ以外の部分を酸化し、フィールド酸化膜４ａ
を形成する。その後、ホトレジストをマスクにしてコレ
クタ領域５／　ａにリンイオン注入によりリンをドープ
する。レジスト除去後ドライブインを行ない、コレクタ
リン拡散領域５ａを形成する。その後ふたたびホトレジ
ストをマスクにしてベース領域６／ａにホウ素イオン注
入によりベース拡散領域６ａを形成する。ホトレジスト
除去後アニールを行なう。

次に第５図（ｂ）に示すように、ウェーハ全面に厚さ０
．３μｍのヒ素ドープ多結晶シリコン、厚さ１５μπｌ
のアルミニウムを順次Ｊｌｋ長させろ。この嚇合ヒ素ド
ーグ多結晶シリコンは、ＣＶＤ法により、高濃度のヒ素
がトープされた多結晶シリコンを直接成長してもよいし
、非ドープ多結晶シリコンをＣＶＤ法により成擾後ヒ素
イオン注入法により、ヒ素のドーピングを行なってもよ
い。通常のホトリソグラフィ技術により、将来コレクタ
、エミッタ電極となる部分のみに上記のヒ素ドープ多結
晶シリコン７ａ＋７ａ’、アルミニウム３　ａ　＋　８
　ａ　’を残す。

次に、第５図（Ｃ）に示すようにプラズマＣＶ　Ｄ法に
より全面にプラズマ酸化膜９ａを０．５μｍの厚さに成
長する。

次に、第５図（ｄ）に示すようにリアク１イブイオンエ
ツチングてよリプラズマ酸化膜９ａをエツチングし、側
壁にのみプラズマ酸化膜９ａを残す。

次に、第５図（ｅ）に示すようにアルミニウム８ａ＋Ｂ
　ａ　／を除去し、高温熱処理によりヒ素ドーグ多結晶
シリコン中からシリコン基板内へヒ素の拡散を行ない、
エミッタ拡散領域１０′ａおよびコレクタコンタクト拡
散領域１０ａを形成する。

次に、第５図（ｆ）に示すように、ふたたび厚さ１．０
μｍのアルミニウムを蒸着する。このとき、残されたプ
ラズマ酸化１１ｆｉ９ａにより自己整合的にエミッタ電
極部１３．ｌＩとベース電極部１２ａとが分離できる。

次に、第５図（ｇ）に示すようにホトリソグラフィ技術
を用いて不必要な部分めアルミニウムを除去し、このア
ルミニウムをマスクにシテ不必要な部分のヒ素トープ多
結晶シリコンをエツチングにより除去すれば、本実施例
は完成する。

第５図＜Ａ＞は・第５図（ｇ）の最終形状の平面図であ
り、ｌｌａ　＋　１２ａ　＋　１３ａがそれぞれコレク
タ、ベース、エミッタ電極となる。

（発明の効果） 以上詳細に説明したように、本発明によれば、自己整合
的に同時に２個所以上のｔ＋Ｉ’？ならびに配線ハター
ン間間隔をザブミクロンに加工することができるので、
素子の微細化、高集４Ｊ′ｊ化が＆′１１かれるのでそ
の効果は太きい。

【図面の簡単な説明】

第１図、第２図は従来の電極形成法を説１．ｊｊｌする
ための素子断面図、ｉｉ’ｌ’！＋　３図（ａ）〜（ｇ
）は本発明の第１の実施例を説明するための工程順に示
した断面図、第３図（・Ａ）は電極形成後の平面図、昇
・、４図（ａ）〜（ｆ）は本発明の第２の実施例を説明
するための工程１１＠に示した断面図、第５図（ａ）〜
（ｇ）は本発明の第３の実施例を説明するための工程順
に示した断面図、第５図（ｋ）は電極形成後の平面図で
ある。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・ソース拡散領域、４・・・・
・・ドレイン拡散領域、５・・・・・・ケート酸化膜、
６，１４・・・・・・ソース電極、７．１６・・・・・
・トンイン′亀忰、８，１５・・・・・・ゲート電極、
９・・・・・・ソースコンタクト窓、１０・・・・・・
ドレインコンタクト窓、１１・・・・・・多結晶シリコ
ンゲート、１２・・・・・耐酸化模ドライエソチングノ
リク（アルミニウム）、１３・・・・・・プラズマ酸化
膜、１７・・・・・・耐酸化１１帖ドライエツチング層
（アルミニウム９．１８・・・・・・耐酸化嗅ドライエ
ツチング層（ヒ素ドープ多結晶シリコン）、１ａ・・・
・Ｐ型シリコン基叛、２ａ・・・・・・ヒ素埋込拡散饋
域、３ａ・・・・・・Ｎ型エヒリキシャル層、４ａ・・
・・・フィールド酸化膜、５ａ・・・・・・コレクタリ
ン拡散領域、６ａ・・・・・・ベース拡散狽域、５′ａ
・・・・・・コレクタ領域、６　／　ａ・・・・・・ベ
ース領域、７　ａ　＋　７’ａ・・・・・・ヒ素トーフ
多結晶シリコン、８ａ。 Ｂ　／ａ・・・・・・アルミニウム、９ａ・・川・プラ
ズマ酸化膜、１０ａ・・・・・・コレクタコンタクト拡
散領域、１０／ａ・・・・・・エミッタ拡散領域、ｌｌ
ａ・・・・・・コレクタ電極、１２ａ・・・・・・ベー
ス電極、１３ａ・・・・・・エミッタ電極。 、・４９、′＼ 代理人　弁理士　内　原　晋、二　・ 第１区 第２劇 宿５０ キ３制 ／６ 茅３Ｖ 第４−同 第４−口 Ｖダ侶 奪ダＶ

Claims (4)

【特許請求の範囲】
1. （１）半導体基板上に耐酸化膜ドライエツチング層を付
   着し、該耐酸化婦ドライエツチング層をホトリソグラフ
   ィ技術を用いてパターン形成する工程と、次いでＣＶＤ
   法によシ表面全体に酸化膜を形成する工程と、リアクテ
   ィブイオンエツチング技術を用いて前記パターン形成さ
   れた耐酸化膜ドライエツチング層の側壁にのみ酸化膜を
   残す工程と、ソース・ドレイン領域を形成する工程と、
   前記耐酸化膜ドライエンチング層を一部又は全面除去す
   る工程と、金属層を付着し、該金属層をホトリソグラフ
   ィ技術を用いて・くターン形成することにより自己整合
   的に同時に２個所以上の電極ならびに配線ノ（ターン形
   成を行なう工程とを含むことを特徴とする半導体装置の
   電極ならびに配線バターＡ成力法。
2. （２）耐酸化膜ドライエツチング層が金属層である特許
   請求の範囲第（１）項記載の半導体装置の電極ならびに
   配線パター２指成方法３、
3. （３）耐酸化膜ドライエツチング層が多結晶シリコンで
   ある特許請求の範囲第（１）項記載の半導体装置の電極
   ならびに配線パターン猥成方法。
4. （４）耐酸化膜ドライエツチング層は第１層目（下層）
   が多結晶シリコン、第２層目（上層）が金属層の２層構
   造から成る膜である特許請求の範