JPS59124767A - 半導体・集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は半導体・集積回路装置の製造方法にかかシ、特
にＭＯ８電界効果トランジスタのゲート電極ならびに拡
散層領域の製造方法に関する。

ＭＯＳ　［界効果トランジスタは、従来多結晶シリコン
を電極として用いるシリコンΦゲートＭＯＳトランジス
タが用いられてきた。しかしながら、近年の半導体・集
積回路装置の高密度化による多結晶シリコン配線の高抵
抗化、さらには、浅接合化に伴う拡散層抵抗の増大なら
びにアルミニウム（ＡＪ　）配線と拡散層間に起るアロ
イ・スパイク問題等の不都合が生じてきている。

前述の困難を克服する方法として、従来第１図（ａ）〜
（ｅ）に示す方法が用いられてきた。第１図（ａ）は、
ｐ　型シＩＪコン基板５ｏにチャネルストッパー領域５
１を形成後、フィールド酸化膜５１Ａを形成するシリコ
ン窒化膜５３を用いる通常の選択酸化法後、フォトレジ
スト５４により、開口５５を写真蝕刻法によ多形成した
工程概略図である。第１図の５２は、選択酸化法の際に
使用される下地酸化膜である。その徒、第１図（ｂ）の
多結晶シリコン膜５７を被着し、ひき続き、シリコン窒
化膜５８を被着し、ゲートのパターニングを行なう。但
し、ゲート電極５７は第１図（ａ）の開口部５５の内部
にあることとする。さらにゲートの写真蝕刻法によるパ
ターニング後、ヒ素イオン注入法あるいは、拡散法等に
よシ５９の計拡散層を形成した後、６０の酸化膜を成長
させる。６０の酸化膜成長時には５８　、５３　　のシ
リコン窒化膜によシ５２ならびに５７の酸化膜上及び多
結晶シリコン上には酸化膜は成長せず、第１図（ｂ）の
ごとき断面図を得る。

酸化膜６０の形成後はシリコン窒化膜５３．５８を除去
し、さらに下地酸化膜５２を除去する。ひき続きｎ型の
不純物を拡散法あるいはＩ／Ｉ法によりｐ型Ｓ１基板５
ｏ巾に導入し、ｎ＋拡散層６１領域を形成する。ｎ＋拡
散層６１の上ならびに多結晶シリコン５７の上の自然酸
化膜を除去後、ＤＶＤ法によるＳｉ表面へのみへのタン
グステン６２の選択被着法によシタングステン６２をゲ
ート電極５７、ならびにソース・ドレインｎ＋拡ｅ層上
へのみ被着し、第１図（ｃ）のごとき断面図をえる。タ
ングステン６２は、金属であり抵抗が極めて小さくゲー
トならびに拡散層の抵抗を減少させることができること
、ならびにタングステンはＡｌと８１間で生ずるアロイ
−スパイクの問題を解決できるバリヤ・メタルであり、
タングステンをＡｌと拡散層間にそ９人することによっ
て、浅接合でもアロイ・スパイクの問題を回避すること
ができるという特徴がある。

しかしながら、第１図（ａ）〜（Ｃ１で示したように、
従来法ではフォトレジスト５４による目金露光工程が必
要であること、さらにｎ十拡散層６１及び５９を形成す
るのに２回の拡散またはイオン注入が必要であった。こ
れは従来シリコン・ゲート：Ｍｏ８　　）ランマスクの
ソース・ドレインｎ＋拡散層がゲート電極に対して、自
己整合で形成するのに反し、目合せ露光工程が必要であ
り、その為、この目合せ露光工程とゲートＰ−Ｒ工程間
に目合せマージンが必要であり、それだけトランジスタ
のサイズを大きくするという欠点があった。

本発明の目的は、シリコンゲートＭｏＳトランジスタと
同じフォトレジスト工程数と同じ工程数を有し、しかも
、ゲート電極及び拡散層領域の抵抗を下げ、アルミ電極
と拡散層間のアロイスパイクを防止できる半導体・集積
回路装置の製造方法を提供することにある。

すなわち、本発明は少なくとも１個以上のＭｏ８電界効
果トランジスタを含む半導体・集積回路装置の製造方法
において、多結晶シリコンからなるゲート［極をパター
ニングする工程ト、７−ス・ドレイン拡散層を形成拶、
該拡散層上及び前記多結晶シリコン表面上に酸化膜を形
成し六後、ウェハ主面全面にシリコン窒化膜を被着し、
しかる後異方性エツチング法によシ、前記多結晶シリコ
ン電極側面にのみ前記シリコン窒化膜を残存せしめた後
、前記拡散層上ならびに多結晶シリコン表面上の酸化膜
を除去し、高融点金属を前記ソース・ドレイン拡散層表
面および多結晶シリコン電極上にのみＣＶＤ法等によシ
選択的に被着する工程を含む半導体・集積回路装置の製
造方法について述５− べることにある。次に図面を参照しながら不発明の一実
施例について説明する。

第２図（ａ）〜（ｅ）は本発明の一実施例を示す工程断
面図である。第２図（ｄ）の１０はＰ型Ｓｒ基板であり
、１１はフィールド酸化膜、ＩＩＡはチャネルストッパ
ーであるｐ十領域を示す。１２はゲート酸化膜であり、
１２の酸化膜を形成後、多結晶シリコン膜１３を被着し
、リン等の不純物を多結晶シリコン膜に拡散し、さらに
多結晶シリコン膜１３の表面上ｆ３００Ｘ　程度酸化し
、ひき続きシリコン窒化膜１５Ａを２００Ｘ８胛被着す
る。次に写真蝕刻法によシ多結晶シリコン１３をゲート
電極形状にパターニングする。この時、シリコン窒化膜
１５Ａ及びシリコン酸化膜１４はゲート電極である多結
晶シリコン１３上に残るようにする。次に、シリコン窒
化膜１５Ａシリコン酸化膜１４ならびに多結晶シリコン
１３のゲート電極をマスクとして７　Ｓ　Ａ　ｓ＋のイ
オン注入によ軌ｎ十拡散層１６を形成し、不活性ガス中
で７５Ａｓ＋イオン注入層の活性化ならびにアニーリン
グを行なう。さ６− らにシリコン窒化膜１５Ａ’ｔマスクとして酸化を行な
い多結晶シリコン１３の側面々らびにソース・ドレイン
１６のｎ十拡散層上に、１００ＯＸ程度の酸化膜１４Ａ
、１６Ａをそれぞれ成長させる。このようにして第２図
（ａ）が形成される。

次に第２図（ｂ）に示すごとく、シリコン基体主面全面
に１００　ｏｆ程度のシリコン窒化膜１７を破着する。

その徒、異方性エツチング法１８によシリコンｍ化膜１
７を膜厚１３００Ｘ程度をウェハ主面全面によυシリコ
ン窒化膜１７はシリコンゲート電極１３の側面にのみ残
され、第２図（Ｃ）の１７Ａのごとくとなる。しかる後
シリコン酸化膜１４及び１６Ａｋ除去し、シリコン・ゲ
ート電極上ならびに、ソースドレインｎ＋拡散層上のシ
リコン表面を露出させる。この後ＣＶＤ法によシタング
ステン１８をシリコン表面にのみ選択的に被着させるこ
とにより、第２図（ｄ）を得る。この後は、眉間絶縁膜
１９を被着し、写真蝕刻法によシコンタクト開口１９Ａ
を設け、ＡＩ［ｆＮ、２０を取シ出し、第２図（ｅ）の
ごとく本装置は完成する。

以上述べてきたごとく、本発明の方法によればシリコン
・ゲートＭＯ８）ランラスタの製造工程数を増加させる
ことなく、しかもゲート’Ｉｔ極ならびに拡散層の抵抗
値を減少させることができる。

さらにタングステン１８をＡＩとシリコンの間にそう人
することにより、アロイスパイクを防止することができ
、集積回路装置の微細化ガらびに、浅接合化に伴なう困
難を不発明は克服するととができる。

【図面の簡単な説明】

第１図は従来技術法によるトランジスタの工程断面図で
あり、同図において、５０・・・・・・ｐ型シリコｙ基
板、５１・・・・・・チャネル・ストッパー、５１Ａ・
・・・・・フィールド酸化膜、５２　・・下地酸化膜、
５３・・・・　シリコン窒化膜、５４・・・・・フォト
レジスト、５５・・・・・・ゲート設定領域、５６・・
・・・・ゲート酸化膜、５７・・・・ゲート・シリコン
電極、５８・・・・・・シリコン窒化膜、５９・・・・
・・ソース・ドレインｎ＋拡散層、６０・・・・・・シ
リコン酸化膜、６１・・・・・ソース・ドレインｎ＋拡
散層、６２・・・・・・タングステンである。 第２図は本発明の実施例によるトランジスタの工程断面
図であシ、同図において、１０・・・・・・ｐ型シリコ
ン基板、１１・・・・・・フィールド酸化膜、１１人・
・・・・・チャネルΦストッパー、１２・・・・・・ゲ
ート酸化膜、１３・・・・・・多結晶シリコン、１４・
・・・・・シリコン酸化膜、１５Ａ・・・・・・シリコ
ン窒化膜、１４Ａ　、　１６Ａ・・・・・・シリコンｍ
化膜、［＋・・・・・・ソース・ドレインｎ十拡散層、
１７，１７Ａ・・・・・・シリコン窒化膜、１８・・・
・・異方性のシリコン窒化膜エツチング、１９・・・・
・・層間絶縁膜、１９Ａ・・・・・・コンタクト開口、
２０・・・・・・アルミ電極である。 ９−

Claims (1)

【特許請求の範囲】
1. 少なくとも１個以上のＭＯ８電界効果トランジスタを含
   む半導体集積回路装置の製造方法において、多結晶シリ
   コンからなるゲート電極をノくターニングする工程と、
   ソース◆ドレイン拡散層を形成後、該拡散層上、及び前
   記多結晶シリコン表面上に酸化膜を形成した後、ウエノ
   ・主面全面にシリコン窒化膜を被着し、しかる後異方性
   エツチング法によシ前記多結晶シリコン電極側面にのみ
   、前記シリコン窒化膜を残存せしめた後、前記拡散層上
   ならびに多結晶シリコン表面上の酸化膜を除去し、高融
   点金属を前記ソース・ドレイン拡散層表面および多結晶
   シリコン電極上にのみ、ＣＶＤ法等によシ選択的に被着
   する工程を含む半導体・集積回路装置の製造方法。