JPS59105367A - Ｍｏｓ型トランジスタの製造方法 - Google Patents
Ｍｏｓ型トランジスタの製造方法Info
- Publication number
- JPS59105367A JPS59105367A JP21399182A JP21399182A JPS59105367A JP S59105367 A JPS59105367 A JP S59105367A JP 21399182 A JP21399182 A JP 21399182A JP 21399182 A JP21399182 A JP 21399182A JP S59105367 A JPS59105367 A JP S59105367A
- Authority
- JP
- Japan
- Prior art keywords
- source
- silicide film
- film
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 150000004706 metal oxides Chemical class 0.000 title 1
- 239000004065 semiconductor Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、ＭＯ８型トランジスタにおけるソース・ド
レイン拡散層をメタルシリサイド膜からの不純物の拡散
によって形成するＭＯ８型トランジスタの製造方法に関
する。
レイン拡散層をメタルシリサイド膜からの不純物の拡散
によって形成するＭＯ８型トランジスタの製造方法に関
する。
（従来技術）
従来のＭ ＯＳ 型）ランリスタの製造方法を第１図（
ａ）〜第１図（ｅ）を用いて説明する。この第１図（ａ
）において、１はシリコン基板であり、まずこのシリコ
ン基板１の表面に６０００〜９００ ｏＸのフィールド
酸化膜２を選択的に形成することにより、シリコン基板
１上をフィールド領域３と、アクティブ領域４に分ける
。ここで、フィールド酸化膜２は減圧気相成長法による
図示しない窒化膜をマスクとした選択酸化法によって形
成される。
ａ）〜第１図（ｅ）を用いて説明する。この第１図（ａ
）において、１はシリコン基板であり、まずこのシリコ
ン基板１の表面に６０００〜９００ ｏＸのフィールド
酸化膜２を選択的に形成することにより、シリコン基板
１上をフィールド領域３と、アクティブ領域４に分ける
。ここで、フィールド酸化膜２は減圧気相成長法による
図示しない窒化膜をマスクとした選択酸化法によって形
成される。
次に８００〜１０００°Ｃのドライ酸化によって、アク
ティブ領域４ （シリコン基板１の露出表面）に２００
〜５ｏｏＸのシリコン酸化膜を成長させる。その後、減
圧気相成長法によって２０００〜４ｏｏｏｆの多結晶シ
リコン膜を成長させる。そして、この多結晶シリコン膜
を写真食刻法により、ゲート電極となる部分のみ残して
エツチング除也する。
ティブ領域４ （シリコン基板１の露出表面）に２００
〜５ｏｏＸのシリコン酸化膜を成長させる。その後、減
圧気相成長法によって２０００〜４ｏｏｏｆの多結晶シ
リコン膜を成長させる。そして、この多結晶シリコン膜
を写真食刻法により、ゲート電極となる部分のみ残して
エツチング除也する。
さらに、これによる残存多結晶シリコン膜（ケ゛−ト電
極ｂ）ｔ−マスクとして、その下のダート酸化膜となる
部分のみ残してシリコン酸化膜をエツチング除去する。
極ｂ）ｔ−マスクとして、その下のダート酸化膜となる
部分のみ残してシリコン酸化膜をエツチング除去する。
このエツチング後の状態が第１図（ｂ）に示されており
、６はダート電極（残存多結晶シリコン膜）、５はダー
ト酸化膜（残存シリコン酸化膜）である。
、６はダート電極（残存多結晶シリコン膜）、５はダー
ト酸化膜（残存シリコン酸化膜）である。
次に、不純物の拡散を行うことによシ、シリコン基板１
に、第１図（ｃ）に示すようにソース嗜ドレイン拡散層
７を形成する。その後第１図（ｄ）に示すように、全面
にリン全ドープしたシリコン酸化膜８（層間絶縁膜）を
気相成長法によｐ６０００〜１００００Ｘ形成する。し
かる後、このリンがドープされたシリコン酸化膜８に、
ソース・ドレイン拡散層７およびゲート電極６上におい
て、写真食刻法によってコンタクト孔を形成する。
に、第１図（ｃ）に示すようにソース嗜ドレイン拡散層
７を形成する。その後第１図（ｄ）に示すように、全面
にリン全ドープしたシリコン酸化膜８（層間絶縁膜）を
気相成長法によｐ６０００〜１００００Ｘ形成する。し
かる後、このリンがドープされたシリコン酸化膜８に、
ソース・ドレイン拡散層７およびゲート電極６上におい
て、写真食刻法によってコンタクト孔を形成する。
この孔開は後、配線用金属の堆積と、それのノやターニ
ングを行うことによシ、前記ソース・ドレイン拡散層７
およびダート電極６に前記コンタクト孔を介して接続さ
れる配線９を第１図（ｅ）に示すように形成する。
ングを行うことによシ、前記ソース・ドレイン拡散層７
およびダート電極６に前記コンタクト孔を介して接続さ
れる配線９を第１図（ｅ）に示すように形成する。
このような従来の製造工程においては、層間絶縁膜を介
して配線用金属膜を形成するためにソース・ドレイン拡
散層とのコンタクト部で段差が高くなシ、配線の段切れ
が生じ易かった。
して配線用金属膜を形成するためにソース・ドレイン拡
散層とのコンタクト部で段差が高くなシ、配線の段切れ
が生じ易かった。
また、ソース・ドレインの拡散層も直接シリコン基板に
打ち込み熱処理によって拡散を行っていただめ接合が深
くなっていた。このため素子の微細化に伴ないショート
チャネル効果などによ、Ｑ）ランリスタ特性の不安定性
が問題になってきた。
打ち込み熱処理によって拡散を行っていただめ接合が深
くなっていた。このため素子の微細化に伴ないショート
チャネル効果などによ、Ｑ）ランリスタ特性の不安定性
が問題になってきた。
（発明の目的）
この発明は、これらの欠点を除去するためになされたも
ので、浅い接合および低抵抗のソース・ドレイン領域が
実現できるＭＯ８型トランジスタの製造方法を提供する
ことを目的とする。
ので、浅い接合および低抵抗のソース・ドレイン領域が
実現できるＭＯ８型トランジスタの製造方法を提供する
ことを目的とする。
（発明の構成）
この発明のＭＯ８型トランジスタの製造方法は、シリコ
ン基板の表面に選択的にフィールド酸化膜を形成してフ
ィールド領域とアクティブ領域全形成腰このアクティブ
領域にメタルシリサイド膜を形成した後に不純物を拡散
させ、その後メタル７リサイド膜を除去してシリコン基
板表面を露出させ、シリコン基板の全面に酸化膜を形成
させてメタルシリサイド膜中から不純物をシリコン基板
中に拡散させてソース拳ドレイン領域を形成し、しかる
後にダート領域にダート電極膜を形成するようにしたも
のである。
ン基板の表面に選択的にフィールド酸化膜を形成してフ
ィールド領域とアクティブ領域全形成腰このアクティブ
領域にメタルシリサイド膜を形成した後に不純物を拡散
させ、その後メタル７リサイド膜を除去してシリコン基
板表面を露出させ、シリコン基板の全面に酸化膜を形成
させてメタルシリサイド膜中から不純物をシリコン基板
中に拡散させてソース拳ドレイン領域を形成し、しかる
後にダート領域にダート電極膜を形成するようにしたも
のである。
（実施例）
以下、この発明のＭＯ８！）ランリスタの製造方法の実
施例について図面に基づき説明する。第２図（ａ）ない
し第２図（ｅ）はその一実施例を説明するための工程説
明図である。この第２図（ａ）において、１１はシリコ
ン基板であｐ、まずこのシリコン基板１１の表面に６０
００〜９０００Ａのフィールド酸化膜１２を選択的に形
成することにより、シリコン基板１１上をフィールド領
域１３とアクティブ領域１４に分ける。
施例について図面に基づき説明する。第２図（ａ）ない
し第２図（ｅ）はその一実施例を説明するための工程説
明図である。この第２図（ａ）において、１１はシリコ
ン基板であｐ、まずこのシリコン基板１１の表面に６０
００〜９０００Ａのフィールド酸化膜１２を選択的に形
成することにより、シリコン基板１１上をフィールド領
域１３とアクティブ領域１４に分ける。
ここでフィールド酸化膜１２は、減圧気相成長法による
図示しない窒化膜上マスクとした選択酸化法によって形
成される。
図示しない窒化膜上マスクとした選択酸化法によって形
成される。
次Ｋ、第２図（ｂ）に示すように、シリコン基板全面に
配線によるメタルシリサイド膜１５（たとえばＭｏＳｉ
２． Ｔａ５ｉｚ 、 ＷＳｉｚなど）を形成する。
配線によるメタルシリサイド膜１５（たとえばＭｏＳｉ
２． Ｔａ５ｉｚ 、 ＷＳｉｚなど）を形成する。
その後、イオン打ち込み法によってシリコン基板全面に
、ソース・ドレイン拡散層に拡散させる不純物（たとえ
ばＡｓ ）をメタルシリサイド膜１５中に留まるように
打ち込む。
、ソース・ドレイン拡散層に拡散させる不純物（たとえ
ばＡｓ ）をメタルシリサイド膜１５中に留まるように
打ち込む。
次に、写真食刻法によって前記メタルシリサイド膜１５
’ｉｉ−ゲート部のみエツチングして、シリコン基板１
１０表面ｔ−露出させ、配線１６を形成する（第２図（
Ｃ））。
’ｉｉ−ゲート部のみエツチングして、シリコン基板１
１０表面ｔ−露出させ、配線１６を形成する（第２図（
Ｃ））。
次に、第２図（ｄ）に示すように９００〜１０００℃の
ドライ酸化によってゲート部に２００〜５００大のダー
ト酸化膜１７を形成する。このときメタルシリサイド膜
１６中から不純物が拡散されソース・ドレイン拡散層１
８が形成される。
ドライ酸化によってゲート部に２００〜５００大のダー
ト酸化膜１７を形成する。このときメタルシリサイド膜
１６中から不純物が拡散されソース・ドレイン拡散層１
８が形成される。
その後、第２図（ｅ）に示すようにダート電極１９を形
成し、トランジスタを形成する。
成し、トランジスタを形成する。
このような実施例によれば、ソース・ドレイン領域１８
がメタルシリサイドＮ＋拡散層の２層構造になっている
ために、Ｎ＋層１層の場合よシも低抵抗のソース・ドレ
イン領域が得られる。
がメタルシリサイドＮ＋拡散層の２層構造になっている
ために、Ｎ＋層１層の場合よシも低抵抗のソース・ドレ
イン領域が得られる。
したがって、Ｎ＋拡散層は極くわずかの深さであっても
十分であり、かつＮ＋拡散層の形成もメタルシリサイド
膜からの不純物の拡散によって行なわれているため浅い
接合が形成できる。
十分であり、かつＮ＋拡散層の形成もメタルシリサイド
膜からの不純物の拡散によって行なわれているため浅い
接合が形成できる。
このように、浅い接合、低抵抗のソース・ドレイン領域
が形成できるため、ショートチャネル効果などの影響が
低減できトランジスタ特性の大巾な改善が期待できる。
が形成できるため、ショートチャネル効果などの影響が
低減できトランジスタ特性の大巾な改善が期待できる。
（発明の効果）
以上のように、この発明のＭＯ３型トランジスタの製造
方法によれは、ソース・ドレイン拡散層の形成をメタル
シリサイド膜からの不純物の拡散によって行うようにし
たので浅い接合および低抵抗のソース・ドレイン領域が
実現できる。
方法によれは、ソース・ドレイン拡散層の形成をメタル
シリサイド膜からの不純物の拡散によって行うようにし
たので浅い接合および低抵抗のソース・ドレイン領域が
実現できる。
第１図（ａ）ないし第１図（ｅ）はそれぞれ従来のＭＯ
８型トランジスタの製造方法を説明するだめの工程説明
図、第２図（ａ）ないし第２図（ｅ）はそれぞれこの発
明のＭＯ８型トランジスタの製造方法の一実施例の工程
説明図である。 １１・・・シリコン基板、１２・・・フィールド酸化膜
、１３・・・フィールド領域、１４・・・アクティブ領
域、１５・・・メタルシリサイド膜、１６・・・配線、
１７・・・ダート酸化膜、１８・・・ソース会ドレイン
拡散層、１９・・・ダート電極、 特許出願人 沖電気工業株式会社
８型トランジスタの製造方法を説明するだめの工程説明
図、第２図（ａ）ないし第２図（ｅ）はそれぞれこの発
明のＭＯ８型トランジスタの製造方法の一実施例の工程
説明図である。 １１・・・シリコン基板、１２・・・フィールド酸化膜
、１３・・・フィールド領域、１４・・・アクティブ領
域、１５・・・メタルシリサイド膜、１６・・・配線、
１７・・・ダート酸化膜、１８・・・ソース会ドレイン
拡散層、１９・・・ダート電極、 特許出願人 沖電気工業株式会社
Claims (1)
- シリコン基板の表面に選択的にフィールド酸化膜を形成
してフィールド領域とアクティブ領域をさせる工程と、
ダート領域のみ上記メタルシリサイド膜を除去しシリコ
ン基板の表面を露出させる工程と、上記メタルシリサイ
ド膜および露出したシリコン基板の表面上に酸化膜を形
成し上記メタルシリサイド膜中の不純物をシリコン基板
中に拡散させてソース・ドレイン拡散領域を形成する工
程と、ダート領域にダート電極膜を形成する工程と全具
備してなるＭＯ８型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21399182A JPS59105367A (ja) | 1982-12-08 | 1982-12-08 | Ｍｏｓ型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21399182A JPS59105367A (ja) | 1982-12-08 | 1982-12-08 | Ｍｏｓ型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105367A true JPS59105367A (ja) | 1984-06-18 |
Family
ID=16648442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21399182A Pending JPS59105367A (ja) | 1982-12-08 | 1982-12-08 | Ｍｏｓ型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105367A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114524A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | 半導体装置の製造方法 |
| US4945070A (en) * | 1989-01-24 | 1990-07-31 | Harris Corporation | Method of making cmos with shallow source and drain junctions |
-
1982
- 1982-12-08 JP JP21399182A patent/JPS59105367A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114524A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | 半導体装置の製造方法 |
| US4945070A (en) * | 1989-01-24 | 1990-07-31 | Harris Corporation | Method of making cmos with shallow source and drain junctions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01124261A (ja) | 半導体素子の製造方法 | |
| KR20010110769A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPH07183486A (ja) | 半導体装置及びその製造方法 | |
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH07130834A (ja) | 半導体装置およびその製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| US6291284B1 (en) | Method of fabricating semiconductor device | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH0127589B2 (ja) | ||
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| US5956589A (en) | Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| JPS6220711B2 (ja) | ||
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| JPH01208865A (ja) | 半導体装置の製造方法 | |
| JPH0554263B2 (ja) | ||
| JPH05275637A (ja) | 相補型半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPH0547797A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04321233A (ja) | 半導体装置の製造方法 |