JPH04368171A - Ｂｉ−ＣＭＯＳ集積回路の製造方法 - Google Patents
Ｂｉ−ＣＭＯＳ集積回路の製造方法Info
- Publication number
- JPH04368171A JPH04368171A JP14438291A JP14438291A JPH04368171A JP H04368171 A JPH04368171 A JP H04368171A JP 14438291 A JP14438291 A JP 14438291A JP 14438291 A JP14438291 A JP 14438291A JP H04368171 A JPH04368171 A JP H04368171A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- resist
- bipolar transistor
- integrated circuit
- cmos integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＢｉ−ＣＭＯＳ集積回路
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】従来Ｂｉ−ＣＭＯＳ集積回路を製造する
には、はじめに半導体基板上に素子分離領域を形成した
のち、ゲート電極を形成し、ＮチャネルＭＯＳＦＥＴ、
ＰチャネルＭＯＳＦＥＴそれぞれのソース−ドレイン拡
散層を形成する。つぎに層間絶縁膜を堆積し、コンタク
トを開口し、アルミ配線を形成してＣＭＯＳ集積回路の
素子部が完成する。さらにバイポーラトランジスタのベ
ース−エミッタ−コレクタを形成する工程を追加しなけ
ればならなかった。
には、はじめに半導体基板上に素子分離領域を形成した
のち、ゲート電極を形成し、ＮチャネルＭＯＳＦＥＴ、
ＰチャネルＭＯＳＦＥＴそれぞれのソース−ドレイン拡
散層を形成する。つぎに層間絶縁膜を堆積し、コンタク
トを開口し、アルミ配線を形成してＣＭＯＳ集積回路の
素子部が完成する。さらにバイポーラトランジスタのベ
ース−エミッタ−コレクタを形成する工程を追加しなけ
ればならなかった。
【０００３】バイポーラトランジスタのベースを形成す
るには、ＭＯＳＦＥＴ領域をマスクするためのレジスト
工程を必要とする。
るには、ＭＯＳＦＥＴ領域をマスクするためのレジスト
工程を必要とする。
【０００４】エミッタを形成するには、ＣＶＤ法により
全面に酸化膜を堆積したのち、エミッタ予定領域に開口
をもつレジストパターンを形成する。レジストをマスク
として酸化膜をエッチングしたのち、全面にエミッタ電
極となるポリシリコンを堆積する。つぎにＡｓイオンを
注入して押し込み拡散してエミッタを形成する。そのあ
と再びエミッタ予定領域に形成したレジストパターンを
マスクとしてＡｓイオンがドープされたポリシリコンを
選択エッチングしてエミッタ電極を形成する。
全面に酸化膜を堆積したのち、エミッタ予定領域に開口
をもつレジストパターンを形成する。レジストをマスク
として酸化膜をエッチングしたのち、全面にエミッタ電
極となるポリシリコンを堆積する。つぎにＡｓイオンを
注入して押し込み拡散してエミッタを形成する。そのあ
と再びエミッタ予定領域に形成したレジストパターンを
マスクとしてＡｓイオンがドープされたポリシリコンを
選択エッチングしてエミッタ電極を形成する。
【０００５】
【発明が解決しようとする課題】従来のＢｉ−ＣＭＯＳ
集積回路の製造方法は、一般的なＣＭＯＳ集積回路の製
造工程に、バイポーラトランジスタの製造工程が追加さ
れるので、レジスト工程が増える。使用するマスク数が
増え、工程が複雑になるという欠点がある。
集積回路の製造方法は、一般的なＣＭＯＳ集積回路の製
造工程に、バイポーラトランジスタの製造工程が追加さ
れるので、レジスト工程が増える。使用するマスク数が
増え、工程が複雑になるという欠点がある。
【０００６】
【課題を解決するための手段】本発明のＢｉ−ＣＭＯＳ
集積回路の製造方法は、半導体基板の一主面に第１の半
導体層を堆積する工程と、レジストをマスクとして前記
第１の半導体層を選択エッチングして、前記第１の半導
体層からなる電極を形成する工程と、全面に第１の絶縁
膜を堆積する工程と、レジストをマスクとしてＮチャネ
ルＭＯＳＦＥＴ予定領域とバイポーラトランジスタのエ
ミッタおよびコレクタ電極予定領域との前記第１の絶縁
膜をエッチングしたのちＮ型不純物をイオン注入する工
程と、再度レジストをマスクとしてＰチャネルＭＯＳＦ
ＥＴ予定領域とバイポーラトランジスタのグラフトベー
ス予定領域との前記第１の絶縁膜をエッチングしたのち
Ｎ型不純物をイオン注入する工程とを含むものである。
集積回路の製造方法は、半導体基板の一主面に第１の半
導体層を堆積する工程と、レジストをマスクとして前記
第１の半導体層を選択エッチングして、前記第１の半導
体層からなる電極を形成する工程と、全面に第１の絶縁
膜を堆積する工程と、レジストをマスクとしてＮチャネ
ルＭＯＳＦＥＴ予定領域とバイポーラトランジスタのエ
ミッタおよびコレクタ電極予定領域との前記第１の絶縁
膜をエッチングしたのちＮ型不純物をイオン注入する工
程と、再度レジストをマスクとしてＰチャネルＭＯＳＦ
ＥＴ予定領域とバイポーラトランジスタのグラフトベー
ス予定領域との前記第１の絶縁膜をエッチングしたのち
Ｎ型不純物をイオン注入する工程とを含むものである。
【０００７】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｄ）を参照して説明する。
〜（ｄ）を参照して説明する。
【０００８】はじめにＰ型シリコン基板にＮ型およびＰ
型の埋込層を形成したのち、Ｎ型エピタキシャル層を成
長させるが、図面ではＰ型シリコン基板とＮ型およびＰ
型の埋込層とを省略した。
型の埋込層を形成したのち、Ｎ型エピタキシャル層を成
長させるが、図面ではＰ型シリコン基板とＮ型およびＰ
型の埋込層とを省略した。
【０００９】はじめに図１（ａ）に示すように、Ｎ型エ
ピタキシャル層１上に、選択酸化法によりフィールド酸
化膜２を形成して素子分離領域を形成したのち、Ｐウェ
ル４を形成する。つぎに熱酸化法によりゲート酸化膜３
を形成して、真性ベース５を形成し、バイポーラトラン
ジスタ予定領域のゲート酸化膜３を除去したのち、ＣＶ
Ｄ法により全面に電極形成のための厚さ１０００〜５０
００Ａのポリシリコン６を成長させる。つぎに，フォト
レジスト７をマスクとして反応性イオンエッチングを行
ない、ポリシリコン６からなる電極を形成する。
ピタキシャル層１上に、選択酸化法によりフィールド酸
化膜２を形成して素子分離領域を形成したのち、Ｐウェ
ル４を形成する。つぎに熱酸化法によりゲート酸化膜３
を形成して、真性ベース５を形成し、バイポーラトラン
ジスタ予定領域のゲート酸化膜３を除去したのち、ＣＶ
Ｄ法により全面に電極形成のための厚さ１０００〜５０
００Ａのポリシリコン６を成長させる。つぎに，フォト
レジスト７をマスクとして反応性イオンエッチングを行
ない、ポリシリコン６からなる電極を形成する。
【００１０】つぎに図１（ｂ）に示すように、１０１２
〜１０１４ｃｍ−２の低濃度の３１Ｐ＋ および１１Ｂ
＋ をイオン注入して、Ｎ− 型拡散層９およびＰ−
型拡散層８を形成する。つぎにＣＶＤ法により全面に厚
さ１０００〜５０００Ａの酸化膜１０を成長させる。つ
ぎにフォトレジスト１１をマスクとして、反応性イオン
エッチングによりバイポーラトランジスタのエミッタ−
コレクタ電極およびＮチャネルＭＯＳＦＥＴの酸化膜１
０を除去する。このときＮチャネルＭＯＳＦＥＴのゲー
ト電極の側面に酸化膜１０からなるサイドウォール１２
が形成される。
〜１０１４ｃｍ−２の低濃度の３１Ｐ＋ および１１Ｂ
＋ をイオン注入して、Ｎ− 型拡散層９およびＰ−
型拡散層８を形成する。つぎにＣＶＤ法により全面に厚
さ１０００〜５０００Ａの酸化膜１０を成長させる。つ
ぎにフォトレジスト１１をマスクとして、反応性イオン
エッチングによりバイポーラトランジスタのエミッタ−
コレクタ電極およびＮチャネルＭＯＳＦＥＴの酸化膜１
０を除去する。このときＮチャネルＭＯＳＦＥＴのゲー
ト電極の側面に酸化膜１０からなるサイドウォール１２
が形成される。
【００１１】つぎに１０１５〜１０１６ｃｍ−２の高濃
度の７５Ａｓ＋ をイオン注入して、アニールすること
によりＮ＋ 型拡散層１３およびエミッタ１４を形成す
る。このとき同時にバイポーラトランジスタのコレクタ
−エミッタ電極およびＮチャネルＭＯＳＦＥＴのゲート
電極にも７５Ａｓ＋ がイオン注入されて、ポリシリコ
ン６からなるＮ型の各電極が形成される。
度の７５Ａｓ＋ をイオン注入して、アニールすること
によりＮ＋ 型拡散層１３およびエミッタ１４を形成す
る。このとき同時にバイポーラトランジスタのコレクタ
−エミッタ電極およびＮチャネルＭＯＳＦＥＴのゲート
電極にも７５Ａｓ＋ がイオン注入されて、ポリシリコ
ン６からなるＮ型の各電極が形成される。
【００１２】つぎに図１（ｃ）に示すように、フォトレ
ジスト１９をマスクとして酸化膜１０をエッチングして
ＰチャネルＭＯＳＦＥＴのサイドウォール１５を形成し
たのち、１１Ｂ＋ をイオン注入してＰ＋ 型拡散層１
６およびグラフトベース１７を形成する。
ジスト１９をマスクとして酸化膜１０をエッチングして
ＰチャネルＭＯＳＦＥＴのサイドウォール１５を形成し
たのち、１１Ｂ＋ をイオン注入してＰ＋ 型拡散層１
６およびグラフトベース１７を形成する。
【００１３】つぎに全面に層間絶縁膜１８を堆積してか
らコンタクトを開口し、アルミ配線２０を形成してＢｉ
−ＣＭＯＳ集積回路の素子部が完成する。
らコンタクトを開口し、アルミ配線２０を形成してＢｉ
−ＣＭＯＳ集積回路の素子部が完成する。
【００１４】つぎに本発明の第２の実施例について、図
２（ａ），（ｂ）を参照して説明する。
２（ａ），（ｂ）を参照して説明する。
【００１５】図１（ｃ）のグラフトベース１７を形成し
たのち、図２（ａ）に示すように、全面に高融点金属と
してＴｉ２１をスパッタする。
たのち、図２（ａ）に示すように、全面に高融点金属と
してＴｉ２１をスパッタする。
【００１６】つぎに図２（ｂ）に示すように、ランプア
ニールすることにより拡散層および各電極の上にＴｉシ
リサイド２２を形成する。そのあと第１の実施例と同様
の工程を経て、サリサイド構造のＢｉ−ＣＭＯＳ集積回
路の素子部が完成する。
ニールすることにより拡散層および各電極の上にＴｉシ
リサイド２２を形成する。そのあと第１の実施例と同様
の工程を経て、サリサイド構造のＢｉ−ＣＭＯＳ集積回
路の素子部が完成する。
【００１７】
【発明の効果】バイポーラトランジスタのエミッタとＮ
チャネルＭＯＳＦＥＴとを同時に形成し、バイポーラト
ランジスタのグラフトベースとＰチャネルＭＯＳＦＥＴ
とを同時に形成する。その結果、Ｂｉ−ＣＭＯＳ集積回
路の製造工程を短縮することができた。
チャネルＭＯＳＦＥＴとを同時に形成し、バイポーラト
ランジスタのグラフトベースとＰチャネルＭＯＳＦＥＴ
とを同時に形成する。その結果、Ｂｉ−ＣＭＯＳ集積回
路の製造工程を短縮することができた。
【００１８】本発明ではＰチャネルＭＯＳＦＥＴのゲー
ト電極がＰ型ポリシリコンからなるので、より表面チャ
ネル型となって短チャネル効果が抑えられる。また各ト
ランジスタの電極は同一のポリシリコンからなるので、
平坦性が良く微細化に適するという効果がある。
ト電極がＰ型ポリシリコンからなるので、より表面チャ
ネル型となって短チャネル効果が抑えられる。また各ト
ランジスタの電極は同一のポリシリコンからなるので、
平坦性が良く微細化に適するという効果がある。
【００１９】そのうえＢｉ−ＣＭＯＳ集積回路の製造工
程が短縮され、歩留が向上した。
程が短縮され、歩留が向上した。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
１ Ｎ型エピタキシャル層
２ フィールド酸化膜
３ ゲート酸化膜
４ Ｐウェル
５ 真性ベース
６ ポリシリコン
７ フォトレジスト
８ Ｐ− 型拡散層
９ Ｎ− 型拡散層
１０ 酸化膜
１１ フォトレジスト
１２ サイドウォール
１３ Ｎ＋ 型拡散層
１４ エミッタ
１５ サイドウォール
１６ Ｐ＋ 型拡散層
１７ グラフトベース
１８ 層間絶縁膜
１９ フォトレジスト
２０ アルミ配線
２１ Ｔｉ
２２ Ｔｉシリサイド層
Claims (1)
- 【請求項１】 半導体基板の一主面に第１の半導体層
を堆積する工程と、レジストをマスクとして前記第１の
半導体層を選択エッチングして、前記第１の半導体層か
らなる電極を形成する工程と、全面に第１の絶縁膜を堆
積する工程と、レジストをマスクとしてＮチャネルＭＯ
ＳＦＥＴ予定領域とバイポーラトランジスタのエミッタ
およびコレクタ電極予定領域との前記第１の絶縁膜をエ
ッチングしたのちＮ型不純物をイオン注入する工程と、
再度レジストをマスクとしてＰチャネルＭＯＳＦＥＴ予
定領域とバイポーラトランジスタのグラフトベース予定
領域との前記第１の絶縁膜をエッチングしたのちＮ型不
純物をイオン注入する工程とを含むＢｉ−ＣＭＯＳ集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03144382A JP3104294B2 (ja) | 1991-06-17 | 1991-06-17 | Ｂｉ−ＣＭＯＳ集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03144382A JP3104294B2 (ja) | 1991-06-17 | 1991-06-17 | Ｂｉ−ＣＭＯＳ集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04368171A true JPH04368171A (ja) | 1992-12-21 |
| JP3104294B2 JP3104294B2 (ja) | 2000-10-30 |
Family
ID=15360835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03144382A Expired - Fee Related JP3104294B2 (ja) | 1991-06-17 | 1991-06-17 | Ｂｉ−ＣＭＯＳ集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104294B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778895A (ja) * | 1993-09-07 | 1995-03-20 | Nec Corp | 半導体集積回路の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200483422Y1 (ko) * | 2015-07-03 | 2017-05-16 | 조선대학교산학협력단 | 장식등 겸용 수납함 |
| JP6043903B1 (ja) * | 2016-02-06 | 2016-12-14 | 株式会社Ｐｇａ | マグネットロック機構を備えたブック型携帯ケース１００ |
-
1991
- 1991-06-17 JP JP03144382A patent/JP3104294B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778895A (ja) * | 1993-09-07 | 1995-03-20 | Nec Corp | 半導体集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3104294B2 (ja) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319234A (en) | C-BiCMOS semiconductor device | |
| JPH0557741B2 (ja) | ||
| JP2004515922A (ja) | 高速の垂直形ｎｐｎバイポーラトランジスタと相補形ＭＯＳトランジスタとを単一のチップに作製する方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| US5158900A (en) | Method of separately fabricating a base/emitter structure of a BiCMOS device | |
| JP3104294B2 (ja) | Ｂｉ−ＣＭＯＳ集積回路の製造方法 | |
| JPS6380560A (ja) | 最小数のマスクを使用してバイポ−ラ及び相補型電界効果トランジスタを同時的に製造する方法 | |
| JPH08274201A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5525825A (en) | Monolithic integrated circuit with at least one CMOS field-effect transistor and one npn bipolar transistor | |
| JPH0345548B2 (ja) | ||
| JP2853444B2 (ja) | 半導体装置の製造方法 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| JPH056961A (ja) | 半導体装置の製造方法 | |
| JPS6286752A (ja) | 半導体集積回路の製造方法 | |
| JP2919333B2 (ja) | 半導体装置の製造方法 | |
| JP2830089B2 (ja) | 半導体集積回路の製造方法 | |
| JP3055781B2 (ja) | 半導体装置及びその製造方法 | |
| JP3241363B2 (ja) | ＢｉＣＭＯＳ集積回路装置の製造方法 | |
| JP2982393B2 (ja) | 半導体装置の製造方法 | |
| JPH07101715B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6155783B2 (ja) | ||
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0745631A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| LAPS | Cancellation because of no payment of annual fees |