JPH07120705B2 - 素子間分離領域を有する半導体装置の製造方法 - Google Patents
素子間分離領域を有する半導体装置の製造方法Info
- Publication number
- JPH07120705B2 JPH07120705B2 JP62291340A JP29134087A JPH07120705B2 JP H07120705 B2 JPH07120705 B2 JP H07120705B2 JP 62291340 A JP62291340 A JP 62291340A JP 29134087 A JP29134087 A JP 29134087A JP H07120705 B2 JPH07120705 B2 JP H07120705B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode
- polycrystalline silicon
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は素子間分離領域を有する半導体装置の製造方
法に関し、特に電界効果素子等を有する半導体集積回路
装置の素子分離技術に関するものである。
法に関し、特に電界効果素子等を有する半導体集積回路
装置の素子分離技術に関するものである。
［従来の技術］［発明が解決しようとする問題点］ 第11A図、第11B図は、International Electron Devic
es Meeting,1982,Technical Digest pp.216に記載の
“Isolation Technology for Scaled MOS VLSI"by
W.G.Oldhamに記述されている選択酸化法による素子分
離技術（通常、LOCOS分離法と呼ばれている。）を示す
部分断面図である。
es Meeting,1982,Technical Digest pp.216に記載の
“Isolation Technology for Scaled MOS VLSI"by
W.G.Oldhamに記述されている選択酸化法による素子分
離技術（通常、LOCOS分離法と呼ばれている。）を示す
部分断面図である。
図において、LOCOS分離法では、下敷シリコン酸化膜11
の上に形成された耐酸化性を有するシリコン窒化膜10に
よってマスクされたシリコン基板１を選択的に熱酸化す
ることによって厚いフィールド酸化膜501が形成され
る。フィールド酸化膜501の下にはシリコン基板１と同
一の導電型式（図ではＰ型）のチャネルストッパ領域４
を形成することによって、素子間分離領域が形成される
ものである。
の上に形成された耐酸化性を有するシリコン窒化膜10に
よってマスクされたシリコン基板１を選択的に熱酸化す
ることによって厚いフィールド酸化膜501が形成され
る。フィールド酸化膜501の下にはシリコン基板１と同
一の導電型式（図ではＰ型）のチャネルストッパ領域４
を形成することによって、素子間分離領域が形成される
ものである。
このLOCOS分離法は半導体集積回路装置の素子分離技術
として、1970年代以降今日まで非常に広範に使用されて
きたが、素子の微細化が進み、素子寸法が１μｍ程度に
なると、以下の問題が顕在化してきた。
として、1970年代以降今日まで非常に広範に使用されて
きたが、素子の微細化が進み、素子寸法が１μｍ程度に
なると、以下の問題が顕在化してきた。
（ａ） 第11A図に示すように、フィールド酸化膜501が
シリコン窒化膜10の下に食い込み（バーズ・ビークと呼
ばれる）、設計時の分離幅Widに対して、仕上り分離幅W
iaが両側でWbだけ広くなり、形成可能な能動領域の部分
がそれだけ小さくなって、微細な素子を形成することが
困難である。
シリコン窒化膜10の下に食い込み（バーズ・ビークと呼
ばれる）、設計時の分離幅Widに対して、仕上り分離幅W
iaが両側でWbだけ広くなり、形成可能な能動領域の部分
がそれだけ小さくなって、微細な素子を形成することが
困難である。
（ｂ） 第11B図に示すように、厚いフィールド酸化膜5
01の成長に伴なう熱処理のため、チャネルストッパ領域
４のＰ型不純物の拡散領域が広がってしまい、Ｎ型不純
物拡散領域3a,3bとの接合容量の増大を引き起こす。ま
た、MOS（Metal Oxide Semiconductor）トランジスタ
においては、チャネル幅が狭くなるにつれて閾値電圧が
上昇するという狭チャネル効果が顕著になる。
01の成長に伴なう熱処理のため、チャネルストッパ領域
４のＰ型不純物の拡散領域が広がってしまい、Ｎ型不純
物拡散領域3a,3bとの接合容量の増大を引き起こす。ま
た、MOS（Metal Oxide Semiconductor）トランジスタ
においては、チャネル幅が狭くなるにつれて閾値電圧が
上昇するという狭チャネル効果が顕著になる。
以上のような問題点を解決するために、従来のLOCOS分
離法に代わって、International Electron Devices
Meeting,1982,Technical Digest,pp.237に記載の“Dee
p Trench Isolated CMOS Devices"by R.D.Rung e
t al.などに記述されているトレンチ分離技術が提唱さ
れている。第12図はトレンチ分離構造を示す部分断面図
である。トレンチ分離法では、反応性イオンエッチング
などの異方性エッチング技術を用いて、シリコン基板１
に溝を形成する。その溝の内部には酸化シリコンなどの
絶縁物502が埋め込まれた構造になっている。このた
め、LOCOS分離法で見られたバーズ・ビーク等の分離領
域の増大は防止でき、微細な分離領域を形成することが
可能である。しかし、垂直な溝の側壁には、通常、幅広
く使われているイオン注入法によって不純物を導入する
ことが困難である。その結果、溝の側壁に沿って、リー
ク電流が流れやすくなる。また、溝のコーナ部では電界
集中のため、寄生MOSトランジスタの効果が生じやすく
なり、これによっても、リーク電流が流れやすくなる。
さらに、溝の内部に充填された絶縁物502と、シリコン
基板１との熱膨張率の違いによって歪が発生する。この
ことは、しばしばシリコン基板１内に結晶欠陥をもたら
す。以上のような問題点を有するため、トレンチ分離法
は多くの技術的改良を必要としており、現在、半導体集
積回路装置に広範に使用されるには至っていない。
離法に代わって、International Electron Devices
Meeting,1982,Technical Digest,pp.237に記載の“Dee
p Trench Isolated CMOS Devices"by R.D.Rung e
t al.などに記述されているトレンチ分離技術が提唱さ
れている。第12図はトレンチ分離構造を示す部分断面図
である。トレンチ分離法では、反応性イオンエッチング
などの異方性エッチング技術を用いて、シリコン基板１
に溝を形成する。その溝の内部には酸化シリコンなどの
絶縁物502が埋め込まれた構造になっている。このた
め、LOCOS分離法で見られたバーズ・ビーク等の分離領
域の増大は防止でき、微細な分離領域を形成することが
可能である。しかし、垂直な溝の側壁には、通常、幅広
く使われているイオン注入法によって不純物を導入する
ことが困難である。その結果、溝の側壁に沿って、リー
ク電流が流れやすくなる。また、溝のコーナ部では電界
集中のため、寄生MOSトランジスタの効果が生じやすく
なり、これによっても、リーク電流が流れやすくなる。
さらに、溝の内部に充填された絶縁物502と、シリコン
基板１との熱膨張率の違いによって歪が発生する。この
ことは、しばしばシリコン基板１内に結晶欠陥をもたら
す。以上のような問題点を有するため、トレンチ分離法
は多くの技術的改良を必要としており、現在、半導体集
積回路装置に広範に使用されるには至っていない。
そこで、この発明は上記のような問題点を解消するため
になされたもので、非常に微細な素子間分離幅を実現で
きるとともに、トランジスタなどの素子のための能動領
域に対して何ら悪影響を及ぼさない素子分離法を提供す
ることを目的とする。
になされたもので、非常に微細な素子間分離幅を実現で
きるとともに、トランジスタなどの素子のための能動領
域に対して何ら悪影響を及ぼさない素子分離法を提供す
ることを目的とする。
［問題点を解決するための手段］ この発明に従った半導体装置の製造方法においては、ま
ず、第１導電型の半導体基板の主表面上に多結晶シリコ
ン層を形成した後、その多結晶シリコン層に、第１導電
型とは逆の第２導電型の不純物を導入する。その後、多
結晶シリコン層を選択的に除去することによって、間隔
を隔てて多結晶シリコン層のパターンを形成する。そし
て、その多結晶シリコン層のパターンの間で半導体基板
の主表面が露出している箇所を少なくとも充填するよう
に絶縁物層を化学的気相成長法によって形成する。多結
晶シリコン層に導入された不純物を半導体基板に拡散さ
せ、多結晶シリコン層の下に第２導電型の半導体領域を
形成する。
ず、第１導電型の半導体基板の主表面上に多結晶シリコ
ン層を形成した後、その多結晶シリコン層に、第１導電
型とは逆の第２導電型の不純物を導入する。その後、多
結晶シリコン層を選択的に除去することによって、間隔
を隔てて多結晶シリコン層のパターンを形成する。そし
て、その多結晶シリコン層のパターンの間で半導体基板
の主表面が露出している箇所を少なくとも充填するよう
に絶縁物層を化学的気相成長法によって形成する。多結
晶シリコン層に導入された不純物を半導体基板に拡散さ
せ、多結晶シリコン層の下に第２導電型の半導体領域を
形成する。
この発明の好ましい実施例によれば、絶縁物層の下で半
導体基板の領域に反転防止のための反転防止領域を形成
する。この反転防止領域は、半導体基板と同一の導電型
を有し、その不純物濃度が半導体基板の有する不純物濃
度よりも高い領域として形成される。
導体基板の領域に反転防止のための反転防止領域を形成
する。この反転防止領域は、半導体基板と同一の導電型
を有し、その不純物濃度が半導体基板の有する不純物濃
度よりも高い領域として形成される。
［作用］ この発明においては、半導体領域が多結晶シリコン層の
下に形成され、素子を分離するための絶縁物層は多結晶
シリコン層の間に化学的気相成長法によって充填されて
形成される。そのため、素子間分離領域の幅は、化学的
気相成長法によって充填された絶縁物層によって決定さ
れるので、素子間分離領域の増大がなく、微細な分離領
域の形成が可能となる。
下に形成され、素子を分離するための絶縁物層は多結晶
シリコン層の間に化学的気相成長法によって充填されて
形成される。そのため、素子間分離領域の幅は、化学的
気相成長法によって充填された絶縁物層によって決定さ
れるので、素子間分離領域の増大がなく、微細な分離領
域の形成が可能となる。
［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明に従った素子間分離領域を有する半導体装
置を素子間分離領域に着目して示す部分断面図である。
Ｐ型のシリコン基板１上には多結晶シリコン層2a,2bが
選択的に形成されている。多結晶シリコン層2a,2bの下
のシリコン基板１にはＮ型不純物拡散領域3a,3bが形成
されている。このＮ型不純物拡散領域3a,3bは、たとえ
ば、MOSトランジスタのソース領域あるいはドレイン領
域となる領域である。多結晶シリコン層2a,2bをマスク
にして、シリコン基板１と同一の導電型式を有する不純
物がイオン注入され、チャネルストッパ領域４がＮ型不
純物拡散領域3a,3bに対して自己整合的に形成されてい
る。多結晶シリコン層2a,2bの間には酸化シリコン膜５
が充填され、表面が非常に平坦な素子間分離領域が形成
されている。
図はこの発明に従った素子間分離領域を有する半導体装
置を素子間分離領域に着目して示す部分断面図である。
Ｐ型のシリコン基板１上には多結晶シリコン層2a,2bが
選択的に形成されている。多結晶シリコン層2a,2bの下
のシリコン基板１にはＮ型不純物拡散領域3a,3bが形成
されている。このＮ型不純物拡散領域3a,3bは、たとえ
ば、MOSトランジスタのソース領域あるいはドレイン領
域となる領域である。多結晶シリコン層2a,2bをマスク
にして、シリコン基板１と同一の導電型式を有する不純
物がイオン注入され、チャネルストッパ領域４がＮ型不
純物拡散領域3a,3bに対して自己整合的に形成されてい
る。多結晶シリコン層2a,2bの間には酸化シリコン膜５
が充填され、表面が非常に平坦な素子間分離領域が形成
されている。
第２図はこの発明に従った素子間分離領域を有する半導
体装置の別の実施例を示す部分断面図である。多結晶シ
リコン層2a,2bの間には酸化膜15aで包含された埋め込み
多結晶シリコン層15bが充填されている。このように、
酸化膜15aと多結晶シリコン層15bとからなる複合膜で絶
縁物層を形成してもよい。
体装置の別の実施例を示す部分断面図である。多結晶シ
リコン層2a,2bの間には酸化膜15aで包含された埋め込み
多結晶シリコン層15bが充填されている。このように、
酸化膜15aと多結晶シリコン層15bとからなる複合膜で絶
縁物層を形成してもよい。
次に、この発明に従った半導体装置の製造方法について
以下に説明する。
以下に説明する。
第3A図〜第3H図はこの発明に従った半導体装置の製造方
法を工程順に示した部分断面図である。
法を工程順に示した部分断面図である。
まず、第3A図を参照して、シリコン基板１（P-型導電型
式とする。）の上に多結晶シリコン層２を化学的気相成
長法などを用いて堆積する。このとき、多結晶シリコン
層２の膜厚は100〜500nm程度とする。
式とする。）の上に多結晶シリコン層２を化学的気相成
長法などを用いて堆積する。このとき、多結晶シリコン
層２の膜厚は100〜500nm程度とする。
次に、第3B図を参照して、イオン注入法などにより矢印
Ａで示す方向にＮ型不純物21を多結晶シリコン層２中に
導入する。この際、Ｎ型不純物21がシリコン基板１中へ
入らないようにする。不純物としてはAs+,P+などが挙げ
られる。好ましくは、As+を多量に、P+を少量にして、
両者の不純物を注入するのが電界を緩和する上で好まし
い。
Ａで示す方向にＮ型不純物21を多結晶シリコン層２中に
導入する。この際、Ｎ型不純物21がシリコン基板１中へ
入らないようにする。不純物としてはAs+,P+などが挙げ
られる。好ましくは、As+を多量に、P+を少量にして、
両者の不純物を注入するのが電界を緩和する上で好まし
い。
第3C図に示すように、周知の写真製版技術（フォトリソ
グラフィ技術）と、エッチング技術を用いて、分離領域
となるべき多結晶シリコン層２の部分を除去することに
より、多結晶シリコン層２からなるパターンが形成され
る。
グラフィ技術）と、エッチング技術を用いて、分離領域
となるべき多結晶シリコン層２の部分を除去することに
より、多結晶シリコン層２からなるパターンが形成され
る。
第3D図を参照して、多結晶シリコン層２のパターンをマ
スクにしてボロン（B+）を矢印Ｂに示す方向にイオン注
入する。分離領域となるシリコン基板１の部分に不純物
濃度が高いチャネルストッパ領域４が形成される。この
とき、ボロンのイオン注入に際して、多結晶シリコン層
２の膜厚が薄く、イオン注入に対してマスク作用が存在
しない場合には、多結晶シリコン層２のパターン形成に
使用したフォトレジストを残したまま、イオン注入して
もよいことは言うまでもない。ボロンのイオン注入量
は、後工程で形成されるフィールド酸化膜の膜厚との兼
合いで決定されるが、通常、１×1012〜３×1013/cm2程
度の注入量となる。
スクにしてボロン（B+）を矢印Ｂに示す方向にイオン注
入する。分離領域となるシリコン基板１の部分に不純物
濃度が高いチャネルストッパ領域４が形成される。この
とき、ボロンのイオン注入に際して、多結晶シリコン層
２の膜厚が薄く、イオン注入に対してマスク作用が存在
しない場合には、多結晶シリコン層２のパターン形成に
使用したフォトレジストを残したまま、イオン注入して
もよいことは言うまでもない。ボロンのイオン注入量
は、後工程で形成されるフィールド酸化膜の膜厚との兼
合いで決定されるが、通常、１×1012〜３×1013/cm2程
度の注入量となる。
次に、第3E図に示すように、酸化シリコン膜５を化学的
気相成長法等を用いてシリコン基板１の上方の全表面に
わたって堆積する。このとき、酸化シリコン膜５の膜厚
は多結晶シリコン層２の膜厚より厚く、かつ、多結晶シ
リコン層２の間が酸化シリコン膜５によって充填される
程度の膜厚に設定する必要がある。その後、たとえば、
フォトレジスト６を全面に塗布する。
気相成長法等を用いてシリコン基板１の上方の全表面に
わたって堆積する。このとき、酸化シリコン膜５の膜厚
は多結晶シリコン層２の膜厚より厚く、かつ、多結晶シ
リコン層２の間が酸化シリコン膜５によって充填される
程度の膜厚に設定する必要がある。その後、たとえば、
フォトレジスト６を全面に塗布する。
第3F図を参照して、フォトレジスト６と酸化シリコン膜
５のエッチング速度が等しくなる条件で、多結晶シリコ
ン層２の表面が露出するまでエッチングを行なう。その
結果、多結晶シリコン層２の間にはフィールド酸化膜と
しての酸化シリコン膜５が多結晶シリコン層２に対して
平坦化されて形成される。酸化シリコン膜５の下にチャ
ネルストッパ領域４を有する分離領域が形成される。
５のエッチング速度が等しくなる条件で、多結晶シリコ
ン層２の表面が露出するまでエッチングを行なう。その
結果、多結晶シリコン層２の間にはフィールド酸化膜と
しての酸化シリコン膜５が多結晶シリコン層２に対して
平坦化されて形成される。酸化シリコン膜５の下にチャ
ネルストッパ領域４を有する分離領域が形成される。
このように分離領域が形成された後、第3G図に示すよう
に、たとえば、MOSトランジスタのチャネル領域となる
部分の多結晶シリコン層２を除去する。
に、たとえば、MOSトランジスタのチャネル領域となる
部分の多結晶シリコン層２を除去する。
さらに、第3H図に示すように、その部分にゲート酸化膜
７を成長させる。層間絶縁膜25a,25bが形成された後、
ゲート電極８がその上に形成されることによってMOSト
ランジスタが構成される。このとき、ゲート酸化膜７、
層間絶縁膜25a,25bの形成における一連の熱処理によっ
て、多結晶シリコン層２中に導入されていたＮ型不純物
21がシリコン基板１中へ拡散する。それによって、MOS
トランジスタのソース領域またはドレイン領域となるＮ
型不純物拡散領域3a,3bが形成される。
７を成長させる。層間絶縁膜25a,25bが形成された後、
ゲート電極８がその上に形成されることによってMOSト
ランジスタが構成される。このとき、ゲート酸化膜７、
層間絶縁膜25a,25bの形成における一連の熱処理によっ
て、多結晶シリコン層２中に導入されていたＮ型不純物
21がシリコン基板１中へ拡散する。それによって、MOS
トランジスタのソース領域またはドレイン領域となるＮ
型不純物拡散領域3a,3bが形成される。
このようにして、MOSトランジスタが形成された、素子
間分離領域を有する半導体装置の一例を第4A図に示す。
第4A図は、MOSトランジスタを含む半導体装置を部分的
に断面をもって示した斜視図である。図において、多結
晶シリコン層２につながるソース電極201a,202aとドレ
イン電極201b,202bとをそれぞれ含んで形成された２つ
のMOSトランジスタT1,T2が示されている。ソース電極20
1a,ドレイン電極201bの上方にはゲート電極801、ソース
電極202a、ドレイン電極202bの上方にはゲート電極802
が形成されている。ソース電極201a,202a、ドレイン電
極201b,202bの下にはそれぞれソースN+領域301a,302a、
ドレインN+領域301b,302bが形成されている。２のMOSト
ランジスタT1,T2の間には酸化シリコン膜５が形成され
ている。酸化シリコン膜５の下にはチャネルストッパ領
域４が形成されている。また、図では素子間分離領域の
分離幅Wiが示されている。
間分離領域を有する半導体装置の一例を第4A図に示す。
第4A図は、MOSトランジスタを含む半導体装置を部分的
に断面をもって示した斜視図である。図において、多結
晶シリコン層２につながるソース電極201a,202aとドレ
イン電極201b,202bとをそれぞれ含んで形成された２つ
のMOSトランジスタT1,T2が示されている。ソース電極20
1a,ドレイン電極201bの上方にはゲート電極801、ソース
電極202a、ドレイン電極202bの上方にはゲート電極802
が形成されている。ソース電極201a,202a、ドレイン電
極201b,202bの下にはそれぞれソースN+領域301a,302a、
ドレインN+領域301b,302bが形成されている。２のMOSト
ランジスタT1,T2の間には酸化シリコン膜５が形成され
ている。酸化シリコン膜５の下にはチャネルストッパ領
域４が形成されている。また、図では素子間分離領域の
分離幅Wiが示されている。
第4B図は第4A図と比較するために、LOCOS分離法を用い
て素子間分離された、MOSトランジスタを含む半導体装
置の一例を示す斜視図である。MOSトランジスタの構成
は第4A図と同様である。MOSトランジスタT1,T2の間には
厚いフィールド酸化膜501とチャネルストッパ領域４が
形成されることによって素子間分離領域が形成されてい
る。
て素子間分離された、MOSトランジスタを含む半導体装
置の一例を示す斜視図である。MOSトランジスタの構成
は第4A図と同様である。MOSトランジスタT1,T2の間には
厚いフィールド酸化膜501とチャネルストッパ領域４が
形成されることによって素子間分離領域が形成されてい
る。
第５図は、第4A図に示したMOSトランジスタを含み、本
発明に従った素子間分離領域を有する半導体装置を示す
部分平面図である。素子分離領域500がMOSトランジスタ
T1,T2を分離するように形成されている。
発明に従った素子間分離領域を有する半導体装置を示す
部分平面図である。素子分離領域500がMOSトランジスタ
T1,T2を分離するように形成されている。
第６図は従来のLOCOS分離法と本発明の分離法と分離能
力を示す関係図である。本発明の分離法は従来のLOCOS
分離法に比べて分離幅Wiが１μｍに以下になっても、リ
ーク電流Ilが増加せず、分離能力に優れていることがわ
かる。
力を示す関係図である。本発明の分離法は従来のLOCOS
分離法に比べて分離幅Wiが１μｍに以下になっても、リ
ーク電流Ilが増加せず、分離能力に優れていることがわ
かる。
以上詳しく述べたように、第4A図に示すように本発明に
よれば、第4B図に示されるLOCOS分離法におけるバーズ
・ビークのような分離領域の増大が全くなく、分離幅Wi
はフォトリソグラフィ技術とエッチング技術との加工技
術によって決定される最小寸法にまで縮小することが可
能である。そのため、本発明の分離法はサブミクロン・
オーダの集積度を有する半導体集積回路装置における素
子分離に極めて有利である。また、LOCOS分離法におけ
る厚いフィールド酸化膜成長のような高温度での長時間
の熱処理を必要としないため、チャネルストッパ領域４
の拡がりがほとんどなく、Ｎ型不純物拡散領域3a,3bと
の接合容量の増加が抑制される。その結果、第７図に示
すように、本発明の分離法においては、MOSトランジス
タでのチャネル幅Wcが狭くなるにつれて閾値電圧Vthが
上昇するという狭チャネル効果もほとんど見られない。
また、本発明の分離法は、LOCOS分離法における基板温
度を高温度にする熱処理を必要としないため、基板の不
純物濃度が変わらないので、必ずしもチャネルストッパ
領域を要しない。
よれば、第4B図に示されるLOCOS分離法におけるバーズ
・ビークのような分離領域の増大が全くなく、分離幅Wi
はフォトリソグラフィ技術とエッチング技術との加工技
術によって決定される最小寸法にまで縮小することが可
能である。そのため、本発明の分離法はサブミクロン・
オーダの集積度を有する半導体集積回路装置における素
子分離に極めて有利である。また、LOCOS分離法におけ
る厚いフィールド酸化膜成長のような高温度での長時間
の熱処理を必要としないため、チャネルストッパ領域４
の拡がりがほとんどなく、Ｎ型不純物拡散領域3a,3bと
の接合容量の増加が抑制される。その結果、第７図に示
すように、本発明の分離法においては、MOSトランジス
タでのチャネル幅Wcが狭くなるにつれて閾値電圧Vthが
上昇するという狭チャネル効果もほとんど見られない。
また、本発明の分離法は、LOCOS分離法における基板温
度を高温度にする熱処理を必要としないため、基板の不
純物濃度が変わらないので、必ずしもチャネルストッパ
領域を要しない。
さらに、本発明の素子分離法では、分離領域の酸化シリ
コン膜５の膜厚は多結晶シリコン層2a,2bの膜厚に等し
くなるまでエッチングによって好ましくは削り取られる
ので、全く平坦な素子間分離領域が形成され得る。その
ため、LOCOS分離法で問題となるような段差の発生を防
止することができる。したがって、ゲート電極あるいは
金属配線などの微細パターンを形成する上において好都
合である。なお、酸化シリコン膜５は第3E図に示すよう
に多結晶シリコン層２に対して平坦化させなくてもよ
い。
コン膜５の膜厚は多結晶シリコン層2a,2bの膜厚に等し
くなるまでエッチングによって好ましくは削り取られる
ので、全く平坦な素子間分離領域が形成され得る。その
ため、LOCOS分離法で問題となるような段差の発生を防
止することができる。したがって、ゲート電極あるいは
金属配線などの微細パターンを形成する上において好都
合である。なお、酸化シリコン膜５は第3E図に示すよう
に多結晶シリコン層２に対して平坦化させなくてもよ
い。
また、本発明の分離法ではトレンチ分離法で問題となっ
たトランジスタのリーク電流の発生も抑制することがで
きる。第８図はMOSトランジスタを示す部分平面図であ
る。図において、ソース電極200aとドレイン電極200bが
形成され、その上方にゲート電極８が形成されている。
Lcはチャネル長を示し、Wcはチャネル幅を示している。
第9A図、第9B図はMOSトランジスタのチャネルにキャリ
アが流れる方向に垂直に切断された断面図、すなわち、
第８図のIX−IX線における断面図を示す。第9A図は本発
明の分離法を用いた場合、第9B図はトレンチ分離法を用
いた場合を示す断面図である。第9B図におけるトレンチ
分離では、トレンチ側壁部にチャネルストッパ領域４を
形成するためのＰ型不純物のドーピングが困難である。
また、Ｃで示されるチャネル端のコーナ部において電界
集中が生じ、閾値電圧が低下しやすくなるため、ゲート
電圧によって制御できないリーク電流が発生する。一
方、第9A図に示した本発明による分離法では、チャネル
領域（もともとは、多結晶シリコン層２がその上に存在
した領域）に接して、Ｐ型のチャネルストッパ領域４が
形成されている。さらに、チャネル端では素子分離のた
めの厚い酸化膜５を介してゲート電極８が形成されてい
るため、閾値電圧がむしろわずかに上昇するので、リー
ク電流の発生は完全に防止することができる。
たトランジスタのリーク電流の発生も抑制することがで
きる。第８図はMOSトランジスタを示す部分平面図であ
る。図において、ソース電極200aとドレイン電極200bが
形成され、その上方にゲート電極８が形成されている。
Lcはチャネル長を示し、Wcはチャネル幅を示している。
第9A図、第9B図はMOSトランジスタのチャネルにキャリ
アが流れる方向に垂直に切断された断面図、すなわち、
第８図のIX−IX線における断面図を示す。第9A図は本発
明の分離法を用いた場合、第9B図はトレンチ分離法を用
いた場合を示す断面図である。第9B図におけるトレンチ
分離では、トレンチ側壁部にチャネルストッパ領域４を
形成するためのＰ型不純物のドーピングが困難である。
また、Ｃで示されるチャネル端のコーナ部において電界
集中が生じ、閾値電圧が低下しやすくなるため、ゲート
電圧によって制御できないリーク電流が発生する。一
方、第9A図に示した本発明による分離法では、チャネル
領域（もともとは、多結晶シリコン層２がその上に存在
した領域）に接して、Ｐ型のチャネルストッパ領域４が
形成されている。さらに、チャネル端では素子分離のた
めの厚い酸化膜５を介してゲート電極８が形成されてい
るため、閾値電圧がむしろわずかに上昇するので、リー
ク電流の発生は完全に防止することができる。
さらに、上記実施例ではＮチャネルMOSトランジスタを
例にして説明したが、ＰチャネルMOSトランジスタ、あ
るいは相補型MOSトランジスタであっても導電型の極性
を適切に選択することにより上記実施例と同様の効果を
奏することは言うまでもない。
例にして説明したが、ＰチャネルMOSトランジスタ、あ
るいは相補型MOSトランジスタであっても導電型の極性
を適切に選択することにより上記実施例と同様の効果を
奏することは言うまでもない。
第10図は本発明の素子分離法を相補型MOSトランジスタ
に用いた場合を示す部分断面図である。図において、Ｐ
チャネルMOSトランジスタTPと、ＮチャネルMOSトランジ
スタTNが形成されている。ＮチャネルMOSトランジスタT
Nは、ソース電極203aとドレイン電極203bとその上方に
形成されたゲート電極803とから構成される。ソース電
極203a、ドレイン電極203bの下にはソースN+領域303a、
ドレインN+領域303bが形成されている。これらの不純物
拡散領域303a,303bはＰ型ウェル層101内に形成されてい
る。一方、ＰチャネルMOSトランジスタTPはソース電極2
04aとドレイン電極204bとその上方に形成されたゲート
電極804とから構成される。ソース電極204a、ドレイン
電極204bの下にはソースP+領域304a、ドレインP+領域30
4bが形成されている。これらの不純物拡散領域304a,304
bはＮ型ウェル層102内に形成されている。Ｐ型ウェル層
101、Ｎ型ウェル層102はシリコン基板１の上部に形成さ
れている。ＰチャネルMOSトランジスタTPとＮチャネルM
OSトランジスタTNとを分離するために、ドレイン電極20
3bとソース電極204aとの間に酸化シリコン膜５が充填さ
れており、この例ではＰ型ウェル層101内において酸化
シリコン膜５の下にチャネルストッパ領域４がＰ型の領
域として形成されている。このチャネルストッパ領域４
はＮ型ウェル層102内にもＮ型の領域として形成されて
もよい。また、Ｐ型ウェル層101、Ｎ型ウェル層102のそ
れぞれＰ型不純物濃度、Ｎ型不純物濃度によっては、必
ずしもチャネルストッパ領域４が形成されなくてもよ
い。
に用いた場合を示す部分断面図である。図において、Ｐ
チャネルMOSトランジスタTPと、ＮチャネルMOSトランジ
スタTNが形成されている。ＮチャネルMOSトランジスタT
Nは、ソース電極203aとドレイン電極203bとその上方に
形成されたゲート電極803とから構成される。ソース電
極203a、ドレイン電極203bの下にはソースN+領域303a、
ドレインN+領域303bが形成されている。これらの不純物
拡散領域303a,303bはＰ型ウェル層101内に形成されてい
る。一方、ＰチャネルMOSトランジスタTPはソース電極2
04aとドレイン電極204bとその上方に形成されたゲート
電極804とから構成される。ソース電極204a、ドレイン
電極204bの下にはソースP+領域304a、ドレインP+領域30
4bが形成されている。これらの不純物拡散領域304a,304
bはＮ型ウェル層102内に形成されている。Ｐ型ウェル層
101、Ｎ型ウェル層102はシリコン基板１の上部に形成さ
れている。ＰチャネルMOSトランジスタTPとＮチャネルM
OSトランジスタTNとを分離するために、ドレイン電極20
3bとソース電極204aとの間に酸化シリコン膜５が充填さ
れており、この例ではＰ型ウェル層101内において酸化
シリコン膜５の下にチャネルストッパ領域４がＰ型の領
域として形成されている。このチャネルストッパ領域４
はＮ型ウェル層102内にもＮ型の領域として形成されて
もよい。また、Ｐ型ウェル層101、Ｎ型ウェル層102のそ
れぞれＰ型不純物濃度、Ｎ型不純物濃度によっては、必
ずしもチャネルストッパ領域４が形成されなくてもよ
い。
［発明の効果］ 以上のように、この発明によれば、多結晶シリコン層の
下に半導体基板と逆の導電型を含む半導体領域が形成さ
れ、その多結晶シリコン層のパターンの間に化学的気相
成長法によって絶縁物層が充填されることにより、素子
間分離領域が形成される。多結晶シリコン層の間に化学
的気相成長法によって絶縁物騒が充填されるので、微細
な素子間分離領域の形成が可能となり、電気的特性に優
れた微細な半導体装置を高い歩留りで安価に作製するこ
とが可能となる。
下に半導体基板と逆の導電型を含む半導体領域が形成さ
れ、その多結晶シリコン層のパターンの間に化学的気相
成長法によって絶縁物層が充填されることにより、素子
間分離領域が形成される。多結晶シリコン層の間に化学
的気相成長法によって絶縁物騒が充填されるので、微細
な素子間分離領域の形成が可能となり、電気的特性に優
れた微細な半導体装置を高い歩留りで安価に作製するこ
とが可能となる。
第１図は本発明の一実施例による素子間分離領域を有す
る半導体装置を示す部分断面図、第２図は本発明の別の
実施例による素子間分離領域を有する半導体装置を示す
部分断面図、第3A図、第3B図、第3C図、第3D図、第3E
図、第3F図、第3G図、第3H図は本発明の一実施例による
半導体装置の製造方法を工程順に示す部分断面図、第4A
図は本発明の素子間分離法を用いてMOSトランジスタが
形成された半導体装置を部分的に断面をもって示す斜視
図、第4B図は従来のLOCOS分離法を用いてMOSトランジス
タが形成された半導体装置を示す斜視図、第５図は第4A
図に示す本発明の分離法を用いた半導体装置の平面図、
第６図は本発明の分離法の分離能力を示す関係図、第７
図はMOSトランジスタの狭チャネル効果を、従来のLOCOS
分離法と本発明と分離法とにおいて比較して示す関係
図、第８図はMOSトランジスタを示す部分平面図、第9A
図は本発明の分離法を用いた場合のMOSトランジスタの
チャネル領域を示す部分断面図、第9B図はトレンチ分離
法を用いた場合のMOSトランジスタのチャネル領域を示
す部分断面図、第10図は本発明の分離法を相補型MOSト
ランジスタに用いた場合を示す部分断面図、第11A図、
第11B図は従来のLOCOS分離法を示す部分断面図、第12図
は従来のトレンチ分離法を示す部分断面図である。 図において、１はシリコン基板、2,2a,2bは多結晶シリ
コン層、3a,3bはＮ型不純物拡散領域、４はチャネルス
トッパ領域、５は酸化シリコン膜、21はＮ型不純物であ
る。 なお、各図中、同一符号は同一または相当部分を示す。
る半導体装置を示す部分断面図、第２図は本発明の別の
実施例による素子間分離領域を有する半導体装置を示す
部分断面図、第3A図、第3B図、第3C図、第3D図、第3E
図、第3F図、第3G図、第3H図は本発明の一実施例による
半導体装置の製造方法を工程順に示す部分断面図、第4A
図は本発明の素子間分離法を用いてMOSトランジスタが
形成された半導体装置を部分的に断面をもって示す斜視
図、第4B図は従来のLOCOS分離法を用いてMOSトランジス
タが形成された半導体装置を示す斜視図、第５図は第4A
図に示す本発明の分離法を用いた半導体装置の平面図、
第６図は本発明の分離法の分離能力を示す関係図、第７
図はMOSトランジスタの狭チャネル効果を、従来のLOCOS
分離法と本発明と分離法とにおいて比較して示す関係
図、第８図はMOSトランジスタを示す部分平面図、第9A
図は本発明の分離法を用いた場合のMOSトランジスタの
チャネル領域を示す部分断面図、第9B図はトレンチ分離
法を用いた場合のMOSトランジスタのチャネル領域を示
す部分断面図、第10図は本発明の分離法を相補型MOSト
ランジスタに用いた場合を示す部分断面図、第11A図、
第11B図は従来のLOCOS分離法を示す部分断面図、第12図
は従来のトレンチ分離法を示す部分断面図である。 図において、１はシリコン基板、2,2a,2bは多結晶シリ
コン層、3a,3bはＮ型不純物拡散領域、４はチャネルス
トッパ領域、５は酸化シリコン膜、21はＮ型不純物であ
る。 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−44486（ＪＰ，Ａ) 特開 昭52−128084（ＪＰ，Ａ) 特開 昭56−146281（ＪＰ，Ａ)
Claims (12)
- 【請求項１】第１導電型の半導体基板の主表面上に多結
晶シリコン層を形成するステップと、 前記多結晶シリコン層に、前記第１導電型と逆の第２導
電型の不純物を導入するステップと、 前記多結晶シリコン層を選択的に除去し、間隔を隔てて
多結晶シリコン層のパターンを形成するステップと、 前記間隔を隔てて形成された多結晶シリコン層のパター
ンの間で、前記半導体基板の主表面が露出している箇所
を少なくとも充填する絶縁物層を化学的気相成長法によ
って形成するステップと、 前記多結晶シリコン層に導入された不純物を前記半導体
基板に拡散させ、前記多結晶シリコン層の下に第２導電
型の半導体領域を形成するステップとを備えた、素子間
分離領域を有する半導体装置の製造方法。 - 【請求項２】前記絶縁物層を形成するステップは、少な
くとも酸化シリコン膜を形成するステップを含む、特許
請求の範囲第１項に記載の素子間分離領域を有する半導
体装置の製造方法。 - 【請求項３】前記絶縁物層を形成するステップは、前記
絶縁物層を前記多結晶シリコン層に対して平坦化させる
ステップを含む、特許請求の範囲第１項または第２項に
記載の素子間分離領域を有する半導体装置の製造方法。 - 【請求項４】当該半導体装置の製造方法は、前記半導体
基板の主表面上において、前記絶縁物層によって分離し
て複数個の半導体素子を形成するステップを含む、特許
請求の範囲第１項ないし第３項のいずれかに記載の素子
間分離領域を有する半導体装置の製造方法。 - 【請求項５】前記半導体素子を形成するステップは、前
記半導体領域を形成するステップを含む、特許請求の範
囲第４項に記載の素子間分離領域を有する半導体装置の
製造方法。 - 【請求項６】前記半導体領域を形成するステップは、電
界効果素子の一部を形成するステップを含む、特許請求
の範囲第５項に記載の素子間分離領域を有する半導体装
置の製造方法。 - 【請求項７】前記電界効果素子を形成するステップは、 間隔を隔てて前記半導体基板の主表面上に一方電極と他
方電極とを形成するステップと、 前記一方電極と前記他方電極との上方に絶縁されたゲー
トを形成するステップとを含み、それによって、 前記半導体領域が前記一方電極と前記他方電極とを構成
し、前記一方電極と前記他方電極との間の前記半導体基
板の領域にはチャネル領域が構成される、特許請求の範
囲第６項に記載の素子間分離領域を有する半導体装置の
製造方法。 - 【請求項８】前記一方電極と前記他方電極とを形成する
ステップは、前記一方電極および前記他方電極の少なく
ともいずれか一方を前記多結晶シリコン層につなげるス
テップを含む、特許請求の範囲第７項に記載の素子間分
離領域を有する半導体装置の製造方法。 - 【請求項９】前記絶縁物層を形成するステップは、形成
されるべき前記絶縁物層の下で前記半導体基板の領域
に、反転防止のための反転防止領域を形成するステップ
を含む、特許請求の範囲第８項に記載の素子間分離領域
を有する半導体装置の製造方法。 - 【請求項１０】前記反転防止領域を形成するステップ
は、前記半導体基板と同一の導電型を有し、かつその不
純物濃度が前記半導体基板の有する不純物濃度よりも高
い領域を形成するステップを含む、特許請求の範囲第９
項に記載の素子間分離領域を有する半導体装置の製造方
法。 - 【請求項１１】前記電界効果素子を形成するステップ
は、MOSトランジスタを形成するステップを含む、特許
請求の範囲第６項ないし第10項のいずれかに記載の素子
間分離領域を有する半導体装置の製造方法。 - 【請求項１２】前記電界効果素子を形成するステップ
は、相補型MOSトランジスタを形成するステップを含
む、特許請求の範囲第６項ないし第10項のいずれかに記
載の素子間分離領域を有する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291340A JPH07120705B2 (ja) | 1987-11-17 | 1987-11-17 | 素子間分離領域を有する半導体装置の製造方法 |
| US07/262,303 US4942448A (en) | 1987-11-17 | 1988-10-25 | Structure for isolating semiconductor components on an integrated circuit and a method of manufacturing therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291340A JPH07120705B2 (ja) | 1987-11-17 | 1987-11-17 | 素子間分離領域を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01130542A JPH01130542A (ja) | 1989-05-23 |
| JPH07120705B2 true JPH07120705B2 (ja) | 1995-12-20 |
Family
ID=17767653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62291340A Expired - Fee Related JPH07120705B2 (ja) | 1987-11-17 | 1987-11-17 | 素子間分離領域を有する半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4942448A (ja) |
| JP (1) | JPH07120705B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0357410B1 (en) * | 1988-09-01 | 1993-11-03 | Fujitsu Limited | Semiconductor integrated circuit device |
| JPH02168666A (ja) * | 1988-09-29 | 1990-06-28 | Mitsubishi Electric Corp | 相補型半導体装置とその製造方法 |
| US5173436A (en) * | 1989-11-21 | 1992-12-22 | Texas Instruments Incorporated | Method of manufacturing an EEPROM with trench-isolated bitlines |
| US5051795A (en) * | 1989-11-21 | 1991-09-24 | Texas Instruments Incorporated | EEPROM with trench-isolated bitlines |
| US5428235A (en) * | 1991-06-14 | 1995-06-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device including improved connection structure to FET elements |
| US5250834A (en) * | 1991-09-19 | 1993-10-05 | International Business Machines Corporation | Silicide interconnection with schottky barrier diode isolation |
| JP3239202B2 (ja) * | 1995-12-01 | 2001-12-17 | シャープ株式会社 | Ｍｏｓトランジスタ及びその製造方法 |
| KR100514181B1 (ko) * | 2003-09-03 | 2005-09-13 | 삼성에스디아이 주식회사 | 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823745B2 (ja) * | 1974-10-14 | 1983-05-17 | 松下電器産業株式会社 | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ |
| JPS5918875B2 (ja) * | 1976-04-20 | 1984-05-01 | 松下電器産業株式会社 | 半導体集積回路装置の製造方法 |
| US4151631A (en) * | 1976-09-22 | 1979-05-01 | National Semiconductor Corporation | Method of manufacturing Si gate MOS integrated circuit |
| US4803528A (en) * | 1980-07-28 | 1989-02-07 | General Electric Company | Insulating film having electrically conducting portions |
| JPS6042866A (ja) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1987
- 1987-11-17 JP JP62291340A patent/JPH07120705B2/ja not_active Expired - Fee Related
-
1988
- 1988-10-25 US US07/262,303 patent/US4942448A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4942448A (en) | 1990-07-17 |
| JPH01130542A (ja) | 1989-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992391A (en) | Process for fabricating a control gate for a floating gate FET | |
| US5065208A (en) | Integrated bipolar and CMOS transistor with titanium nitride interconnections | |
| US4931407A (en) | Method for manufacturing integrated bipolar and MOS transistors | |
| JPH0351108B2 (ja) | ||
| JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
| US5409843A (en) | Method of producing a semiconductor device by forming contacts after flowing a glass layer | |
| JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| KR940008026B1 (ko) | Mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| US5192705A (en) | Method for manufacturing semiconductor stacked CMOS devices | |
| JPH0316256A (ja) | 半導体装置の製造方法 | |
| JPH06177376A (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JP3303550B2 (ja) | 半導体装置の製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
| JPH04271166A (ja) | 相補型ｍｏｓ集積回路およびその製造方法 | |
| JPS63114160A (ja) | 相補型ｍｉｓｆｅｔ集積回路 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JP3309995B2 (ja) | 半導体装置 | |
| JPH04101433A (ja) | 半導体装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPH023306B2 (ja) | ||
| JPS5856450A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS6367779A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPH11150266A (ja) | 半導体装置及びその製造方法 | |
| JP3063832B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |