JPH01241142A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に関し、特に微細化が
進んだ集積回路の素子分離技術に関する。

（従来の技術） 最近、半導体装置の微細化が一段と進んでいる。

素子分離も微細化が進んでいるが、従来の選択酸化法（
ＬＯＧＯ５）では、高耐圧化が困難となっている。

ＥＰＲＯＭやＥＥＰＲＯＭ等での電子の書き込み等に用
いる電圧は１５Ｖ〜２０Ｖと特に高いため、素子分離の
微細化が困難である。

第３図を用いて説明する。

まず、シリコン基板２１上に酸化膜２２とＳｉＮ膜（２
３）を全面に形成し、その後選択的にマスク材２４を形
成し、このマスク材（２４）をマスクにＳｉＮ膜（２３
）をエツチング除去する。その後マスク材（２４）とＳ
ｉＮ膜（２３）をマスクにイオン注入法により、チャネ
ル１　ストッパー層（２５）を形成する（第３図・）。

その後ＳｉＮ膜（２３）をマスクに選択酸化法によりフ
ィールド酸化膜（２６）を形成する。その後、　ＳｉＮ
膜を除去する。（第３図ｂ） その後、周知の技術により拡散層（２７）を形成する。

（第３図Ｃ）。この方法によると拡散層（２７）とチャ
ネルストッパー層（２５）が交差する部分ではどちらも
濃度が高く、空令層が短かくなるため逆方向電圧に対す
るリーク電流が多く流れ、拡散層のブレークダウン電圧
も低下し、１５Ｖ以下となり、高耐圧化が出来ない。

このため、フィールド酸化膜厚（２６）を厚くしてチャ
ネルストッパ・−層（２７）の濃度を薄くする方法があ
るが、この方法では、フィールド酸化膜が厚くなるため
に表面の凹凸が大きくなったり、バーズビークが増大し
たり、さらにシリコン基板２１を高温（１０００℃以上
）に長時間さらす事になり、シリコン基板の変形（膨張
したり、反ったりする）および、チャネルストッパー層
の横方向によるしみ出しによるＴｒ特性の変化（ナロー
チャネル効果）等が起こり、微細化が困難となっている
。

このため、フィールド酸化膜厚を厚くしないで高耐圧化
するため図４に示す方法も取られていた。

すなわち、第３図（ａ）同様の工程で、第１のチャネル
ストッパー層（２５）を形成した後、写真蝕刻法により
選択的にフォトレジスト（２９）を形成し、このフォト
レジスト（２９）をマスクに第２のチャネルストッパー
層（３０）を形成する（第４図ａ）、その後第３図の（
ｂ）　（Ｃ）と同様の工程を行なう。この方法では、チ
ャネルストップの働きは濃度のこい第２のチャネルスト
ッパー層（３０）で行なう。この第２チャネルストッパ
ー層（３０）は、拡散層（２７）とは直接接しない。こ
のため、第１のチャネルストッパー層（２５）の濃度を
うずくできるので、２８の所でのブレイクダウン電圧を
低下させず又、ナローチャネル効果を抑える事が出来る
。この方法の問題点として、第２のチャネルストッパー
層（３０）のマスク材であるフォトレジスト（２９）を
写真蝕刻法で形成するため、合せずれにより、ＳｉＮ膜
（２３）と第２チャネルストッパー層（３０）の距離（
Ｌｌ）がずれるため合せずれ分を見込んでやらないとい
けない点と、第２チャネルストッパー層（３０）の寸法
（Ｌ２）が、露光装置により最小寸法が決まり、それ以
下に出来ないという問題があり、この方法でも微細化に
問題があった。

（発明が解決しようとする課題） 前項で記載した問題点を解決できるすなわち、微細化が
可能な高耐圧の素子分離を提供する事を目的とする。

〔発明の構成〕

（課題を解決するための手段） 素子分離の位置を決めるＳｉＮ膜と第２のチャネルスト
ッパー層を自己整合で形成する事により、合せずれを無
くす事と、第２のチャネルストッパー層の幅を露光装置
より決まる最小寸法より小さくする事により、微細化、
高耐圧の素子分離を形成する。

（作　用） 半導体装置の通常の電圧（０〜５ｖ程度）で動作する部
分は高耐圧にする必要がないため、第１のチャネルスト
ッパー層のみで形成出来る。

高耐圧系（１０ｖ以上）は、第２チャネルストッパー層
をＳｉＮ膜と自己整合で形成するため、合せずれの領域
を必要としないので微細化が出来る。　　゛（実施例） 本発明の一実施例を第１図を用いて説明する。

まず、例えばＰ型Ｓｉ基板■を用いてその全面に例えば
熱酸化膜■を５０θ人程度、　Ｐｏ１ｙ−３Ｌ膜■を５
００人程変形成した後、例えばＳｉＮ　ｌ［に）を選択
的に２５００人程度形成した後このＳｉ膜に）をマスク
に第１のチャネルストッパー層（ハ）を例えば、Ｂ＋１
１を加速電圧（Ｖａｃｃ）　＝　４０ＫｅＶ、ドーズ量
（Ｑ）＝ＩＸ１０”／ｃＩＩＴ程度でイオン注入法によ
り形成する。（第１図（ａ）参照）。

次に全面に例えばＣＶＤ法によるＳｉｎ、膜０を５００
０λ程度全面に形成する。（第１図（ｂ）参照）、その
後ＲＩＥ　（リアクティブ、イオン、エツチング）を用
いて、５ｉｎ２膜０をエツチングし、ＳｉＮ膜に）の側
壁部のみに選択的に５ｉｎ２膜０を残置させる。

この時Ｓｉｎ、の幅は約０．５−頻形成される。次にＳ
ｉＮ膜に）および５ｉｎ２膜０をマスクに第２チャネル
ストツバー層■を例えばＢ＋１１を（Ｖａｃｃ）　＝　
４０ＫｅＶ、（Ｑ）；１×１０１４７−程度でイオン注
入法により形成する（第１図（Ｃ）参照）。

この後、例えばＮＨ，Ｆ液により、５ｉｎ２膜０を除去
した後１例えばＳｉＮ　１ｌｉ（イ）をマスクにフィー
ルド酸化膜（８）を０．７μｍ程度形成する（第１図（
ｄ）参照）。

つぎに例えばＣＤＥ　（ケミカル、ドライ、エツチング
）ニヨリ、５ＬＮＷＡ＠）および、Ｐｏ１ｙ−３ｉ膜（
３）を除去した後、周辺の技術により半導体装置を形成
すれば良い。例えば、フィールド酸化膜（８）をマスク
として拡散層（９）を形成する。（第１図（ｅ）参照）
。

この方法によれば、第２のチャネルストッパー層■は、
ＳｉＮ　＠に）に自己整合的に形成される。又Ｌ１は５
ｉｎ２膜０の膜厚で決定されるので、１００人程形成寸
法で制御できる。

さらに、Ｌ２の寸法は、ＳｉＮ膜（イ）の間隔とＳｉＯ
２膜０の膜厚で決まり、その最小寸法は０．１μｓも可
能である。

他の実施例としてＳｉＮ膜■上に選択的にＰｏ１ｙ　−
５Ｌ膜を形成して、このＰｏ１ｙ　−ＳＬを酸化してＳ
ｕｎ、膜として、このＳｉｎ、膜をマスクにＳｉＮ膜を
ＲＩＥでエツチングしても良い。又、このＳｉｎ、膜を
マスクに第１チャネルストッパー層■のイオン注入を行
なっても良い。

又、このＳｉＯ□膜上にｃｖ＋ｏＷ（ＥＤを形成しても
良％Ｎ。

又、ｃｖＤ［（６）の代わりにレジスト膜でも良い。

この時はＰｏ１ｙ　−Ｓｉ膜■は無くても良い。

ＣＶＤ膜０の代わりに不純物を含んだＳｉｎ。

（ＢＰＳＧ　、　ＢＳＧ　、　ＰＳＧ　、　Ａｓ５Ｇ等
）　、　Ｐｏ１ｙ　　Ｓｉ等を使用しても良い。

又、第２図に示す様に例えばＣＶＤ膜０の代わりにＰＳ
Ｇ膜（１６）を用いて第２図（Ｃ）の工程まで進んだ後
、例えばＮ２アニールによりＰＳＧ膜を一部溶融して形
状をなだらかに（三角形の様に）して、これをマスクに
第２チャネルストッパー層（１７）を形状がなだらかに
なる様に形成しても良い。

この方法では第２チャネルストッパー層（１７）の横方
向へのしみ出しを少なくする事が出来る。

Ｃ発明の効果〕 第２チャネルストッパー層の合せずれのための面積が縮
少される。例えば、セル面積が４×３趨＝１２μｓ２と
する時、合せずれを片側０．３μｓを見込まなくすると
３．４　ｘ　３ｐ＝　１０．２μｓ２となり約１５％の
微細化となる。

又、第２チャネルストッパー層の幅を１．０−から０．
４１ｍにしたとすれば、セル面積は２．８　Ｘ　３μｓ
＝８．４μｓ２となり、全部で（合せずれ分も含めて）
約３０％の微細化が出来る事となる。

【図面の簡単な説明】

第１図、第２図は本発明の一実施例の工程断面図、第３
図、第４図は従来法の断面図である。 １．２１・・・ＳＬ基板　　　　　　２，２２・・・５
ｉｎ２膜４．２３−３ｉＮ膜　　　　　　３−Ｐｏ１ｙ
−３ｉ膜５．２５・・・第１チャネルストッパー層７．
１７．３０・・・第２チヤネルストツパー層３−ＣＶ　
Ｄ膜　　　　　　１６−Ｐ　Ｓ　Ｇ膜８．２６・・・フ
ィールド酸化膜　９，２７・・・拡散層２９・・・レジ
スト膜 Ｂ＋ （（Ｌ） ｔｄ、） 第　　１　　図 ＋″′１　　　　　　　　　　　　澹 ＮＮ

Claims (1)

1. 【特許請求の範囲】 １）半導体基板上に少なくとも一層以上の耐酸化性質膜
   を選択的に形成した後、第１のチャネルストッパー層を
   形成する工程と、少なくとも前記耐酸化性膜側壁部に第
   ２のマスク材を選択的に形成した後、前記耐酸化性膜と
   第２のマスク材をマスクに第２のチャネルストッパー層
   を形成する工程と、少なくとも前記耐酸化性膜をマスク
   に半導体基板を選択酸化し、フィールド酸化膜を形成す
   る事工程とを備えた事を特徴とする半導体装置の製造方
   法。 ２）前記第１チャネルマストッパー層より第２のチャネ
   ルストッパー層の不純物濃度が濃い事を特徴とする請求
   項１記載の半導体装置の製造方法。 ３）第２のマスク材が酸化膜から成り、リアクテイブイ
   オンエツチングによる側壁残しによる方法で形成される
   ことを特徴とする請求項１記載の半導体製造方法。