JPH0410662A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0410662A JPH0410662A JP2114737A JP11473790A JPH0410662A JP H0410662 A JPH0410662 A JP H0410662A JP 2114737 A JP2114737 A JP 2114737A JP 11473790 A JP11473790 A JP 11473790A JP H0410662 A JPH0410662 A JP H0410662A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- resist pattern
- polycrystalline
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims abstract description 44
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 238000007667 floating Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241001508691 Martes zibellina Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に、スタッ
クトゲ−h (stacked BaLe)構造を有す
る半導体装置の製造に適用して好適なものである。
クトゲ−h (stacked BaLe)構造を有す
る半導体装置の製造に適用して好適なものである。
[発明の概要〕
本発明は、半導体装置の製造方法において、半導体基板
上にゲート絶縁膜を介して第1の導体膜、絶縁膜、第2
の導体膜及びエツチングストッパー膜を順次形成し、エ
ツチングストッパー膜及び第2の導体膜をパターニング
し、パターニングされたエツチングストッパー膜及び第
2の導体膜を覆うようにレジストパターンを形成し、レ
ジストパターンをマスクとして第1の導体膜をパターニ
ングするようにすることによって、二層レジストを用い
ることなくスタックドゲート構造を形成することができ
るようにしたものである。
上にゲート絶縁膜を介して第1の導体膜、絶縁膜、第2
の導体膜及びエツチングストッパー膜を順次形成し、エ
ツチングストッパー膜及び第2の導体膜をパターニング
し、パターニングされたエツチングストッパー膜及び第
2の導体膜を覆うようにレジストパターンを形成し、レ
ジストパターンをマスクとして第1の導体膜をパターニ
ングするようにすることによって、二層レジストを用い
ることなくスタックドゲート構造を形成することができ
るようにしたものである。
フローティングゲート上に絶縁膜(カップリング絶縁膜
)を介してコントロールゲートが積層されたスタックド
ゲート構造を有するEPROM(Erasable a
nd Programmable Read 0nly
Memory)は従来、次のような方法により製造さ
れている。
)を介してコントロールゲートが積層されたスタックド
ゲート構造を有するEPROM(Erasable a
nd Programmable Read 0nly
Memory)は従来、次のような方法により製造さ
れている。
すなわち、第2図Aに示すように、まず例えばp型シリ
コン(Si )基板101の表面にフィールド絶縁膜1
02を選択的に形成して素子間分離を行った後、このフ
ィールド絶縁膜102で囲まれた活性領域の表面にゲー
ト絶縁膜103を形成する。次に、フローティングゲー
ト形成用の一層目の多結晶Si膜104を全面に形成し
、この多結晶Si膜104に例えばリン(P)のような
不純物をドープして低抵抗化した後、この多結晶Si膜
104をエツチングにより所定形状にパターニングする
。次に、このパターニングされた多結晶Si膜104の
表面に絶縁膜(カップリング絶縁膜)105を形成する
。次に、コントロールゲート形成用の二層目の多結晶S
i膜106を全面に形成し、この多結晶5ill!10
6に例えばPのような不純物をドープして低抵抗化した
後、この多結晶Si膜106上に後述のコントロールゲ
ーL CG ’及びゲート電極G′の形状に対応した形
状のレジストパターン107をリソグラフィーにより形
成する。
コン(Si )基板101の表面にフィールド絶縁膜1
02を選択的に形成して素子間分離を行った後、このフ
ィールド絶縁膜102で囲まれた活性領域の表面にゲー
ト絶縁膜103を形成する。次に、フローティングゲー
ト形成用の一層目の多結晶Si膜104を全面に形成し
、この多結晶Si膜104に例えばリン(P)のような
不純物をドープして低抵抗化した後、この多結晶Si膜
104をエツチングにより所定形状にパターニングする
。次に、このパターニングされた多結晶Si膜104の
表面に絶縁膜(カップリング絶縁膜)105を形成する
。次に、コントロールゲート形成用の二層目の多結晶S
i膜106を全面に形成し、この多結晶5ill!10
6に例えばPのような不純物をドープして低抵抗化した
後、この多結晶Si膜106上に後述のコントロールゲ
ーL CG ’及びゲート電極G′の形状に対応した形
状のレジストパターン107をリソグラフィーにより形
成する。
次に、このレジストパターン107をマスクとして例え
ば反応性イオンエツチング(RIE)法により二層目の
多結晶Si膜106を基板表面と垂直方向にエツチング
する。これによって、第2図Bに示すように、コントロ
ールゲートCG′及び周辺回路を構成するMOS)ラン
ジスタ用のゲート電極G′が形成される。この後、レジ
ストパターン107を残したまま、コントロールゲート
CG′及びこのレジストパターン107を覆うように二
層目のレジストパターン108をリソグラフィーにより
形成する。
ば反応性イオンエツチング(RIE)法により二層目の
多結晶Si膜106を基板表面と垂直方向にエツチング
する。これによって、第2図Bに示すように、コントロ
ールゲートCG′及び周辺回路を構成するMOS)ラン
ジスタ用のゲート電極G′が形成される。この後、レジ
ストパターン107を残したまま、コントロールゲート
CG′及びこのレジストパターン107を覆うように二
層目のレジストパターン108をリソグラフィーにより
形成する。
次に、この二層目のレジストパターン108をマスクと
して絶縁膜105及び−層目の多結晶Si膜104を順
次エツチングすることによって、第2図Cに示すように
、フローティングゲートFGを形成する。このエツチン
グの際には、−層目のレジストパターン107により、
コントロールゲートcG’及びゲート電極G′がエツチ
ングされるのが防止される。
して絶縁膜105及び−層目の多結晶Si膜104を順
次エツチングすることによって、第2図Cに示すように
、フローティングゲートFGを形成する。このエツチン
グの際には、−層目のレジストパターン107により、
コントロールゲートcG’及びゲート電極G′がエツチ
ングされるのが防止される。
以上のようにしてフローティングゲートFG′コントロ
ールゲー)CG’及びゲート電極G′を形成した後、ソ
ース領域及びドレイン領域の形成などの工程を経て、目
的とするEPROMを完成させる。
ールゲー)CG’及びゲート電極G′を形成した後、ソ
ース領域及びドレイン領域の形成などの工程を経て、目
的とするEPROMを完成させる。
上述のように、スタックドゲート構造のEPROMの従
来の製造方法においては、フローティングゲートFG′
を形成するための一層目の多結晶5ill104のエツ
チング時にコントロールゲートCG′及びゲート電極G
′がエツチングされるのを防止するために、コントロー
ルゲートCG′及びゲート電極G′上に一層目のレジス
トパターン107を残したまま、フローティングゲート
FG′形成用の二層目のレジストパターン108を形成
している。この結果、これらの−層目のレジストパター
ン107及び二層目のレジストパターン108が直接接
することになる。このようにレジストパターン107及
びレジストパターン108同士が接する場合には、これ
らのレジストパターン107及びレジストパターン10
8同士が反応して溶解や気泡の発生が起きてしまうとい
う問題がある。このため、従来は、これらのレジストパ
ターン107及びレジストパターン10B同士の反応を
防止するために、下層のレジストパターン107に例え
ば紫外線照射などの前処理をあらかじめ行っておかなけ
ればならなかった。この問題は、二層レジストを用いて
スタックドゲート構造を形成する限り、避けることがで
きないものである。
来の製造方法においては、フローティングゲートFG′
を形成するための一層目の多結晶5ill104のエツ
チング時にコントロールゲートCG′及びゲート電極G
′がエツチングされるのを防止するために、コントロー
ルゲートCG′及びゲート電極G′上に一層目のレジス
トパターン107を残したまま、フローティングゲート
FG′形成用の二層目のレジストパターン108を形成
している。この結果、これらの−層目のレジストパター
ン107及び二層目のレジストパターン108が直接接
することになる。このようにレジストパターン107及
びレジストパターン108同士が接する場合には、これ
らのレジストパターン107及びレジストパターン10
8同士が反応して溶解や気泡の発生が起きてしまうとい
う問題がある。このため、従来は、これらのレジストパ
ターン107及びレジストパターン10B同士の反応を
防止するために、下層のレジストパターン107に例え
ば紫外線照射などの前処理をあらかじめ行っておかなけ
ればならなかった。この問題は、二層レジストを用いて
スタックドゲート構造を形成する限り、避けることがで
きないものである。
従って本発明の目的は、二層レジストを用いることなく
スタックドゲート構造を形成することができる半導体装
置の製造方法を提供することにある。
スタックドゲート構造を形成することができる半導体装
置の製造方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、半導体装置の製
造方法において、半導体基板(1)上にゲート絶縁膜(
3)を介して第1の導体膜(4)、絶縁膜(5)、第2
の導体膜(6)及びエツチングストッパー膜(7)を順
次形成し、エツチングストッパー膜(7)及び第2の導
体膜(6)をパターニングし、パターニングされたエツ
チングストッパー膜(7)及び第2の導体膜(6)を覆
うようにレジストパターン(8)を形成し、レジストパ
ターン(8)をマスクとして第1の導体膜(4)をパタ
ーニングするようにしている。
造方法において、半導体基板(1)上にゲート絶縁膜(
3)を介して第1の導体膜(4)、絶縁膜(5)、第2
の導体膜(6)及びエツチングストッパー膜(7)を順
次形成し、エツチングストッパー膜(7)及び第2の導
体膜(6)をパターニングし、パターニングされたエツ
チングストッパー膜(7)及び第2の導体膜(6)を覆
うようにレジストパターン(8)を形成し、レジストパ
ターン(8)をマスクとして第1の導体膜(4)をパタ
ーニングするようにしている。
ここで、エツチングストッパー膜(7)としては、第1
の導体膜(4)のエツチング時にエツチングストッパー
膜となるものならばどのような膜を用いてもよい。具体
的には、例えば第1の導体膜(4)が多結晶Si膜であ
る場合には、エツチングストッパー膜(7)としては、
例えば二酸化シリコン(SiOz)膜のような絶縁膜の
ほか、例えばタングステン(W)膜のような金属膜など
を用いることができる。
の導体膜(4)のエツチング時にエツチングストッパー
膜となるものならばどのような膜を用いてもよい。具体
的には、例えば第1の導体膜(4)が多結晶Si膜であ
る場合には、エツチングストッパー膜(7)としては、
例えば二酸化シリコン(SiOz)膜のような絶縁膜の
ほか、例えばタングステン(W)膜のような金属膜など
を用いることができる。
上述のように構成された本発明の半導体装置の製造方法
によれば、第1の導体膜(4)のパターニング時には、
パターニングされた第2の導体膜(6)上にはエツチン
グストッパー膜(7)が形成されているので、この第1
の導体膜(4)のパターニングのためのエツチング時に
、パターニングされた第2の導体膜(6)がエツチング
されるのを防止することができる。このため、従来のよ
うに第2の導体膜(6)をパターニングする際に用いた
レジストパターンを残したまま、第1の導体膜(4)の
パターニングのための上層のレジストパターンを形成す
る必要がなくなる。これによって、二層レジストを用い
ることなくスタックドゲート構造を形成することができ
る。
によれば、第1の導体膜(4)のパターニング時には、
パターニングされた第2の導体膜(6)上にはエツチン
グストッパー膜(7)が形成されているので、この第1
の導体膜(4)のパターニングのためのエツチング時に
、パターニングされた第2の導体膜(6)がエツチング
されるのを防止することができる。このため、従来のよ
うに第2の導体膜(6)をパターニングする際に用いた
レジストパターンを残したまま、第1の導体膜(4)の
パターニングのための上層のレジストパターンを形成す
る必要がなくなる。これによって、二層レジストを用い
ることなくスタックドゲート構造を形成することができ
る。
〔実施例]
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、本発明をスタックドゲート構造
のEPROMの製造に適用した実施例である。
明する。この実施例は、本発明をスタックドゲート構造
のEPROMの製造に適用した実施例である。
第1図A〜第1図1は本発明の一実施例によるEPRO
Mの製造方法を示す。
Mの製造方法を示す。
この実施例においては、第1図Aに示すように、まず例
えばp型Si基板1の表面を選択的に熱酸化することに
よりSiO□膜のようなフィールド絶縁膜2を形成して
素子間分離を行った後、このフィールド絶縁膜2で囲ま
れた活性領域の表面に例えば熱酸化法によりSiO□膜
のようなゲート絶縁膜3を形成する。次に、CVD法に
より全面に一層目の多結晶St膜4を形成した後、この
多結晶Si膜4に例えばPのような不純物を熱拡散法や
イオン注入法などによりドープして低抵抗化する。この
多結晶Si膜4の膜厚は、例えば4000人程度程度る
。
えばp型Si基板1の表面を選択的に熱酸化することに
よりSiO□膜のようなフィールド絶縁膜2を形成して
素子間分離を行った後、このフィールド絶縁膜2で囲ま
れた活性領域の表面に例えば熱酸化法によりSiO□膜
のようなゲート絶縁膜3を形成する。次に、CVD法に
より全面に一層目の多結晶St膜4を形成した後、この
多結晶Si膜4に例えばPのような不純物を熱拡散法や
イオン注入法などによりドープして低抵抗化する。この
多結晶Si膜4の膜厚は、例えば4000人程度程度る
。
次に、第1図Bに示すように、この多結晶Si膜4をエ
ツチングによりパターニングして所定形状とする。
ツチングによりパターニングして所定形状とする。
次に、第1図Cに示すように、多結晶Si膜4の表面に
例えば熱酸化法により5iOz膜のような絶縁膜(カッ
プリング絶縁膜)5を形成する。この絶縁膜5の膜厚は
、例えば500人程程度ある。
例えば熱酸化法により5iOz膜のような絶縁膜(カッ
プリング絶縁膜)5を形成する。この絶縁膜5の膜厚は
、例えば500人程程度ある。
次に、第1図りに示すように、CVD法により全面に二
層目の多結晶Si膜6を形成した後、この多結晶Si膜
6に例えばPのような不純物をドープして低抵抗化する
。この多結晶St膜6の膜厚は、例えば4000人程度
程度る。次に、CVD法により、この多結晶Si膜膜上
上、多結晶Si膜のエツチング時のエツチングストッパ
ー膜としての5iOz膜7を形成する。このSiO□膜
7の膜厚は、フロティングゲ−1−F G ′を形成す
るための後述の一層目の多結晶St膜4のエツチング時
に、後述のゲート電極り′上にこのSing膜7が残る
ような膜厚に選ばれる。すなわち、SiO□膜7の膜厚
−(多結晶St膜4の膜厚/選択比)+(絶縁膜5の膜
厚)+(オーバーエツチング量など)である。
層目の多結晶Si膜6を形成した後、この多結晶Si膜
6に例えばPのような不純物をドープして低抵抗化する
。この多結晶St膜6の膜厚は、例えば4000人程度
程度る。次に、CVD法により、この多結晶Si膜膜上
上、多結晶Si膜のエツチング時のエツチングストッパ
ー膜としての5iOz膜7を形成する。このSiO□膜
7の膜厚は、フロティングゲ−1−F G ′を形成す
るための後述の一層目の多結晶St膜4のエツチング時
に、後述のゲート電極り′上にこのSing膜7が残る
ような膜厚に選ばれる。すなわち、SiO□膜7の膜厚
−(多結晶St膜4の膜厚/選択比)+(絶縁膜5の膜
厚)+(オーバーエツチング量など)である。
ここで、選択比=(多結晶Si膜のエツチング速度)/
(S i Oz膜のエツチング速度)である。具体的
には、この5in2膜7の膜厚は、例えば2000〜3
000人程度である。こ程度、この5iOz膜7上に後
述のコントロールゲートCG及び周辺回路を構成するM
O3I−ランジスタ用のゲート電極Gの形状に対応した
形状のレジストパターン8をリソグラフィーにより形成
する。
(S i Oz膜のエツチング速度)である。具体的
には、この5in2膜7の膜厚は、例えば2000〜3
000人程度である。こ程度、この5iOz膜7上に後
述のコントロールゲートCG及び周辺回路を構成するM
O3I−ランジスタ用のゲート電極Gの形状に対応した
形状のレジストパターン8をリソグラフィーにより形成
する。
次に、このレジストパターン8をマスクとじて例えばR
IE法によりSing膜7及び二層目の多結晶Si膜6
を基板表面と垂直方向に順次エツチングした後、このレ
ジストパターン8を除去する。
IE法によりSing膜7及び二層目の多結晶Si膜6
を基板表面と垂直方向に順次エツチングした後、このレ
ジストパターン8を除去する。
これによって、第1図Eに示すように、コントロールゲ
ー1−CG及び周辺回路を構成するMOS)ランジスタ
用のゲート電極Gが形成される。この後、コントロール
ゲートCG及びその上に形成されたSiO□膜7を覆う
ように二層目のレジストパターン9をリソグラフィーに
より形成する。
ー1−CG及び周辺回路を構成するMOS)ランジスタ
用のゲート電極Gが形成される。この後、コントロール
ゲートCG及びその上に形成されたSiO□膜7を覆う
ように二層目のレジストパターン9をリソグラフィーに
より形成する。
次に、このレジストパターン9をマスクとして絶縁膜5
及び−層目の多結晶Si膜4をエツチングする。これに
よって、第1図Fに示すように、フローティングゲート
FCが形成される。このエツチング時には、ゲート電極
G上にはエツチングストッパー膜としての5i02膜7
が形成されているので、このゲート電極Gがエツチング
されるおそれはない。
及び−層目の多結晶Si膜4をエツチングする。これに
よって、第1図Fに示すように、フローティングゲート
FCが形成される。このエツチング時には、ゲート電極
G上にはエツチングストッパー膜としての5i02膜7
が形成されているので、このゲート電極Gがエツチング
されるおそれはない。
次に、レジストパターン9を除去した後、第1図Gに示
すように、熱酸化法によりフローティングゲー)FC、
コントロールゲー1−CG及びゲート電極Gの表面に5
iO7膜10を形成する。次に、フローティングゲート
FG及びゲート電極Gをマスクとしてp型Si基板1中
に例えばヒ素(As )のようなn型不純物を高濃度に
イオン注入することにより、フローティングゲートFC
に対して自己整合的に例えばn゛型のソース領域11及
びドレイン領域12を形成するとともに、ゲート電極G
に対して自己整合的に例えばn゛型のソース領域13及
びドレイン領域14を形成する。フローティングゲート
FG、コントロールゲートCG、ソース領域11及びド
レイン領域12により、メモリトランジスタが形成され
る。また、ゲート電極G、ソース領域13及びドレイン
領域14により、周辺回路用のnチャネルMO3I−ラ
ンジスタが形成される。この後、CVD法により全面に
例えば5iOz膜15を形成する。このSiO□膜15
の膜厚は、例えば3000人程度程度る。
すように、熱酸化法によりフローティングゲー)FC、
コントロールゲー1−CG及びゲート電極Gの表面に5
iO7膜10を形成する。次に、フローティングゲート
FG及びゲート電極Gをマスクとしてp型Si基板1中
に例えばヒ素(As )のようなn型不純物を高濃度に
イオン注入することにより、フローティングゲートFC
に対して自己整合的に例えばn゛型のソース領域11及
びドレイン領域12を形成するとともに、ゲート電極G
に対して自己整合的に例えばn゛型のソース領域13及
びドレイン領域14を形成する。フローティングゲート
FG、コントロールゲートCG、ソース領域11及びド
レイン領域12により、メモリトランジスタが形成され
る。また、ゲート電極G、ソース領域13及びドレイン
領域14により、周辺回路用のnチャネルMO3I−ラ
ンジスタが形成される。この後、CVD法により全面に
例えば5iOz膜15を形成する。このSiO□膜15
の膜厚は、例えば3000人程度程度る。
次に、全面にレジスト(図示せず)を塗布した後、例え
ばRIE法により基板表面と垂直方向にエッチバックを
行い、第1図Hに示すように表面を平坦化する。
ばRIE法により基板表面と垂直方向にエッチバックを
行い、第1図Hに示すように表面を平坦化する。
次に、第1図Iに示すように、CVD法により全面にリ
ンシリケートガラス(psc)膜やホウ素リンシリケー
トガラス(BPSG)膜やヒ素シリケートガラス(As
S G )膜のような層間絶縁膜16を形成した後、
この層間絶縁膜16のリフローを行って表面を平坦化す
る。次に、この層間絶縁膜16上に所定形状のレジスト
パターン17をリソグラフィーにより形成した後、この
レジストパターン17をマスクとして層間絶縁膜16.
5iO7膜15及びSiO□膜7を順次エツチングする
ことによりコンタクトホールCを形成する。このエツチ
ングにおいては、例えばウェットエツチングやプラズマ
エツチングのような等方性エツチングを行った後、引き
続いて例えばRIEのような異方性エツチングを行う。
ンシリケートガラス(psc)膜やホウ素リンシリケー
トガラス(BPSG)膜やヒ素シリケートガラス(As
S G )膜のような層間絶縁膜16を形成した後、
この層間絶縁膜16のリフローを行って表面を平坦化す
る。次に、この層間絶縁膜16上に所定形状のレジスト
パターン17をリソグラフィーにより形成した後、この
レジストパターン17をマスクとして層間絶縁膜16.
5iO7膜15及びSiO□膜7を順次エツチングする
ことによりコンタクトホールCを形成する。このエツチ
ングにおいては、例えばウェットエツチングやプラズマ
エツチングのような等方性エツチングを行った後、引き
続いて例えばRIEのような異方性エツチングを行う。
次に、レジストパターン17を除去した後、例えばスパ
ッタ法により全面に例えばアルミニウム(AI)膜を形
成し、この^l膜をエツチングにより所定形状にバター
ニングすることにより配線を形成して、目的とするEP
ROMを完成させる。
ッタ法により全面に例えばアルミニウム(AI)膜を形
成し、この^l膜をエツチングにより所定形状にバター
ニングすることにより配線を形成して、目的とするEP
ROMを完成させる。
以上のように、この実施例によれば、二層目の多結晶S
i膜膜上上多結晶Si膜のエツチング時にエツチングス
トッパー膜となる5iOz膜7を形成した後にこのSi
O□膜7上にレジストパターン8を形成し、このレジス
トパターン8をマスクとしてSiO□膜7及び二層目の
多結晶Si膜6をエツチングすることによりコントロー
ルゲートCG及びゲート電極Gを形成するようにしてい
るので、フローティングゲートFCを形成するための一
層目の多結晶Si膜4のエツチング時には、ゲート電極
G上にエツチングストッパー膜としてのSing膜7が
残されている。このため、−層目の多結晶Si膜4のエ
ツチング時に、−層目のレジストパターン8を残してお
く必要がなくなる。すなわち、この実施例によれば、二
層レジストを用いることなくスタックドゲート構造を形
成することができる。
i膜膜上上多結晶Si膜のエツチング時にエツチングス
トッパー膜となる5iOz膜7を形成した後にこのSi
O□膜7上にレジストパターン8を形成し、このレジス
トパターン8をマスクとしてSiO□膜7及び二層目の
多結晶Si膜6をエツチングすることによりコントロー
ルゲートCG及びゲート電極Gを形成するようにしてい
るので、フローティングゲートFCを形成するための一
層目の多結晶Si膜4のエツチング時には、ゲート電極
G上にエツチングストッパー膜としてのSing膜7が
残されている。このため、−層目の多結晶Si膜4のエ
ツチング時に、−層目のレジストパターン8を残してお
く必要がなくなる。すなわち、この実施例によれば、二
層レジストを用いることなくスタックドゲート構造を形
成することができる。
そして、これによって、従来のように一層目のレジスト
パターン8及び二層目のレジストパターン9が直接接す
ることにより生じる問題を回避することができる。
パターン8及び二層目のレジストパターン9が直接接す
ることにより生じる問題を回避することができる。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、二層目の多結晶Si
膜6によりコントロールゲートCG及びゲート電極Gを
形成しているが、これらのコントロールゲー1− CG
及びゲート電極Gは、例えばPのような不純物がドープ
された多結晶St腹膜上例えばタングステンシリサイド
(WSiz )膜のような高融点金属シリサイド膜を重
ねたポリサイド膜により形成することも可能である。
膜6によりコントロールゲートCG及びゲート電極Gを
形成しているが、これらのコントロールゲー1− CG
及びゲート電極Gは、例えばPのような不純物がドープ
された多結晶St腹膜上例えばタングステンシリサイド
(WSiz )膜のような高融点金属シリサイド膜を重
ねたポリサイド膜により形成することも可能である。
また、上述の実施例においては、本発明をEPROMの
製造に適用した場合について説明したが、本発明は、ス
タックドゲート構造を有する他の半導体装置、例えばE
E P ROM (ElectricallyEra
sable and Programmable Re
ad 0nly Memory)の製造に適用すること
も可能である。
製造に適用した場合について説明したが、本発明は、ス
タックドゲート構造を有する他の半導体装置、例えばE
E P ROM (ElectricallyEra
sable and Programmable Re
ad 0nly Memory)の製造に適用すること
も可能である。
本発明は、以上述べたように構成されているので、第1
の導体膜のエツチング時にはパターニングされた第2の
導体膜上にエツチングストッパー膜が残されているので
、このエツチングストッパー膜により、バターニングさ
れた第2の導体膜が第1の導体膜のエツチング時にエツ
チングされるのを防止することができる。このため、第
1の導体膜のエツチング時に、第2の導体膜のパターニ
ング時に用いるレジストパターンを残しておく必要がな
くなる。これによって、二層レジストを用いることなく
スタックドゲート構造を形成することができる。
の導体膜のエツチング時にはパターニングされた第2の
導体膜上にエツチングストッパー膜が残されているので
、このエツチングストッパー膜により、バターニングさ
れた第2の導体膜が第1の導体膜のエツチング時にエツ
チングされるのを防止することができる。このため、第
1の導体膜のエツチング時に、第2の導体膜のパターニ
ング時に用いるレジストパターンを残しておく必要がな
くなる。これによって、二層レジストを用いることなく
スタックドゲート構造を形成することができる。
第1図A〜第1図1は本発明の一実施例によるEPRO
Mの製造方法を工程順に説明するための断面図、第2図
A〜第2図Cは従来のEPROMの製造方法を工程順に
説明するための断面図である。 図面における主要な符号の説明 lap型Si基板、 2:フィールド絶縁膜、3:ゲー
ト絶縁膜、 4ニ一層目の多結晶Si膜、5:絶縁膜、
6:二層目の多結晶Si膜、7:5iO7膜、 8
.9ニレジストパターン、FG:フローティングゲート
、 CG:コントロールゲート、 G:ゲート電極。 代理人 弁理士 杉 浦 正 知 ■7
Mの製造方法を工程順に説明するための断面図、第2図
A〜第2図Cは従来のEPROMの製造方法を工程順に
説明するための断面図である。 図面における主要な符号の説明 lap型Si基板、 2:フィールド絶縁膜、3:ゲー
ト絶縁膜、 4ニ一層目の多結晶Si膜、5:絶縁膜、
6:二層目の多結晶Si膜、7:5iO7膜、 8
.9ニレジストパターン、FG:フローティングゲート
、 CG:コントロールゲート、 G:ゲート電極。 代理人 弁理士 杉 浦 正 知 ■7
Claims (1)
- 【特許請求の範囲】 半導体基板上にゲート絶縁膜を介して第1の導体膜、絶
縁膜、第2の導体膜及びエッチングストッパー膜を順次
形成し、 上記エッチングストッパー膜及び上記第2の導体膜をパ
ターニングし、 パターニングされた上記エッチングストッパー膜及び上
記第2の導体膜を覆うようにレジストパターンを形成し
、 上記レジストパターンをマスクとして上記第1の導体膜
をパターニングするようにしたことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2114737A JPH0410662A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2114737A JPH0410662A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0410662A true JPH0410662A (ja) | 1992-01-14 |
Family
ID=14645383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2114737A Pending JPH0410662A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0410662A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5658813A (en) * | 1993-06-28 | 1997-08-19 | Nec Corporation | Method for manufacturing a semiconductor integrated circuit device having a stack gate structure |
US5736750A (en) * | 1993-01-18 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
JP2005515638A (ja) * | 2002-01-15 | 2005-05-26 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 不揮発性2トランジスタ半導体メモリーセル、および、その製造方法 |
-
1990
- 1990-04-27 JP JP2114737A patent/JPH0410662A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736750A (en) * | 1993-01-18 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
US5891766A (en) * | 1993-01-18 | 1999-04-06 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
US6114728A (en) * | 1993-01-18 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material |
US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
US5658813A (en) * | 1993-06-28 | 1997-08-19 | Nec Corporation | Method for manufacturing a semiconductor integrated circuit device having a stack gate structure |
JP2005515638A (ja) * | 2002-01-15 | 2005-05-26 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 不揮発性2トランジスタ半導体メモリーセル、および、その製造方法 |
US7709884B2 (en) | 2002-01-15 | 2010-05-04 | Infineon Technologies Ag | Non-volatile two transistor semiconductor memory cell and method for producing the same |
US8159020B2 (en) | 2002-01-15 | 2012-04-17 | Infineon Technologies Ag | Non-volatile two transistor semiconductor memory cell and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3239202B2 (ja) | Mosトランジスタ及びその製造方法 | |
JPH07263677A (ja) | 半導体装置およびその製造方法 | |
JP2000150459A (ja) | エッチング方法及びこれを用いた半導体装置の製造方法 | |
JP3450262B2 (ja) | 回路製造方法、回路装置 | |
JPH0410662A (ja) | 半導体装置の製造方法 | |
JPS63186477A (ja) | 半導体装置の製造方法 | |
JPH11220122A (ja) | 半導体装置の製造方法 | |
JPH08181223A (ja) | 半導体装置の製造方法 | |
JPH09321233A (ja) | 半導体装置の製造方法 | |
JPH06177351A (ja) | 半導体装置の製造方法 | |
JP3371196B2 (ja) | パターン形成方法 | |
JP3075351B2 (ja) | 半導体装置およびその製造方法 | |
JP2001326287A (ja) | 半導体装置の製造方法 | |
JPH0964294A (ja) | 半導体装置の製造方法 | |
JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JPH03235336A (ja) | 半導体装置の製造方法 | |
JP3235091B2 (ja) | Mis型半導体装置の製造方法 | |
JP3259439B2 (ja) | 半導体装置の製造方法 | |
JP2001267558A (ja) | 半導体装置の製造方法 | |
JPH04342166A (ja) | 半導体装置 | |
JPS61224414A (ja) | 半導体装置の製造方法 | |
JPH0247871A (ja) | 半導体装置の製造方法 | |
JPH0575071A (ja) | 半導体装置の製造方法 | |
JPH01280352A (ja) | 半導体装置の製造方法 | |
JPH05291530A (ja) | 半導体装置およびその製造方法 |