JPS63186477A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 本発明におけるＥＰＲＯＭ形成工程を説明するための模
式図　　〔第１図（ａ）〜（ｈ）〕発明の効果 〔概要〕 Ｅ　Ｐ　ＲＯＭ　（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍ
ｍａｂｌｅ　Ｒｅａｄ　ＯｎｌｙＭｅｍｏｒｙ）におい
て、素子間分離のフィールド酸化膜を半導体基板上のポ
リシリコン層の酸化により形成し、フィールド闇値電圧
を高くし、フローティングゲートをフィールド酸化膜と
同時にセルファライン的に形成し、また、ｖｔｈ制御用
イオン注入とチャネルカント用イオン注入が同時で済む
ので、工程短縮が可能となる。

〔産業上の利用分野〕

本発明はＥＰＲＯＭの製造方法に係わり、詳しくは、メ
モリセルの素子間分離とフローティングゲートを、同時
にセルファライン的に形成する方法に関する。

半導体集積回路をよりコンパクトに、より集積度を高く
、より低度にすることは時代の趨勢であり、そのために
種々の努力がなされており、ＥＦＲＯＭに対しても同様
である。

従来のＥＦＲＯＭは、フィールド酸化膜の下にチャネル
カットｊＪｆ域を形成するために、Ｓｉ基板上の５ｉＪ
４膜に開口を形成してチャネルカット用の不純物イオン
を注入した後に熱酸化によりフィールド酸化膜を形成す
るため、チャネルカプト用の不純物がフィールド酸化膜
に取り込まれ、フィールド闇値電圧が低くなる欠点があ
る。

本発明は注入不純物イオンがフィールド酸化膜に取り込
まれることのない、且つイオン注入工程を一回減少出来
る方法を提供しようとするものである。

〔従来の技術〕

第２図（ａ）　〜（ｈ）は従来例におけるＥＰＲＯＭ形
成工程を説明するための模式図である。

第２図（ａ）、（ｂ）　、（ｃ）　１．（ｄ）　、（ｅ
）　、（ｆ−１）は第２図（ｈ）に示すＹ方向における
断面図、第２図（ｆ−２）、（ｇ）は第２図（ｈ）に示
すＸ方向における断面図、第２図（ｈ）は斜視図である
。

第２図（ａ）はＳｉ基板上にＳｉ３Ｎ４膜を形成した状
態を示す。

この図において、１はＰ型のＳｉ基板で、これを熱酸化
して表面に厚さ約５００人のＳｉＯ□膜３１膜形１する
。ついで、ＣＶＤ法により厚さ約１５００人の５ｉＪ４
膜５を被着形成する。

第２図（ｂ）はイオン注入によりチャネルカットイオン
注入領域を形成した状態を示す。

フォトレジストを塗布して通常のリソグラフィツク技術
によりパターニングした後、ＲＩＥによる異方性エツチ
ングにより５ｉＪ４膜５に開口３２を形成し、Ｓ　ｉ　
０２　Ｊｌ！’ｔ’を表出する。異方性工・・チングは
ガス：ＣＦ４＋Ｏ□による。

５ｉｓＮ＊膜５をマスクにし、５ｉＯｚ膜３１を透過し
てポロン（Ｂ゛）イオン注入を行い、開口３２の部分の
Ｓｉ基板１の表面層にチャネルカットイオン注入領域３
３を形成する。

第２図（ｃ）はフィールド酸化膜を形成した状態を示す
。

Ｓｉ３Ｎ、膜５をマスクとして熱酸化してＳｉ基板１の
開口３２の部分にフィールド酸化膜７を厚さ約６０００
人形成する。

このフィールド酸化膜７は縦方向（この図においては、
紙面に垂直な方向）に長い矩形状パターンに形成される
。この矩形状パターンの長辺は、ソース領域相互の間隔
に等しい長さをもつ。

このフィールド酸化膜７の形成により、前工程でイオン
注入されたチャネルカットイオン注入領域３３のＢ＋イ
オンのうち多くのものがフィールド酸化膜７の中に取り
込まれ、Ｓｉｌ板１内に残るものは僅かとなる。

第２図（ｄ）は５ｉＪａ膜除去後、Ｂ゛イオン注入より
ｖｔｈ制御イオン注入領域を形成した状態を示す。

熱燐酸によりＢ＋　３Ｎ４膜５を除去したのち、Ｂ゛イ
オン注入行い、Ｓｉ基板１の表面層領域でフィールド酸
化膜７の形成されていない領域にチャネル部の闇値電圧
調整のためのｖｔｈ制御イオン注入領域８を形成する。

第２図（ｅ）はポリシリコン層を被着後、パターニング
し表面酸化した状態を示す。

ＣＶＤ法により厚さ約２０００人のポリシリコン層を被
着し、これにガス拡散により燐をドーピングした後、パ
ターニングしてポリシリコン層３を形成する。このポリ
シリコン層３のパターンは、横方向には、２つの相隣る
フィールド酸化膜７に跨がってかかり、縦方向には、フ
ィールド酸化膜７の全長さをカバーする長さのものであ
る。

ついで、熱酸化してポリシリコン層３の表面に厚さ約４
００人のＳｉｎｇ膜３４全３４する。

第２図（ｆ−１）はコントロールゲート用ポリシリコン
層を被着し、ポリシリコン層を異方性エツチングしてパ
ターニングした状態を示す。

ＣＶＤ法により厚さ約４０００人のポリシリコン層９を
被着形成し、これに鱗を拡散によりドーピングする。

ついで、マスキングしてフローティングゲート、コント
ロールゲートを形成するためのポリシリコン層９からポ
リシリコン層３までの開口を形成する。この状況を、こ
の図のＡ・１−Ａ・２断面を示す第２図（ｆ−２）によ
り説明する。

第２図（ｆ−２）において、フォトレジスト（図示して
いない）のマスクにより異方性エツチングを行う。まず
、ガスとして５ｉＣＩ、を用いたＲＩＥによりポリシリ
コン層９をエツチングする。これによりＳｉＯ□膜３４
が露出する。（このとき、フィールド酸化膜７の上にあ
っては、フィールド酸化膜７が露出する。） つぎに、ガスをＣＣｌ４に切り替えて５ｉｎ２膜３４を
約４００人エツチングして除去する。（このとき、フィ
ールド酸化膜７の上にあっては、フィールド酸化膜７自
身がエツチングされるが、元の厚さが厚いので僅かに凹
むに過ぎない。） 再ヒカスヲＳ　ｉ　ＣＩ　＜に切り替えてポリシリコン
層３をエツチングすることによりＳｉｏ２膜３１全３１
する。（このとき、フィールド酸化膜７の上には変化な
し。） これにより、横方向（この図では紙面に対し垂直方向）
に長く延びる、開口３５３と開口３５Ｄを交互に形成す
る。開口３５Ｓの底はＳｉＯ□膜３１膜形１され、開口
３５Ｄの底はＳｉＯ□膜３１膜形１−ルド酸化膜７で形
成されている。

ポリシリコン層３はフッ０−テインイ゛ゲートとなるも
ので、横方向にはフィールド酸化膜７の上で終端するの
で矩形状のパターンをもち、ポリシリコン層９は横方向
に長く延びたコントロールゲートを兼ねたワード線を形
成する。

第２図（ｇ）はポリシリコン層表面を酸化した後、イオ
ン注入を行い、ソース、ドレインイオン注入領域を形成
した状態を示す。

この図は前の図、第２図Ｄ−２）と同じ方向の断面にお
けるものである。

この図において、熱酸化して厚さ約２００人のＳｉＯ□
膜３６をポリシリコン層３とポリシリコン層９の表面に
形成する。

ついで、砒素（Ａｓ”）イオン注入を行い、開口３５Ｓ
の底のＳｉ基板１の表面層にソースイオン注入領域１５
Ｓを、開口３５Ｄ（７＞底の５ｉｎ２膜３１の下のＳｉ
基板１の表面層にはドレインイオン注入領域１５Ｄを形
成する。

これらイオン注入領域は、イオン注入後の熱処理を受け
ることにより活性化され、ソースイオン注入領域１５Ｓ
、ドレインイオン注入領域１５Ｄハ夫々、ソース領域１
９Ｓ、ドレイン領域１９Ｄとなる。

第２図（ｈ）はＳｉＯ□膜、ＰＳＧ膜を被覆後、コンタ
クトホールを開口しアルミニウム（Ａ１）電極を形成し
た状態の斜視図である。

ＣＶＤ法７：　Ｓ　ｉ　ＯＺ膜１６を厚さ約４０００人
被着し、ついでＰ　Ｓ　Ｇ　（Ｐｈｏｓｐｈｏ−Ｓｉｌ
ｉｃａｔｅ　Ｇｌａｓｓ）膜１７を厚さ約８０００人、
ＣＶＤ法で被着形成する。

ついで、ＰＳＧ膜１７　、Ｓｉｎ、膜Ｌ　６　、Ｓｉｎ
ｇ膜３１膜間１してコンタクトホールを形成した後、Ａ
Ｉを厚さ約１μｍ被着し、パターニングしてビット線１
８を形成する。このビット線１８は縦方向に長く延びる
線条のパターンをもつ。

〔発明が解決しようとする問題点〕

従来例におけるＥＰＲＯＭの形成方法によると、フィー
ルド酸化膜の下にチャネルカット領域を形成するために
、Ｓｉ基板上のＳｉ３Ｎ４膜に開口を形成してチャネル
カット用の不純物イオンを注入した後に熱酸化によりフ
ィールド酸化膜を形成するため、チャネルカット用の不
純物がフィールド酸化膜に取り込まれ、フィールド闇値
電圧が低くなる欠点がある。

〔問題点を解決するための手段〕

上記問題点の解決は、半導体基板上の第１の絶縁膜層を
形成し、不純物イオンを注入してイオン注入領域を形成
する工程と、前記第１の絶縁膜層上に順次、ポリシリコ
ン層、第２の絶縁膜層を形成し、更にこの上に耐酸化性
膜を被覆し、この耐酸化性膜に第１の開口を設け酸化処
理を行うことにより、第１の開口の領域のポリシリコン
層を選択的に酸化し、表面より第１の絶縁膜層に達する
、縦横に交叉する格子状配列のフィールド酸化膜を形成
する工程と、この上に、導体層を被覆した後、横方向に
延びるフィールド酸化膜の領域上の導体層を除去して、
第２の開口を形成する工程と、ついで、第２の開口内に
おけるフィールド酸化膜および第１の絶縁膜層を選択的
に除去して、半導体基板を表出せしむる工程と、前記半
導体基板の表面に不純物をイオン注入し、ソース領域と
ドレイン領域を形成する工程とを有している本発明によ
る半導体装置の製造方法により達成される。

〔作用〕

半導体基板上に第１の絶縁膜を形成したのち、イオン注
入によりイオン注入領域を形成し、ついで前記第１の絶
縁膜の上にポリシリコン層を形成し、　耐酸化性膜をマ
スクにしたＬＯＧＯ５（ＬＯＣａｌＯｘｉｄａｔｉｏｎ
　ｏｆ　５ｉｌｉｃｏｎ　）法でフィールド酸化膜を形
成すると同時に、耐酸化性膜の下にポリシリコンのフロ
ーティングゲートを形成するもので、フィールド酸化膜
形成は第１の絶縁膜の上のポリシリコン層のみによって
行われ、Ｓｉ基板中のＳｉは酸化に預からないので、こ
の領域の不純物はそのままとなる。

ついで、コントロールゲートとなる導体層をパターニン
グして形成した後、ソース領域、ドレイン領域形成用の
開口をフィールド酸化膜に設け、イオン注入してＥＰＲ
ＯＭを形成する。

Ｃ実施例〕 第１図（ａ）〜（ｈ）は本発明におけるＢＦＲＯＭ形成
工程を説明するための模式図である。

これら図において、第２図と同じ対象物は同じ符号で示
す。

第１図（ａ）、（ｂ）　、（ｃ）　、（ｇ）は第１図（
ｈ）におけるＸ方向からみた断面図である。第１図（ｄ
）、（ｅ）　、（ｆ）　、（ｈ）は斜視図である。

第１図（ａ）はＳｉ基板上に第１の絶縁膜層を設け、イ
オン注入してイオン注入領域を形成した状態を示す。

この図において、１は半導体基板でＰ型のＳｔ基板であ
る。これを熱酸化して表面に厚さ約４００人の第１の絶
縁膜層２のＳｉｎ、膜を形成する。

ついで、Ｂ゛イオン注入行いＳｉ基板１の表面層にｖｔ
ｈ制御用のイオン注入領域８を形成する。

このイオン注入領域８はチャネルカットの役も果たす。

第１図（ｂ）はポリシリコン層、第２の絶縁膜層を被覆
した後、その上に開口を設けたＳｉ３Ｎ＜膜を形成した
状態を示す。

ポリシリコン層３をＣＶＤ法で厚さ約２００人形成し、
これにｍ　（ｐ）をドーピングする。

この表面に第２の絶縁膜層４としてＳｉ０ｇ膜を熱酸化
により厚さ約２００人形成する。

この上にＣＶＤ法で耐酸化性膜５として５ｉＪ４膜を厚
さ約３００人波着し、通常のフォトリソグラフィ技術に
よりパターニングした後、ＲＩＥによる異方性エツチン
グにより５ｉＪｎ膜５に第１の開口６を形成し、ＳｔＯ
□膜４を表出する。異方性エツチングはガス：ＣＦ４　
＋Ｑ２による。

第１図（ｃ）はフィールド酸化膜を形成した後、導体層
を被着した状態を示す′。

耐酸化性膜の５ｉＪ４膜５をマスクにして選択酸化を行
い、第１の開口６の領域のポリシリコン層３を５ｉ０２
膜２に達するまで酸化し、フィールド酸化膜７を形成す
る。このフィールド酸化膜７はＳｉ基板１の上に縦横に
交叉した格子状に形成され、５ｉＪ４膜５の下にはポリ
シリコン層３が、この格子状のフィールド酸化膜７に囲
まれた状態で形成される。

その上に、導体層としてポリシリコン層９をＣＶＤ法で
厚さ約８０００人被着形成し、燐をドープする。

第１図（ｄ）はフォトレジストをマスクにして導体層を
エツチングし、パターニングした状態を示す。

フォトレジスト１０を塗布し、パターニングした後、５
ｉＣ１ａガスを用いてポリシリコン層９をＲＩＥによる
異方性エツチングを行い、第２の開口１１を形成し、下
部のフィールド酸化膜７を表出させる。この第２の開口
１１は、この図に示す横方向に長く延びるフィールド酸
化膜７の上に形成されたものである。

第１図（ｅ）はドレイン領域限定用のフォトレジストの
パターンを形成した状態を示す。

前工程で使用したフォトレジスト１０に重ねてドレイン
領域限定用のフォトレジスト１２のパターンを形成する
。このフォトレジスト１２は第２の開口１１のうち、ソ
ース領域を形成する開口は被覆せず、ドレイン領域が形
成される開口の一部を被覆する。第２の開口１１におい
て、ソース領域形成用開口と、ドレイン領域形成用開口
は一つ置きに交互に形成されている。従って、このフォ
トレジスト１２のパターンは、第２の開口１１のうちド
レイン領域形成用開口において、縦方向に延びるフィー
ルド酸化膜７の上を被覆するものである。

第１図（ｆ）はＳｉ０ｇ膜を異方性エツチングした状態
を示す。

フォトレジスト１０とフォトレジスト１２をマスクにし
てＲＩＥによりＳｉＯ□の異方性エツチングを行い、Ｓ
ｉＯ□よりなるフィールド酸化膜７下のＳｉ基板１を表
出し、第３の開口１３を形成する。異方性エツチングは
ＣＣｌ４ガスを使用して行う。

第１図（ｇ）はフォトレジスト除去後、シリコン露出部
にＳｉＯ□膜を形成し、イオン注入によりソース、ドレ
インイオン注入領域を形成した状態を示す。

フォトレジスト１０と１２を除去した後、熱酸化してシ
リコン露出部に厚さ約２００人のＳｉＯ□膜１４全１４
する。

ついで、Ａｓ”イオン注入を行い、Ｓｉ基板１の表出部
類域にソースイオン注入領域１５Ｓとドレインイオン注
入領域１５Ｄを形成する。

これらイオン注入領域は、イオン注入後熱しよりを受け
ることにより活性化され、ソースイオン注入領域１５Ｓ
、ドレインイオン注入領域１５Ｄ、イオン注入領域８は
夫々、ソース領域１９３、ドレイン領域１９Ｄ、Ｖｔｈ
制御ドープ領域２０となる。

第１図（ｈ）は５ｉＯｚ膜、ＰＳＧ膜を被覆後、コンタ
クトホールを開口しアルミニウム（ＡＩ）電極を形成し
た状態を示す。

ここにおける工程は、従来例における第２図（ｈ）に述
べた工程と同様である。即ち、ＣＶＤ法でＳｉＯ□膜１
６膜厚６約８０００人被着し、ついでＰＳＧ膜１７を厚
さ約８０００人、ＣＶＤ法で被着形成する。

ついで、ＰＳＧ膜１７．５ｉＯｚ膜１６、ＳｉＯ□膜１
４全１４してコンタクトホールを形成した後、ＡＩを厚
さ約１μｍ被着し、パターニングしてビット線１８を形
成する。このビット線１８は縦方向に長く延びる線条の
パターンをもつ。

前記実施例では導体層９として、ポリシリコンを使用し
たが、これは高融点金属のシリサイドラ使用してもよい
。

また、第１図（ｅ）においては、フォトレジスト１２の
パターンは、フォトレジスト１０を残した上に形成して
いるが、これはフォトレジスト１０を除去後でも可であ
る。即ち、導体層９が異方性エツチングによりＳｉＯ□
のフィールド酸化膜７および第１の絶縁膜層２をエツチ
ングするとき侵されないようにガスを選択すればよい。

かくして形成されたＥＰＲＯＭにおいては、フィールド
酸化膜７の下のＳｉ基板１の中のｖｔｈ制御ドープ領域
２０はチャネルカットの役目も持つもので、従来例のよ
うにフィールド酸化膜の中に不純物が取り込まれること
がなく、フィールド闇値電圧を高い値に維持出来る。

又、従来例にあっては、ポリシリコン層３による段差が
ある上にポリシリコン層９を被着形成しているため、上
層のポリシリコン層９に断線の恐れがあった。しかし、
本発明の方法によれば、ポリシリコン層９は段差の少な
い表面上に形成されるので、このポリシリコン層９の断
線の危険は殆どなくなる。

〔発明の効果〕

以上詳細に説明したように、本発明によれば、素子間分
離のフィールド酸化膜とフローティングゲートをセルフ
ァライン的に形成し、チャネルカットの役目も兼ねるｖ
ｔｈ制御用のイオン注入の不純物はフィールド酸化膜に
取り込まれることがないので、フィールド闇値電圧を高
いままに維持出来、このためフィールド酸化膜の幅を狭
くすることが可能となり、またイオン注入工程はチャネ
ルカット用とチャネル部のｖｔｈ制御用が同時になるた
め、イオン注入工程が１回生なくなり、工程短縮となる
。さらに、コントロールゲート用ポリシリコン層（ワー
ド線）の下地段差が小さくなり、これの断線の恐れが殆
どなくなる。

【図面の簡単な説明】

第１図（ａ）　〜（ｈ）は本発明におけるＥＰＲＯＭ形
成工程を説明するための模式図、 第２図（ａ）　〜（ｈ）は従来例におけるＥＰＲＯＭ形
成工程を説明するための模式図である。 これら図において、 １は半導体基板（Ｓｉ基板）、 ２は第１の絶縁膜層（ＳｉＯ□膜）、 ３はポリシリコン層（フローティングゲート）、４は第
２の絶縁膜層（ＳｉＯ□膜）、 ５は耐酸化性膜（５ｔＪａ膜）、 ６は第１の開口、 ７はフィールド酸化膜、 ８はイオン注入領域、 ９は導体層（ポリシリコン層）　（ワード線、コントロ
ールゲート）、 １０．１２はフォトレジスト、 １１は第２の開口、 １３は第３の開口、 １４．１６はＳｉＯ□膜、 １５ｓはソースイオン注入領域、 １５０はドレインイオン注入領域、 １７はＰＳＧ膜、 １８はビット線（ＡＩ）、 １９Ｓはソース領域、 １９０はドレイン領域、 ２０はｖｔｈ制御ドープ領域 ダ 」く４た日月（ゴａ（ナラＥＰＲＯＭ　ガラρ交　、工
−オ雇バ？名υ月すう斥ざでΔ洟人図 石１　図 昂１　図 第　１　図 イズル采イ夛゛盲二５ちｌｔ−５ＥＰＲＯ八ぐ刃長〃９
ニー茅呈゛と１免日月゛ｌ“うｆ−７，ｙ導入ｍ 憂２　図 ８＋ネオン３主人 Ａ−２ 第２　図

Claims (1)

1. 【特許請求の範囲】 　半導体基板（１）上の第１の絶縁膜層（２）を形成し
   、不純物イオンを注入してイオン注入領域（８）を形成
   する工程と、 前記第１の絶縁膜層（２）上に順次、ポリシリコン層（
   ３）、第２の絶縁膜層（４）を形成し、更にこの上に耐
   酸化性膜（５）を被覆し、この耐酸化性膜（５）に第１
   の開口（６）を設け酸化処理を行うことにより、第１の
   開口（６）の領域のポリシリコン層（３）を選択的に酸
   化し、表面より第１の絶縁膜層（２）に達する、縦横に
   交叉する格子状配列のフィールド酸化膜（７）を形成す
   る工程と、 この上に、導体層（９）を被覆した後、横方向に延びる
   フィールド酸化膜（７）の領域上の導体層（９）を除去
   して、第２の開口（１１）を形成する工程と、 ついで、第２の開口（１１）内におけるフィールド酸化
   膜（７）および第１の絶縁膜層（２）を選択的に除去し
   て、半導体基板（１）を表出せしむる工程と、 前記半導体基板（１）の表面に不純物をイオン注入し、
   ソース領域（１９Ｓ）とドレイン領域（１９Ｄ）を形成
   する工程とを、 有していることを特徴とする半導体装置の製造方法。