JPH03104217A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術（第３図） 発明が解決しようとする課題（第４図）課題を解決する
手段 作用 実施例 ■第ｌの発明の実施例（第１図） ■第２及び第３の発明の実施例（第２図）発明の効果 〔概　要〕 半導体装置の製造方法に関し、更に詳しく言えば、開口
部を介してセルファライメント法により半導体基板表面
の不純物領域上に導１！膜のバッファ層を形成する半導
体装置の製造方法に関し、種々の大きさの複数の開口部
を介して不純物領域上に破損のない、正常なバッファ層
を同時に形或することができる半導体装置の製造方法を
提供することを目的とし、 第ｌの製造方法の発明は、半導体基板表面に形成された
不純物領域に、絶縁膜の開口部を介して導電膜を形成す
る工程と、該開口部内の導電膜上に凸形状の絶縁物又は
導電物を形成する工程と、全面に耐エッチング性膜を形
成する工程と、前記耐エッチング性膜を均一にエッチバ
ックして前記開口部内に該耐エッチング性膜を残存させ
る工程と、前記開口部内に残存する耐エッチング性膜及
び凸形状の絶縁物又は導電物をマスクとして前記導電膜
を選択的に除去する工程とを含み、第２の製造方法の発
明は、半導体基板上の絶縁膜の開口部の底面に形成され
た不純物領域の上に凸形状の絶縁物又は導ｔ物を形成す
る工程と、全面に導電膜を形成する工程と、全面に耐エ
ッチング性膜を形成する工程と、前記耐エッチング性膜
をエッチバックして前記開口部内に該耐エッチング性膜
を残存させる工程と、前記開口部内に残存する耐エッチ
ング性膜及び凸形状の絶縁物又は導電物をマスクとして
前記導電膜を選択的に除去する工程とを含み構戒する． 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、開口部を介してセルファライメント法により半導
体基板表面の不純ｖＩＪ８Ｎ域上に導電膜のバッファ層
を形成する方法に関する．半導体装置においては、高密
度化にともないソース・ドレイン（Ｓ／Ｄ）８１域など
の不純＠’Ｉ　Ｎ域を浅く形成することが多い。このよ
うな不純物領域にＡＩなどの電極を接続する場合、ポリ
シリコン膜などをバッファ層として介在させＡＩ電極が
不純物領域より深く基板内に入り込まないようにしてい
る．この場合、ポリシリコン膜を拡散源として用いると
、さらに浅い不純物領域を形成できる．また、Ｓ／Ｄ拡
敗層の形成のため、直接基板にイオン注入すると、アニ
ール後においても注入による基板結晶欠陥が残ることが
知られている．このため、ボリＳｉ膜をバッファ層とし
て形成し、該ポリシリコン膜にイオン注入し、該ポリシ
リコン膜から不純物拡散を行うと、上記の結晶欠陥の発
生を防止できるので、この点からもバッファ層の形或が
有用である． 〔従来の技術〕 第３図（ａ）〜（ｈ）は、従来例のバッファ層の形成方
法を説明する断面図で、絶縁ゲート型電？効果トランジ
スタのバッファ層としてのＳ／Ｄ引出し電極を形成する
場合に適用するものである．同図（ａ）は、ゲート電極
周辺にＳｉＯ■膜を形成した直後の絶縁ゲート型電界効
果トランジスタの断面図である。

同図において、ｌはｐ型のＳＬ基板、２は素子分離のた
めのフィールド酸化膜、４ｌはゲート部で、ゲート酸化
膜３と、ゲート電極４と、ゲート電極４を絶縁するため
のＳｉｎ．膜６とからなる．また、５ａ，５ｂは不純物
領域としてのｎ−型の低濃度ソース・ドレイン（Ｓ／Ｄ
）Ｓ！域である．なお、フィールド酸化膜２とゲート部
４ｌとの間の開口部３４ａ，３４ｂの底面にはＳｉ碁板
ｌ表面の低潮度Ｓ／ＤｆＩＪＩ域５ａ，５ｂが露出し、
凹部トナッている． まず、このＳｉ基仮１上にポリシリコン膜７を形或する
（同図（ｂ））． 続いて、リンイオンをポリシリコン膜７中に注入した（
同図（Ｃ））後、レジストを回転塗布法により塗布する
．このとき、形成されるレジスト＃８は粘性流動のため
Ｓｉ基板１上の凹凸に関係なく通常平坦に形成されるの
で、レジスト膜８は開口部３４ａ　　３４ｂ上で他の部
分と比較して厚くなっている（同図（ｄ））。

次に、ＣＦａ／Ｏｔガスを用いたＲ　Ｉ　Ｅ　（Ｒｅａ
ｃｔｉｖｅＴｏｎ　Ｅｔｃｈｉｎｇ）法によりレジスト
膜８をエッチバンクする。すると、開口部３４ａ，３４
ｂ上にはレジスト膜８が厚く形成されているので、ゲー
ト部４ｌ及びフィールド酸化膜２上のレジスト膜は除去
されて開口部３４ａ，３４ｂ内にのみレジスト膜８ａ，
８ｂが残る．（同図（ｅ））． なお、上記のエッチバック法の外に、露光されるレジス
ト膜の表面からの膜厚が露光時間に比例して厚くなるこ
とを利用し、レジスト膜厚の厚い開口部３４ａ，３４ｂ
内の下層の部分が露光されないような露光時間で露光す
ることにより、このレジスト膜８ａ，８ｂを現像して低
濃度Ｓ　／　Ｄ　ｆＩＪＩ域５ａ，５ｂ上にのみレジス
ト膜８ａ，８ｂを残す方法も知られている． 次に、ＳｉＣＩｓガスを用いてポリシリコン膜７のエッ
チングを行う．その結果、レジスト膜８ａ，８ｂで被覆
されていないゲート部４ｌ及びフィールド酸化膜２上の
ポリシリコン膜７のみが除去され、低濃度Ｓ　／　Ｄ　
ｗｉ域５ａ，５ｂに接してバフファ層としてのＳ／Ｄ引
出し電極７ａ，７ｂが形成される（同図（ｆ））． 続いて、残存するレジスト膜８ａ．８ｂを除去した（同
図（ｇ））後、加熱処理によりＳ／Ｄ引出し’ｔ極７ａ
，７ｂ中のリンをＳｔ基仮１中に導入して、ｎ一型の低
濃度Ｓ　／　Ｄ　ＳＮ域５ａ，５ｂ内にｎ゜型の高濃度
Ｓ　／　Ｄ　８Ｎ域９ａ，９ｂを形成する．その後、通
常の工程を経て絶縁ゲート型電界効果トランジスタが完
威する（同図（ｈ））．なお、同図（ｈ）において、１
０は眉間絶縁膜としてのＳｉｎｇ膜、ｌｌａ，ｌｌｂ，
ｌｌｃはいずれもＡＩからなり、それぞれＳ／Ｄ配線電
極，ゲート配線電極，Ｓ／Ｄ配線電極である． 〔発明が解決しようとする課題〕 ところで、通常半導体装置には種々の大きさのＳ　／　
Ｄ　？ｉｌ域を有する多数の絶縁ゲート型電界効果トラ
ンジスタが同一の基板上に形成されている。

特に、入出力部や電渥ラインのトランジスタは比較的大
きい電流を流す必要があるため他の用途のトランジスタ
と比較してＳ　／　Ｄ　ＳＩ域の面積を大きくしている
。即ち開口部３４ａ，３４ｂの幅を広くしている． このため、第３図（ｄ）に示すレジストを塗布すると、
Ｓｉ基板１上にはレジストの粘性流勤めため開口部３４
ａ，３４ｂの幅が狭い場合とは逆にレジストが開口部３
４ａ，３４ｂ内に十分に溜まらない．その結果、Ｓｉ基
板ｌ上の凹凸形状そのままの形にレジストｌＩ！８が形
成されるようになる．従って第４図（ａ）に示すように
、開口部３４ａ．３４ｂ上のレジスト膜８の膜厚がその
周辺のフィールド酸化膜２やゲート部４１上のレジスト
膜８の膜厚とほぼ等しくなる。

このため、エッチバック法又は露光法により形成される
開口部３４ａ，３４ｂ内のレジストＩＩ！８ａ，８ｂの
膜厚は第４図（ｂ）のＡ部及びＢ部で薄くなる． 従って、このレジストｌｌ８ａ，８ｂをマスクとしてポ
リシリコン膜７をエッチングすると、ゲート部４１及び
フィールド酸化膜２上のポリシリコン膜７のみならず低
濃度Ｓ　／　Ｄ　ｗｉ域５ａ，５ｂ上のポリシリコン膜
７の一部も除去され、ポリシリコン膜７ａ，７ｂの破損
部３７ａ，３７ｂが生じる（第４図（ｃ））． このため、後にこの上に＾ｌからなるＳ／Ｄ配線電極を
形成すると、Ａ１が破損部３７ａ，３７ｂを介して直接
Ｓｔ基板ｌと接する．そして、ＡＩとポリシリコン膜７
ａ，７ｂとのコンタクトを良くするための加熱処理によ
り破損部３７ａ，３７ｂのＡＩがｎ型の低濃度及び高濃
度Ｓ　／　Ｄ　ＩＮ域５ａ，５ｂ，９ａ，９ｂの深さよ
り深くｐ型のＳｔ基板１中に拡敗する．その結果、＾！
とｐ型のＳｉ基Ｆｉ１とが電気的にショートし、トラン
ジスタが特性不良になるという問題がある． この問題を解決するためのレジストＩｌｌを厚くすると
露光が十分に行われず、またパターニングが困難になる
という問題がある．更に、露光時間を長くすると、パタ
ーンボケなどが生じ、微細化が困難になってくるという
問題がある。

本発明は、かかる従来の問題点に鑑みてなされたもので
、種々の大きさの複数の開口部を介して不純物領域上に
破損のない、正常なバッファ層を同時に形成することが
できる方法を提伏することを目的とするものである． 〔課題を解決するための手段〕 上記課題は、第１に、半導体基板表面に形戊された不純
物領域に、絶縁膜の開口部を介して導電膜を形或する工
程と、該開口部内の導電股上に凸形状の絶縁物又は導電
物を形成する工程と、全面に耐エッチング性膜を形或す
る工程と、前記耐エッチング性膜を均一にエッチバック
して前記開口部内に該耐エッチング性膜を残存させる工
程と、前記開口部内に残存する耐エッチング性膜及び凸
形状の絶縁物又は導電物をマスクとして前記導電膜を選
択的に除去する工程とを有することを特徴とする半導体
装置の製造方法によって解決され、第２に、半導体基板
上の絶縁膜の開口部の底面に形成された不純物領域の上
に凸形状の絶縁物又は導電物を形成する工程と、全面に
導電膜を形或する工程と、全面に耐エッチング性膜を形
成する工程と、前記耐エッチング性膜をエッチバックし
て前記開口部内に該耐エッチング性膜を残存させる工程
と、前記開口部内に残存する耐エッチング性膜及び凸形
状の絶縁物又は導電物をマスクとして前記導電膜を選択
的に除去する工程とを有することを特徴とする半導体装
置の製造方法によって解決され、 第３に、第２の発明の製造方法に記載の凸形状の絶縁物
は、ゲート電極の側壁に形成されるサイドウオール絶縁
膜と同一の工程で形成されることを特徴とする半導体装
置の製造方法によって解決される． 〔作　用〕 第１の発明の半導体装置の製造方法によれば、開口部内
の導電膜の上に１以上の凸形状の絶縁物又は導電物を形
成しているので、初期の開口部の幅が広い場合にも凸形
状の絶縁物又は導電物を形成することにより実質的な開
口部の幅を狭くすることができる． そして、このような開口部を被覆して耐エッチング性膜
を形戊している．例えば耐エッチング性膜の部材として
レジストを用いた場合、実質的な開口部の幅が狭くなっ
ているので、流動によりレジストは開口部内に十分満た
される．その結果、開口部上の耐エッチング性膜の膜厚
は開口部の周辺部上の耐エッチング性膜の膜厚と比較し
て十分に厚くできる． このため、耐エッチング性膜を均一にエッチバックする
と、耐エッチング性膜を開口部内に十分な厚さに残すこ
とが出来る。

これにより、残存する耐エッチング性膜をマスクとして
下地の導電膜を工冫チングすると、耐エッチング性膜の
マスク性が十分に保持されるので、この導電膜の破損を
防止することが出来、正常な導電膜を形或することがで
きる。

従って、種々の大きさの開口部を介して不純物領域の各
々に導電膜を同時に形或する場合、幅の広い開口部底面
の不純物領域上の導電膜の上に予め凸形状の導電物又は
絶縁物を形成しておくことにより不純物領域上に破損の
ない、正常な導電膜を同時に形成することができる． また、第２の発明の半導体装置の製造方法においては、
第１の発明の半導体装置の製造方法とは逆に、先に開口
部底面の不純物領域上に凸形状の絶縁物又は導電物を形
成した後、全面に導電膜を形或している．従って、第１
の発明の場合と同しように、初期の開口部の幅が広い場
合でも凸形状の絶縁物又は導電物を形成することにより
実質的な開口部の幅を狭くすることができる．このため
、十分なマスク性を持つ耐エッチング性膜をセルファラ
イメント法により開口部内に残すことができるので、破
損のない、正常な導！膜を開口部内に形成することがで
きる。

これにより、種々の大きさの開口部を介して不純物領域
の各々に導電膜を同時に形成する場合、少なくとも幅の
広い開口部底面の不純物領域上に予め凸部を形成してお
けば全ての不純物領域上に破損のない、正常な導電膜を
同時に形成することができる。

特に、第３の発明の半導体装置の製造方法によれば、第
２の発明の製造方法に記載の凸形状の絶縁膜を形成する
と同一の工程でゲート電極のサイドウオールを形成して
いるので、工程の簡略化が図れる． 〔実施例〕 次に、本発明の実施例について図を参照しながら具体的
に説明する． ■第１の発明の実施例 第１図（ａ）〜（ｉ）は、第１の発明の実施例の製造方
法を説明する断面図で、絶縁ゲート型電界効果トランジ
スタのＳ／Ｄ引出し電極を形成する場合について説明す
るものである． 同図（ａ）は、ゲート電極周辺にＳｉＯｚ膜を形成した
直後の絶縁ゲート型電界効果トランジスタの断面図であ
る。

同図において、１２はｐ型のＳｉ基板、ｌ３は素子分離
のためのフィールド酸化膜、４２はフィールド酸化［１
３によって区分された素子形或領域、３８はゲート部で
、ゲート酸化膜１４とポリシリコンからなるゲート電極
ｌ５とゲート電極ｌ５を絶縁するｓｔｏｔａ　Ｌ　７と
からなる。また、１６ａ，１６ｂはＳｔ基板１に形成さ
れたれ一型の低濃度ソース・ドレイン（Ｓ／Ｄ）領域（
不純物領域）で、ゲート部３８とフィールド絶縁膜１３
との間の開口部２４ａ，２４ｂの底面に露出し、凹部と
なっている．まず、このＳｉ基板１２上にＳ／Ｄ引出し
電極となる厚さ１０００入のポリシリコン膜（導電膜）
１８を形或する（同図（ｂ））． 続いて、エネルギー４０ｋｅＶ　，　　ドーズ量４　Ｘ
ＩＯＩＳｃｍ−”の条件でリンイオンをポリシリコン膜
１８中に注入した後、ＣＶＤ法により凸部となる厚さ３
０００人のＳｔａｇ膜ｌ９を形或する（同図（ｃ））．
次に、不図示のレジスト膜をバターニングして？口部２
４３．２４ｂ内にレジストパターンを形成し、このレジ
ストパターンをマスクにしてＳｉＪ膜１９をエンチング
する。その結果、開口部２４ａ，２４ｂの底面のポリシ
リコンＷｉｌ８上にＳｉＯ■からなる凸部１９ａ，１９
ｂが形成される（同図（ｄ））．次いで、同図（ｅ）に
示すように、回転塗布法により全面に粘度２０ｃｐのレ
ジストを塗布してＩＰＪｒ￥１μｍ程度のレジストＩｌ
ｌ（耐エッチング性膜）２０を形成する。このとき、開
口部２４ａ，２４ｂの底面に形成された凸部１９ａ．１
９ｂにより開口部２４ａ，２４ｂの凹部の幅が実質的に
狭くなるので、レジストの粘性流動によりレジストが開
口部２４ａ．２４ｂ内に十分に満たされ、Ｓｉ基板１２
上の凹凸に関係なくレジスト膜２０はＳｉ基板１２表面
に平坦に形成される。従って、開口部２４ａ，２４ｂの
凹部上のレジスト膜２０の膜厚は、開口部２４ａ，２４
ｂ周辺のフィールド酸化膜１３，ゲート部３８及び凸部
１９ａ，１９ｂ上のレジスト膜２０の膜厚よりも厚く形
成される． 次に、ＣＦ，ａ／Ｏｘガスを用いたＲ　Ｉ　Ｅ　（Ｒｅ
ａｃｔｉｖｅ１０４１　Ｅｔｃｈｉｎｇ）法により電力
１ｋＷの条件でレジスト膜２０を均一にエッチバックし
て開口部２４ａ，２４ｂ周辺のフィールド酸化膜１３．
ゲート部３８の上面を表出させる．すると、開口部２４
ａ，２４ｂの凹部内にはレジスト膜２０が厚く形成され
ているので、開口部２４ａ．２４ｂ凹部内に十分な厚さ
のレジストＩＩ！　（耐エッチング性ｆｌｕ）　２０ａ
，　２０ｂ．　２０ｃ，２０ｄが残る（同図（ｆ））． 次に、ＳｉＣ１ｍガスを用いてポリシリコン膜１８のエ
ッチングを行う．その結果、レジストｌｉ２０ａ，２０
ｂ，２０ｃ，２０ｄで被覆されていないゲート部３８．
フィールド酸化膜１３及び凸部１９ａ，１９ｂ上のポリ
シリコン膜ｌ８のみが除去され、Ｓ／Ｄ引出し電極１８
ａ，１８ｂが形成される（同図（ｇ））．このとき、レ
ジスト膜２０ａ，２０ｂ，２０ｃ，２０ｄは十分な厚さ
に形或されているので、下地のＳ／Ｄ引出し電極１８ａ
，１８ｂの破損を防止できるｍ　　Ｖｔいて、残存する
レジスト膜２０ａ，２０ｂ，２０ｃ，２０ｄと凸部１９
ａ，１９ｂとを除去した（同図（ｈ））後、ＲＴＡ　（
Ｒａｐｉｄ　Ｔｅｒｍａｌ　Ａｎｅａｌ）法を用いた加
熱処理によりＳ／Ｄ引出し電極１８ａ，１８ｂ中のリン
をＳｔ基板１２中に導入して、ｎ一型のＳ　／　Ｄ　Ｓ
Ｊｆ域１６ａ，１６ｂ内にｎ゛型の高濃度Ｓ　／　Ｄ　
８ｉ域２１ａ．２ｌｂを形或する（同図（ｉ））。

その後、同図（ｉ）に示すように、通常の工程を経てｍ
縁ゲート型電界効果トランジスタが完戒する。なお、同
図（ｉ）において、２２は層間絶縁膜としてのＳｉｎｇ
膜、２３ａ，２３ｂ，２３ｃはそれぞれＡＩからなるＳ
／Ｄ配線電極．ゲート配線電極，Ｓ／Ｄ配線電極である
． 以上のように、第１の発明の実施例の半導体装置の製造
方法によれば、同図（ｇ）に示すように、開口部２４ａ
，２４ｂの凹部内に残存するレジスト膜２０ａ，２０ｂ
，２０ｃ，２０ｄが十分な厚さに形成されているので、
下地のＳ／Ｄ引出し電極１８ａ．１８ｂがエッチングガ
スにより破損するのを防止することができる． これにより、破損のない、正常なＳ／Ｄ引出し電極１８
ａ，１８ｂをセルファライメント法により形成すること
ができる．従って、トランジスタの高密度化を図ること
が出来るとともに、パターンサイズの異なる種々の用途
のトランジスタを同一チップ上に歩留り良く形成するこ
とが出来る．なお、第１の発明の実施例では、凸部１９
ａ，１９ｂとしてＳｔｏｗ膜を用いたが、他の絶縁膜と
してＳｉ３Ｎ４膜などを用いることもできる。更に、ポ
リシリコン膜などの導電膜を用いてもよい．この場合、
第１図（ｈ）と異なり、凸部をそのまま残すことが出来
る．これにより、凸部を除去する工程を簡略化出来る． また、第１の発明の実施例では、各開口部２４ａ，２４
ｂに凸部１９ａと１９ｂとを１つずつ設けたが、必要な
場合には各開口部２４ａ，２４ｂに凸部を２つ以上ずつ
設けることもできる． ■第２及び第３の発明の実施例 第２図（ａ）〜Ｎ）は、第２及び第３の発明の実施例の
製造方法を説明する断面図で、絶縁ゲート型電界効果ト
ランジスタのＳ／Ｄ引出し電極を形或する場合について
説明するものである。

？図（ａ）は、ゲート電極をマスクとして低濃度Ｓ　／
　Ｄ　ｅＭ域を形成した直後の絶縁ゲート型電界効果ト
ランジスタの断面図である。

同図において、２５はｐ型のＳｉ基板、２６は素子分離
のためのＳｉｎｇからなるフィールド絶縁膜、４３はフ
ィールド絶縁膜２６によって区分された素子形或領域で
ある．また、３９はゲート部で、Ｓｉｎ．からなるゲー
ト絶縁膜２７と、ゲート電極２８と、ゲート電極２８上
のＳｉ（ｈ膜２９とからなり、側壁にはサイドウオール
がまだ形成されておらず、ゲート電極２８が露出してい
る．更に、３０ａ，３０ｂはＳｉ基ｖｉ２５に形成され
たｎ一型の低減度Ｓ／Ｄ領域（不純物領域）で、ゲート
電極２８とフィールド！ＡＳ［１２６との間の開口部３
１ａ，３ｌｂ■）底面に露出し、凹部となっている． まず、同図（ｂ）に示すように、ＣＶＤ法によりこのｓ
ｉｎ板２５上に凸部形成用の厚さ３０００入のＳｉ０２
膜３２を形或する。

次に、レジスト膜３３を全面に形成した（同図（Ｃ））
後、レジスト膜３３をパターニングして？口部３１ａ，
３ｌｂ底面のＳｉｎｇ膜３２上にレジストパターン３３
ａ，３３ｂを形成する（同図（ｄ））．続いて、ＳｉＣ
１ｎガスを用いた異方性ドライエッチング法によりＳｔ
Ｏ■Ｉｔ！３２をエッチングする．その結果、レジスト
パターン３３ａ，３３ｂの下にＳｉＯ■からなる凸部３
２ａ，３２ｂが形成されるとともに、ゲート電極２Ｂ側
面にもＳｉＯ■からなるサイドウオール４０が形成され
る（同図（ｅ））．次いで、レジスト膜３３ａ，３３ｂ
を除去した後、Ｓ／Ｄ引き出し電極となる厚さ１０００
人のポリシリコン膜（導電膜）３５を全面に形成する（
同図（ｆ））． 次に、エネルギー４０ｋｅＶ，　　ドーズ量４　ＸＩＯ
ＩＳｃ　ｍ−”の条件でリンイオンをポリシリコン膜３
５に注入する．その後、回転塗布法により粘度２０ｃｐ
のレジストを全面に塗布し、膜厚ｌμｍ程度のレジスト
膜（耐エンチング性膜）３６を形成する（同図（ｇ））
．このとき、開口部３１ａ．３ｌｂ底面には凸部３２ａ
，３２ｂが形成されており、開口部３１ａ，３ｌｂの凹
部の幅が実質的に狭くなっているので、レジストの粘性
流動により開口部３１ａ，３ｌｂの凹部にはレジストが
十分に満たされ、Ｓｉ％仮２５上にはレジスト膜３６が
平坦に形成される。

このため、開口部３１ａ，３ｌｂの凹部上に形成された
レジスト膜３６は、フィールド酸化膜２６，ゲート部３
９及び凸部３２ａ，３２ｂ上のレジスト膜３６と比較し
て膜厚が厚くなっている。

その後、ｃｐ４ｌｏｇガスを用いたドライエッチング法
によりレジスト膜３６を均一にエッチバックして、フィ
ールド酸化膜２６．ゲート部３９及び凸部３２ａ，３２
ｂの上面を表出させると、開口部３１ａ．３ｌｂ内にの
み十分な厚さのレジストＩＩ！　（耐エッチング性膜）
３６ａ，３６ｂ，３６ｃ，３６ｄが残る（同図（ｈ））
． 次に、このレジスト膜３６ａ，３６ｂ，３６ｃ，３６ｄ
をマスクとしてＳｉＣＩ４ガスを用いたドライエッチン
グ法によりポリシリコンＢ３５をエッチングして、ゲー
ト電極２８及びフィールド絶縁ｒＰＸ２６上のポリシリ
コン膜を除去し、Ｓ／Ｄ引出し電極３５ａ，３５ｂ，３
５ｃ．３５ｄを形或する（同図（ｉ））．このとき、レ
ジストＭ３６ａ．３６ｂ，３６ｃ，３６ｄは十分に厚い
ので、下地のＳ／Ｄ引出し電極３５ａ．３５ｂ，３５ｃ
，３５ｄを破損することはない．続いて、ＣＦ４／（ｈ
ガスを用いたドライエッチング法によりレジスト膜３６
ａ．３６ｂ，３６ｃ，３６ｄを除去する（同図（ｊ））
． その後、通常の工程を経て絶縁ゲート型電界効果トラン
ジスタが完或する．なお、完或図は省略する． 以上のように、第２及び第３の発明の実施例によれば、
第２図（ｉ）に示すように、破損のない正常なソース・
ドレイン引出し電極３５ａ．３５ｂ，３５ｃ，３５ｄを
セルファライメント法により形或することができる．従
って、トランジスタの高密度化を図ることが出来るとと
もに、パターンサイズの異なる種々の用途のトランジス
タを同一チップ上に歩留り良く形成することが出来る．
また、第２図（ｅ）に示すように、凸部３２ａ，３２ｂ
を形成する際同時にゲート電極２８の側面に絶縁のため
のサイドウオール４０を形成すること？できるので、凸
部３２ａ，３２ｂを形戊するための第２図（ｄ）のレジ
ストパターン３３ａ．３３ｂを形或する工程以外は特別
な工程を増やす必要がない．これにより、工程の簡略化
を図ることができる．更に、第２及び第３の発明の実施
例では、凸部３２ａ．３２ｂとしてＳｉＯ■膜を用いた
が、他の絶縁膜を用いてもよい。また、ポリシリコン膜
などの導電膜を用いてもよい。この場合、絶縁膜の場合
と比較して低４度Ｓ　／　Ｄ　ｆ＋Ｊｆ域３０ａ，３０
ｂとの間でより良好なコンタクトを得ることができる．
また、第１及び第２の各開口部３１ａ，３ｌｂにそれぞ
れ凸部３２ａと３２ｂとを１つずつ設けているが、必要
な場合には各開口部３１ａ，３ｌｂに凸部を２つ以上ず
つ設けることもできる． なお、第１〜第３の発明の実施例では、レジスト膜を開
口部内にのみ残すためのセルファライメント法としてエ
ッチバック法を用いているが、露光法を用いて開口部の
凹部にレジスト膜を残すこともできる。

また、第１〜第３の発明の実施例では、耐エッチング性
膜としてレジストを用いているが、Ｓｔ（ｈやＳｉＪａ
を含む塗布液や．加熱処理して流動させた後のＰＳＣＩ
ＩＩ、ＢＰＳＧＩＩなどを用いてもよい．更に、凸部と
して、敗点ずる凸形状の導電物や絶縁膜や帯状の凸形状
の導電物や絶縁膜を用いる場合でも第１〜第４の発明の
半導体装置の製造方法を適用できる． 〔発明の効果〕 以上のように、第１〜第３の発明の半導体装置の製造方
法によれば、例えばこれらの製造方法を絶縁ゲート型電
界効果トランジスタの製造方法に適用した場合、Ｓ　／
　Ｄ　碩域のパターンサイズの大小によらず、破損のな
い、正常なＳ／Ｄ引出し電極をセルファライメント法に
より形成することができる． 従って、トランジスタの高密度化を図ることが出来ると
ともに、パターンサイズの異なる種々の用途のトランジ
スタを同一チップ上に歩留り良く形或することができる
。

また、第１の発明の半導体装置の製造方法によれば、凸
形状の部分を導１ｔｌｌ！で形成した場合、後でこれを
除去する必要がないので、工程の簡略化を図ることがで
きる． また、第２の発明の半導体装置の製造方法によれば、凸
形状の部分を導電膜で形成した場合、絶縁膜で形成する
場合と比較して、下地のソース・ドレイン部形成領域と
のコンタクトを良くすることができる。

更に、第３の発明の半導体装置の製造方法によれば、凸
形状の部分を絶縁膜で形成するとともに、ゲート電極の
絶縁のためのサイドウオールを形成することができるの
で、工程の簡略化を図ることができる．

【図面の簡単な説明】

第１図は、第１の発明の実施例の半導体装置の製造方法
を説明する断面図、 第２図は、第２及び第３の発明の実施例の半導体装置の
製造方法を説明する断面図、 第３図は、従来例の半導体装置の製造方法を説？する断
面図、 第４図は、従来例の問題点を説明する断面図である． 〔符号の説明〕 １，１２．２５・・・Ｓｉ基板、 ２，１３．２６・・・フィールド酸化膜、３，１４．２
７・・・ゲート酸化膜、 ４，１５．２８・・・ゲート電極、 ５ａ，５ｂ−低濃度Ｓ　／　Ｄ　８１域、６，１０．１
７，１９，２２，２９．３２・・・ＳｉＯ■膜、 ７・・・ポリシリコン膜、 ７　ａ，　７　ｂ，　１８ａ，　１８ｂ．　３５ａ，　
３５ｂ，　３５ｃ，　３５ｄ・・・Ｓ／Ｄ引出し電極、 ８．８　ａ．８　ｂ，３　３．３３ａ，３３ｂ・・−レ
ジスト膜、９　ａ，９　ｂ，２１ａ，２ｌｂ・・・高濃
度Ｓ　／　Ｄ　？Ｉ１域、１６ａ，１６ｂ，３０ａ，３
０ｂ−・・低濃度Ｓ　／　Ｄ　ｅＩ域（不純物領域）、 １１ａ，ｌｌｃ，２３ａ．２３ｃ−Ｓ／Ｄ配線電極、Ｈ
ｂ．２３ｂ・・・ゲート配線！極、 １８　３５・・・ポリシリコン＠（導電膜）、１９ａ．
１９ｂ，３２ａ，３２ｂ−・・凸部、２　０．２０ａ，
２０ｂ，２０ｃ，２０ｄ．３　６．３６ａ，３６ｂ，３
６ｃ，３６ｄ・・・レジスト膜（耐エッチング性膜）、
２４ａ，２４ｂ，３１ａ．３ｌｂ，３４ａ．３４ｂ−・
・開口部、３７ａ，３７ｂ・”破損部、 ３Ｂ，３９．４１・・・ゲート部、 ４０・・・サイドウオール、 ４２．４３・・・素子形戊領域．

Claims (3)

【特許請求の範囲】
1. （１）半導体基板表面に形成された不純物領域に絶縁膜
   の開口部を介して導電膜を形成する工程と、該開口部内
   の導電膜上に凸形状の絶縁物又は導電物を形成する工程
   と、 全面に耐エッチング性膜を形成する工程と、前記耐エッ
   チング性膜を均一にエッチバックして前記開口部内に該
   耐エッチング性膜を残存させる工程と、 前記開口部内に残存する耐エッチング性膜及び凸形状の
   絶縁物又は導電物をマスクとして前記導電膜を選択的に
   除去する工程とを有することを特徴とする半導体装置の
   製造方法。
2. （２）半導体基板上の絶縁膜の開口部の底面に形成され
   た不純物領域の上に凸形状の絶縁物又は導電物を形成す
   る工程と、 全面に導電膜を形成する工程と、 全面に耐エッチング性膜を形成する工程と、前記耐エッ
   チング性膜をエッチバックして前記開口部内に該耐エッ
   チング性膜を残存させる工程と、 前記開口部内に残存する耐エッチング性膜及び凸形状の
   絶縁物又は導電物をマスクとして前記導電膜を選択的に
   除去する工程とを有することを特徴とする半導体装置の
   製造方法。
3. （３）請求項２記載の凸形状の絶縁物は、ゲート電極の
   側壁に形成されるサイドウォール絶縁膜と同一の工程で
   形成されることを特徴とする半導体装置の製造方法。