KR100235620B1 - 모스 트랜지스터 및 그의 제조방법 - Google Patents
모스 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100235620B1 KR100235620B1 KR1019960024551A KR19960024551A KR100235620B1 KR 100235620 B1 KR100235620 B1 KR 100235620B1 KR 1019960024551 A KR1019960024551 A KR 1019960024551A KR 19960024551 A KR19960024551 A KR 19960024551A KR 100235620 B1 KR100235620 B1 KR 100235620B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- trench
- gate electrode
- region
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 단채널 현상을 개선시킬 수 있는 모스 트랜지스터 및 그의 제조방법에 관한 것으로, 본 발명은 반도체 기판에 소정 깊이의 트렌치를 형성한 후, 트렌치내에 게이트 전극을 형성함으로써, 레이 아웃상의 게이트 전극 폭을 일정하게 유지시키되, 실질적인 게이트 전극의 폭을 증가시켜, 소자의 단채널 현상을 개선시킨다.
Description
제1도는 종래 기술에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 단면도.
제2a도 내지 제2f도는 본 발명에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 일련의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 필드 산화막
13 : 소오스/드레인용 물질 13A/13B : 소오스/드레인
14, 15, 18 : 마스크 패턴 16 : 게이트 산화막
17 : 게이트 전극 물질 19 : 층간 절연막
20 : 금속 배선
[발명의 기술분야]
본 발명은 모스 트랜지스터 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 단채널 현상을 방지할 수 있는 게이트 전극을 갖는 모스 트랜지스터 및 그의 제조방법에 관한 것이다.
[종래 기술]
일반적으로, 모스(MOS : Metal Oxide Semiconductor)는 명칭에서 내포되어 있듯이, 반도체 기판상에 적층된 절연막과 금속 소재의 게이트 전극으로 구성된 소자이며, 이러한 게이트 전극 양측에는 기판과 다른 형태의 불순물들이 이온 주입되어 소오스/드레인 영역이 형성된다.
제1도는 종래 기술에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 반도체 기판(1)에는 소자와 소자를 분리하기 위한 필드 산화막(2)이 형성되고, 인접된 필드 산화막들(2) 사이에는 공지된 방법에 따라 게이트 전극(4)이 형성된다. 여기서, 게이트 전극(4)과 기판 사이에는 게이트 산화막(3)이 개재되며, 이러한 게이트 산화막(3)은 공지된 열산화 공정에 의하여 형성된다. 이어서, 게이트 전극(4) 양측의 기판 영역에 불순물의 이온 주입 공정이 실시된다.
그런 다음, 게이트 전극(4)의 양측 수직단에 스페이서(5)가 형성되고, 앞서와 마찬가지로, 게이트 전극(4) 양측의 기판(1) 영역에 불순물의 이온 주입 공정이 실시되고, 이에 따라, 상기 게이트 전극(4) 양측의 기판(1) 영역에 LDD 구조의 소오스/드레인 영역(6)이 형성된다.
계속해서, 스페이서(5)가 구비된 게이트 전극(4)을 포함한 기판(1) 전면 상에 층간 절연막(7)이 형성되고, 이후, 층간 절연막(7)은 소오스/드레인 영역(6)이 노출되도록 패터닝되며, 콘택홀의 저면부 및 내벽과 상기 콘택홀에 인접된 상기 층간 절연막(7) 상에 소오스/드레인 전극을 형성하기 위한 금속 배선(8)이 형성된다.
[발명이 이루고자 하는 기술적 과제]
그러나, 상기와 같은 모스 트랜지스터는 반도체 소자들이 고집적화되어 감에 따라 게이트 전극의 폭이 0.5㎛ 이하로 줄어들게 됨으로써, 모스 트랜지스터의 채널 길이가 감소하게 된다. 이로 인하여, 모스 트랜지스터의 채널 영역에 강한 수평 전계가 걸리게 됨으로써, Electricfield=Voltage/Length의 식에 의해 강한 전계내의 전자들은 높은 에너지를 갖게 된다. 이 결과, 높은 에너지를 갖는 전자, 즉, 핫 캐리어(hot carrier)들은 게이트 산화막을 관통하게 됨은 물론 채널 길이가 짧아짐에 따라 드레인에서의 공핍 영역이 소오스 영역을 관통하게 되는 펀치 스루(punch through) 현상까지 발생되어 소자의 특성이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 핫 캐리어의 발생 및 펀치 스루와 같은 단채널 현상을 방지할 수 있는 모스 트랜지스터 및 그의 제조방법을 제공하는 것을 목적으로 한다.
[발명의 구성 및 작용]
상기와 같은 목적을 달성하기 위하여 본 발명은, 필드 산화막들 사이의 기판 부분을 일정 깊이만큼 식각하여 제1트렌치를 형성한 후, 필드 산화막들을 포함한 기판 전면에 소오스/드레인용 물질을 증착한 상태에서, 소오스/드레인용 물질 상에 감광막 패턴을 형성한다. 그런 다음, 감광막 패턴을 식각 마스크로하여 노출된 소오스/드레인용 물질 및 그 하부의 기판 영역을 식각하여 제2트랜치 및 소오스/드레인 영역을 형성하고, 제2트랜치 내벽 및 저면부와 상기 제2트렌치의 인접하는 기판 상부에 게이트 산화막 및 게이트 전극을 형성한 후, 전체 상부에 소정 두께의 층간 절연막을 형성한다. 이어서, 소오스/드레인 영역이 노출되도록 상기 층간 절연막에 콘택홀을 형성한 후, 콘택홀의 저면부 및 내벽과 상기 콘택홀에 인접하는 상기 층간 절연막 상에 소오스/드레인 전극을 형성하기 위한 금속배선을 형성한다.
본 발명에 의하면, 게이트 전극을 트랜치 내에 함몰시켜 형성함으로써, 레이 아웃상의 게이트 전극의 폭은 일정하면서도, 실질적인 채널의 길이는 트랜치의 깊이만큼 증가시킬 수 있다. 이에 따라, 핫캐리어의 발생 및 펀치 스루와 같은 단채널에 의해 발생되는 문제를 해결할 수 있다.
[실시예]
이하, 첨부한 도면에 의거하여, 본 발명을 자세히 설명하기로 한다.
첨부한 도면 제2a도 내지 제2f도는 본 발명의 모스 트랜지스터의 제조방법을 설명하기 위한 일련의 공정 단면도이다.
제2a도를 참조하면, 공지된 선택적 필드 산화 방식으로 반도체 기판(11)의 소정 영역에 소자와 소자를 분리시키기 위한 필드 산화막(12)을 형성한 후, 필드 산화막(12) 상부에만 제1마스크 패턴(도시되지 않음)을 형성한다. 이후, 노출된 기판(1)부분을 소정 깊이만큼 식각하여 상기 필드 산화막들(12) 사이의 기판(11) 부분에 소정 깊이를 갖는 제1트렌치(T1)를 형성한다. 이때, 제1트렌치(T1)는 이후에 형성될 소오스/드레인 영역의 깊이만큼 식각함이 바람직하다.
제2b도를 참조하면, 상기 결과물 상부에 폴리실리콘막과 같은 소오스/드레인용 물질(13)을 소정 두께로 증착한 후, 소오스/드레인용 물질(13)에 고농도 불순물을 이온 주입한다. 그런 다음, 공지된 포토 리소그라피 공정으로 고농도 불순물이 도핑된 소오스/드레인용 물질(13) 상에 필드 산화막(12) 상부 부분을 노출시키는 제2 마스크 패턴(14)을 형성한다.
제2c도를 참조하면, 제2마스크 패턴(14)을 식각 마스크로 하여 노출된 소오스/드레인용 물질(13)을 식각한 후, 제2마스크 패턴(14)을 제거한다. 이어서, 결과물 상부에 게이트 전극 예정 영역의 크기 보다 약간 작은 크기의 소오스/드레인용 물질(13)을 노출시키는 제3마스크 패턴(15)을 형성한다.
제2d도를 참조하면, 노출된 소오스/드레인용 물질(13) 및 그 하부의 기판(11)부분을 소정 깊이만큼 식각하여 제2트렌치(T2)를 형성한 후, 반도체 기판의 전면상에 소정 두께의 게이트 산화막(16) 및 게이트 전극용 물질(17), 바람직하게는, 폴리실리콘을 순차적으로 형성한다. 여기서, 소오스/드레인용 물질(13)은 제2트랜치(T2)를 형성하기 위한 식각 공정을 통해 소오스(13A) 및 드레인(13B) 영역으로 된다.
제2e도를 참조하면, 게이트 전극용 물질(17) 상에 게이트 전극이 형성될 영역을 가리는 제4마스크 패턴(18)을 형성한 상태에서, 식각 공정을 통해 노출된 게이트 전극용 물질(17) 및 그 하부의 게이트 산화막(16)을 제거한다. 이 결과, 제2트랜치(T2) 및 그에 인접된 양측 부분에 게이트 전극이 형성된다.
제2f도를 참조하면, 제4마스크 패턴(18)을 제거한 상태에서, 반도체 기판(11)의 전체 상부에 층간 절연막(19)을 형성한다. 그런 다음, 공지된 방법으로 층간 절연막(19) 내에 소오스(13A) 및 드레인(13B) 영역을 노출시키는 콘택홀(도시되지 않음)을 형성한 후, 콘택홀의 내벽 및 저면부와 상기 콘택홀에 그에 인접된 층간 절연막(19) 상에 소오스/드레인 전극을 형성하기 위한 금속 배선(2)을 형성한다.
[발명의 효과]
이상에서 자세히 설명한 바와 같이, 본 발명의 모스 트랜지스터 및 그의 제조방법은 반도체 기판에 소정 깊이의 트렌치를 형성한 후, 이 트렌치내에 게이트 전극을 형성함으로써, 레이 아웃상의 게이트 전극 폭은 일정하게 유지시키되, 실질적인 게이트 전극 폭을 크게 하여, 핫캐리어의 발생 및 펀치 스루와 같은 단채널 현상을 억제시킬 수 있으며, 이에 따라, 소자 특성을 향상시킬 수 있다.
한편, 여기에서는, 본 발명의 특징 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이행할 수 있다.
Claims (5)
- 필드 산화막들이 구비된 반도체 기판을 제공하는 단계; 상기 필드 산화막들 사이의 기판 영역을 일정 깊이만큼 식각하여 제1트렌치를 형성하는 단계; 상기 구조물 상부에 소오스/드레인용 물질을 증착하는 단계; 상기 소오스/드레인용 물질 상부에 게이트 전극 예정 영역을 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 마스크로 하여 노출된 소오스/드레인용 물질 및 그 하부의 기판 영역을 소정 깊이만큼 식각하여 제2트랜치 및 소오스/드레인 영역을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 상기 제2트랜치의 내벽 및 저면부와 제2트렌치에 인접하는 소오스/드레인 영역상에 게이트 산화막 및 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 소오스/드레인용 물질은 폴리실리콘층에 기판의 불순물과 다른 타입의 불순물을 고농도로 이온 주입하여 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1트렌치는 소오스/드레인 영역의 깊이만큼 식각하여 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 소자와 소자를 분리하기 위한 필드 산화막들이 구비되며, 상기 필드 산화막들 사이의 소자 영역이 소정 깊이로 리세스된 반도체 기판; 상기 리세스된 반도체 기판 상에 형성된 소오스/드레인용 물질; 상기 소자 영역 중심부의 기판 내에 구비된 트랜치; 및 상기 트랜치의 내벽 및 저면부와 상기 트랜치에 인접하는 소오스/드레인용 물질 상에 형성된 게이트 산화막 및 게이트 전극을 포함하는 것을 특징으로 하는 모스 트랜지스터.
- 제4항에 있어서, 상기 소오스/드레인용 물질은 기판의 불순물과 다른 타입의 불순물이 고농도로 이온 주입된 폴리실리콘층인 것을 특징으로 하는 모스 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024551A KR100235620B1 (ko) | 1996-06-27 | 1996-06-27 | 모스 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024551A KR100235620B1 (ko) | 1996-06-27 | 1996-06-27 | 모스 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005882A KR980005882A (ko) | 1998-03-30 |
| KR100235620B1 true KR100235620B1 (ko) | 1999-12-15 |
Family
ID=19463913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024551A KR100235620B1 (ko) | 1996-06-27 | 1996-06-27 | 모스 트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100235620B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743636B1 (ko) | 2006-02-10 | 2007-07-27 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| KR100743637B1 (ko) * | 2006-02-10 | 2007-07-27 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687849B1 (ko) * | 2000-04-17 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조방법 |
-
1996
- 1996-06-27 KR KR1019960024551A patent/KR100235620B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743636B1 (ko) | 2006-02-10 | 2007-07-27 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| KR100743637B1 (ko) * | 2006-02-10 | 2007-07-27 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005882A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| KR100272528B1 (ko) | 반도체소자 및 이의 제조방법 | |
| US5798291A (en) | Method of making a semiconductor device with recessed source and drain | |
| KR100235620B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100579850B1 (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100252767B1 (ko) | 반도체장치 및 그제조방법 | |
| KR100296506B1 (ko) | 모스트랜지스터의비대칭접합형성방법 | |
| KR100321757B1 (ko) | 이중채널을갖는트랜지스터및그제조방법 | |
| KR100569570B1 (ko) | 반도체소자의 모스전계효과 트렌지스터 제조방법 | |
| KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR100243021B1 (ko) | 반도체 소자 제조방법 | |
| KR19990050862A (ko) | 반도체소자 및 이의 제조방법 | |
| KR19990004401A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR19980066763A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20000043826A (ko) | 반도체장치 제조방법 | |
| KR19990057296A (ko) | 불균일한 게이트 산화막 두께를 가지는 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |