KR980005882A - 모스 트랜지스터 및 그의 제조방법 - Google Patents

모스 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR980005882A
KR980005882A KR1019960024551A KR19960024551A KR980005882A KR 980005882 A KR980005882 A KR 980005882A KR 1019960024551 A KR1019960024551 A KR 1019960024551A KR 19960024551 A KR19960024551 A KR 19960024551A KR 980005882 A KR980005882 A KR 980005882A
Authority
KR
South Korea
Prior art keywords
trench
source
drain
gate electrode
substrate
Prior art date
Application number
KR1019960024551A
Other languages
English (en)
Other versions
KR100235620B1 (ko
Inventor
김상철
구본성
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024551A priority Critical patent/KR100235620B1/ko
Publication of KR980005882A publication Critical patent/KR980005882A/ko
Application granted granted Critical
Publication of KR100235620B1 publication Critical patent/KR100235620B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 단채널 현상을 개선시킬 수 있는 모스 트랜지스터의 제조방법이 개시된다. 개시된 본 발명은 반도체 기판에 소정 깊이의 트렌치를 형성하여, 이 트렌치내에 게이트 전극을 매립시켜 형성시키고, 소오스, 드레인 영역을 LDD구조로 형성하는 대신 폴리실리콘막에 고동도 불순물이 이온 주입되어, 소오스, 드레인 영역을 형성하므로써, 리에 아웃상의 게이트 전극 폭을 일정하며, 실질적인 게이트 전극 폭은 증대시키어, 소자의 단채널 현상이 개선된다.

Description

모스 트랜지스터 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명의 모스 트랜지스터의 형성방법을 각 공정 순서적으로 나타낸 단면도.

Claims (3)

  1. 필드 산화막이 구비된 반도체 기판을 제공하는 단계; 필드 산화막 사이의 기판을 일정 깊이만큼 식각하여 제1트렌치를 형성하는 단계; 상기 구조물 상부에 소오스/드레인용 물질을 증착하는 단계; 상기 소오스/드레인용 물질 상부에 게이트 전극 예정영역이 노출되도록 마스크 패턴 형성하는 단계; 마스크 패턴에 의하여 소오스/드레인용 물질 및 지판을 식각하여 제2 트랜치 및 소오스, 드레인을 형성하는 단계; 마스크 패턴을 제거하는 단계; 상기 제2트랜치 내벽과 하단 및 제2 트랜치의 인접하는 기판 상부에 게이트 절연막과 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 모스트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 소오스/드레인용 물질은 기판의 불순물과 다른 타입의 불순물이 고농도로 이온 주입된 폴리실리콘층인 것을 특징으로 하는 모스트랜지스터의 제조방법.
  3. 제1항 있어서, 상기 제1트랜치는 소오스, 드레인 영역의 깊이 두께만큼 식각하여 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024551A 1996-06-27 1996-06-27 모스 트랜지스터 및 그의 제조방법 KR100235620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024551A KR100235620B1 (ko) 1996-06-27 1996-06-27 모스 트랜지스터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024551A KR100235620B1 (ko) 1996-06-27 1996-06-27 모스 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR980005882A true KR980005882A (ko) 1998-03-30
KR100235620B1 KR100235620B1 (ko) 1999-12-15

Family

ID=19463913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024551A KR100235620B1 (ko) 1996-06-27 1996-06-27 모스 트랜지스터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100235620B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687849B1 (ko) * 2000-04-17 2007-02-27 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743637B1 (ko) * 2006-02-10 2007-07-27 주식회사 하이닉스반도체 모스펫 소자의 제조방법
KR100743636B1 (ko) 2006-02-10 2007-07-27 주식회사 하이닉스반도체 모스펫 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687849B1 (ko) * 2000-04-17 2007-02-27 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법

Also Published As

Publication number Publication date
KR100235620B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR920020756A (ko) 반도체 장치 및 그의 제조방법
KR920001754A (ko) Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
KR970013411A (ko) 일방향, 경사형 채널 반도체 디바이스 형성 방법
KR980005882A (ko) 모스 트랜지스터 및 그의 제조방법
WO1998053491A3 (en) Manufacture of a semiconductor device with a mos transistor having an ldd structure
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
KR910001876A (ko) 반도체 장치 제조방법
KR950021745A (ko) 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법
KR0162692B1 (ko) 반도체 트랜지스터 소자와 그 제조방법
KR970008571A (ko) 모스 전계 효과 트랜지스터 및 그 제조방법
KR960009216A (ko) 반도체 소자 및 그 제조방법
KR970072489A (ko) 박막트랜지스터 제조방법
KR980005881A (ko) 반도체 소자의 제조방법
KR980006536A (ko) 반도체소자의 제조방법
KR960019608A (ko) 반도체 소자의 트랜지스터 제조방법
KR960026766A (ko) 트랜지스터 제조방법
KR940016902A (ko) 모스(mos) 트랜지스터 제조방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR940010382A (ko) 트랜지스터 제조방법
KR970003984A (ko) 반도체 소자의 제조 방법
KR980005422A (ko) 반도체장치의 제조방법 및 그 구조
KR970053362A (ko) 반도체 장치의 모스 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee