KR0162692B1 - 반도체 트랜지스터 소자와 그 제조방법 - Google Patents
반도체 트랜지스터 소자와 그 제조방법 Download PDFInfo
- Publication number
- KR0162692B1 KR0162692B1 KR1019950048076A KR19950048076A KR0162692B1 KR 0162692 B1 KR0162692 B1 KR 0162692B1 KR 1019950048076 A KR1019950048076 A KR 1019950048076A KR 19950048076 A KR19950048076 A KR 19950048076A KR 0162692 B1 KR0162692 B1 KR 0162692B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- silicide
- field isolation
- semiconductor substrate
- isolation film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 3
- 239000012535 impurity Substances 0.000 claims abstract description 68
- 238000002955 isolation Methods 0.000 claims abstract description 44
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000011810 insulating material Substances 0.000 claims abstract description 14
- 230000002265 prevention Effects 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 의한 반도체 트랜지스터 소자는 반도체기판의 활성영역에서, 게이트절연막에 의해 반도체기판과 절연되어 형성된 게이트와, 게이트 양측과, 필드격리막사이에 각각 형성되되, 게이트 및 필드격리막과 접하지 않으면서 형성된 실리사이드와, 게이트의 양측에서, 실리사이드 하단에 각각 형성된 고농도불순물영역과, 실리사이드와 게이트 사이 및 실리사이드와 필드격리막 사이에 각각 형성된 저농도불순물영역과, 저농도불순물영역 하단에 각각 형성되어 펀치 쓰루우 현상을 방지하는 펀치 쓰루우 방지용 불순물영역을 포함하여 이루어 지며, 그 제조방법으로는 하단에 소자격리절연층이 형성된 필드격리막에 의해 활성영역이 정의된 반도체기판의 활성영역 상에 게이트절연막에 의해 반도체기판과 절연되는 게이트를 형성시키고, 게이트의 양측에 절연물질측벽을 형성시키는 단계와, 게이트의 양측벽에 형성된 절연물질측벽과 필드격리막 사이에 각각 고농도불순물영역을 형성시키는 단계와, 고농도불순물영역 표면에 각각 실리사이드를 형성시키는 단계와, 절연물질측벽을 제거하면서, 필드격리막도 일부 제거하여 반도체기판에서 실리사이드와 게이트 사이 및 실리사드와 필드격리막 사이가 노출되도록 하는 단계와, 실리사이드와 게이트 사이 및 실리사이드와 필드격리막 사이의 노출된 반도체기판에 저농도불순물영역을 형성하여, 엘디디형의 불순물영역이 형성되도록 하는 단계를 포함하여 이루어진다.
Description
제1도는 종래의 반도체 트랜지스터 소자와 그 제조방법을 설명하기 위해 도시한 도면.
제2도는 본 발명에 의한 반도체 트랜지스터 소자와 그 제조방법을 설명하기 위해 도시된 도면.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체기판 10-1, 20-1 : 펀치 쓰루우 방지용 불순물영역
11, 21 : 소자격리절연층 12, 22, 22' : 필드격리막
13, 23 : 게이트절연막 14, 24 : 게이트
15, 27 : 저농도불순물영역 16, 24-1 : 절연물질측벽
17, 25 : 고농도불순물영역 18, 28 : 엘디디형의 불순물영역
26 : 실리사이드 A, A' : 활성영역
본 발명은 반도체 트랜지스터(transistor) 소자와 그 제조방법에 관한 것으로, 특히 반도체 트랜지스터 소자의 접합 정전용량과 접합 누설전류가 감소되어 소자의 동작속도 및 신뢰성이 향상되도록 하는 것에 적당하도록 한 반도체 트랜지스터 소자와 그 제조방법에 관한 것이다.
제1도는 종래의 반도체 트랜지스터 소자와 그 제조방법을 설명하기 위해 도시한 도면으로, 종래의 반도체 트랜지스터 소자 제조단계의 일실시예를 도시한 단면도이다. 이하 첨부된 도면을 참고로 종래의 반도체 트랜지스터 소자와 그 제조방법을 설명하면 다음과 같다.
종래의 반도체 트랜지스터 소자의 제조방법에서는 우선, 제1도의 (a)와 같이, 반도체기판(10) 상에, 하단에 소자격리절연층(11)이 형성된 필드(field)격리막(12)을 형성시켜서 활성영역(A 부위)을 정의한다.
이어서, 제1도의 (b)와 같이, 활성영역(A 부위)의 반도체기판(10) 내부에 펀치 쓰루우(punch-through)현상을 방지하기 위한 펀치 쓰루우 방지용 불순물영역(10-1)을 형성시킨다.
그리고 제1도의 (c)와 같이, 반도체기판(10)의 활성영역(A 부위) 상에 게이트(gate)절연막(13)에 의해 반도체기판과 절연되는 게이트(14)를 형성시킨다.
이어서, 제1도의 (d)와 같이, 게이트(14) 양측의 반도체기판(10)에 저농도불순물영역(15)을 형성시킨다.
즉, 게이트를 마스크(mask)로 게이트 양측의 반도체기판에 저농도불순물을 이온주입하여 저농도불순물영역을 형성시킨다.
그리고, 제1도의 (e)와 같이, 게이트(14)의 양측벽에 절연물질측벽(16)을 형성시키고, 절연물질측벽과 게이트를 마스크로 하여 저농도불순물영역(15)에 고농도불순물을 이온주입하여 고농도불순물영역(17)을 형성시켜서, 엘디디(LDD ;lightly doped drain)형의 불순물영역(18)을 형성시킨다.
즉, 종래의 반도체 트랜지스터 소자의 제조방법에 의해 형성된 반도체 트랜지스터 소자는 반도체기판 상에서 게이트와 필드격리막 사이에 각각 소오스(source)영역 또는 드레인(drain)영역에 대응되는 엘디디형의 불순물영역이 형성된다.
그러나 종래의 반도체 트랜지스터 소자의 제조방법에 의해 제조된 반도체 트랜지스터 소자에 있어서는, 엘디디형의 불순물영역에서 고농도불순물영역이 각각 필드격리막의 일측과 접합되면서 형성되는 전하 공핍영역에 의해 누설전류가 발생되었고, 또한 엘디디형의 불순물영역과 펀치 쓰루우 방지용 불순물영역 간에 발생되는 접합 정전용량 증가로 인하여 반도체 트랜지스터 소자의 동작속도 및 신뢰성이 저하되는 문제점이 발생되었다.
본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로, 반도체 트랜지스터 소자의 구조와 그로 인한 반도체 트랜지스터 소자의 제조방법을 개선하여 접합 누설전류 및 접합 정전용량이 감소되도록 하는 것이 그 목적이다.
본 발명에 의한 반도체 트랜지스터 소자는 반도체기판의 활성영역에서, 게이트절연막에 의해 반도체기판과 절연되어 형성된 게이트와, 게이트 양측과, 필드격리막사이에 각각 형성되되, 게이트 및 필드격리막과 접하지 않으면서 형성된 실리사이드와, 게이트의 양측에서, 실리사이드 하단에 각각 형성된 고농도불순물영역과, 실리사이드와 게이트 사이 및 실리사이드와 필드격리막 사이에 각각 형성된 저농도불순물영역과, 저농도불순물영역 하단에 각각 형성되어 펀치 쓰루우 현상을 방지하는 펀치 쓰루우 방지용 불순물영역를 포함하여 이루어지며, 그 제조방법으로는 하단에 소자격리절연층이 형성된 필드격리막에 의해 활성영역이 정의된 반도체기판의 활성영역 상에 게이트절연막에 의해 반도체기판과 절연되는 게이트를 형성시키고, 게이트의 양측에 절연물질측벽을 형성시키는 단계와, 게이트의 양측벽에 형성된 절연물질측벽과 필드격리막 사이에 각각 고농도불순물영역을 형성시키는 단계와, 고농도불순물영역 표면에 각각 실리사이드를 형성시키는 단계와, 절연물질측벽을 제거하면서, 필드격리막도 일부 제거하여 반도체기판에서 실리사이드와 게이트 사이 및 실리사드와 필드격리막 사이가 노출되도록 하는 단계와, 실리사이드와 게이트 사이 및 실리사이드와 필드격리막 사이의 노출된 반도체기판에 저농도불순물영역을 형성하여, 엘디디형의 불순물영역이 형성되도록 하는 단계를 포함하여 이루어진다.
제2도는 본 발명에 의한 반도체 트랜지스터 소자와 그 제조방법을 설명하기 위해 도시된 도면으로, 본 발명에 의한 반도체 트랜지스터 소자 제조단계의 일실시예를 도시한 단면도이다. 이하 첨부된 도면을 참고로 본 발명에 의한 반도체 트랜지스터 소자와 그 제조방법을 설명하면 다음과 같다.
본 발명에 의한 반도체 트랜지스터 소자의 제조방법의 일실시예에서는 우선, 제2도의 (a)와 같이, 반도체기판(20) 상에 하단에 소자격리절연층(21)이 형성된 필드격리막(22)을 형성시켜서 활성영역(A' 부위)을 정의하고, 활성영역의 반도체기판에 게이트절연막(23)에 의해 반도체기판(20)과 절연되는 게이트(24)를 형성시킨 후에, 게이트의 양측벽에 절연물질측벽(24-1)을 형성시킨다.
이어서, 제2도의 (b)와 같이, 절연물질측벽(24-1)과 게이트(24)를 마스크로 고농도 불순물을 이온주입하여, 반도체기판(20)에 게이트를 중심으로 서로 대치되는 고농도불순물영역(25)을 형성시킨다.
그리고 제2도의 (c)와 같이, 고농도불순물영역(25)의 표면에 금속을 이온주입한 후에, 열처리하여 고농도불순물영역의 상면에 실리사이드(26)가 형성되도록 한다.
이어서, 제2도의 (d)와 같이, 절연물질측벽을 습식식각의 방법으로 제거하면서, 필드격리막 상부도 일부 제거되도록 하여, 실리사이드(26)와 게이트(24) 사이 및 실리사이드(26)와 필드격리막(22') 사이의 반도체기판(20)이 노출되도록 한다.
그리고, 제2도의 (e)와 같이, 반도체기판(20)에서 실리사이드(26)와 게이트(24)를 마스크로 저농도불순물을 이온주입하여, 실리사이드와 게이트 사이 및 실리사이드(26)와 필드격리막(22') 사이의 노출된 부위에 저농도불순물영역(27)을 형성하여, 각각의 고농도불순물영역(25)의 양측에 각각의 저농도불순물영역(27)이 형성되는 엘디디형의 불순물영역(28)을 형성한다.
이때, 게이트를 중심으로하여 서로 대칭되도록 형성된 엘디디형의 불순물영역은 각각 소오스영역 및 드레인영역에 대응된다.
이어서 제2도의 (f)와 같이, 엘디디형의 불순물영역(28)에서 저농도불순물영역(27) 하단에 각각 펀치 쓰루우 현상을 방지하기 위한 펀치 쓰루우 방지용 불순물영역(20-1)을 형성시킨다.
즉, 본 발명에 의한 반도체 트랜지스터 소자의 제조방법에 의해 제조된 반도체 트랜지스터 소자의 구조는 활성영역에서, 게이트절연막에 의해 반도체기판과 절연되어 형성된 게이트와, 게이트 양측과, 필드격리막 사이에 각각 형성되되, 게이트 및 필드격리막과 접하지 않으면서 형성된 실리사이드와, 게이트의 양측에서, 실리사이드 하단에 각각 형성된 고농도불순물영역과, 실리사이드와 게이트 사이 및 실리사이드와 필드격리막 사이에 각각 형성된 저농도불순물영역과, 저농도불순물영역 하단에 각각 형성되어 펀치 쓰루우 현상을 방지하는 불순물영역를 포함하여 이루어 진다.
본 발명에 의한 반도체 트랜지스터 소자의 제조방법에 의해 형성된 반도체 트랜지스터 소자에서는 펀치 쓰루우 현상을 방지하기 위한 불순물영역이 엘디디형의 소오스영역 및 드레인영역에서 저농도불순물영역 하단에만 한정적으로 형성되므로, 소오스영역 및 드레인영역과 펀치 쓰루우 현상을 방지하기 위한 불순물영역 간에 발생되는 접합 정전용량이 감소되고, 또한 필드격리막과 엘디디형의 소오스영역 및 드레인영역 간에 각각 저농도불순물영역을 형성하여, 불순물 도핑 공핍영역이 감소되도록 하여, 누설전류가 감소되고, 이로 인하여 반도체 트랜지스터 소자의 동작속도 및 신뢰성이 향상된다.
Claims (5)
- 반도체 트랜지스터 소자의 제조방법에 있어서, 1) 필드격리막에 의해 활성영역이 정의된 반도체기판의 상기 활성영역 상에 게이트절연막에 의해 상기 반도체기판과 절연되는 게이트를 형성시키고, 상기 게이트의 양측에 절연물질측벽을 형성시키는 단계와, 2) 상기 게이트의 양측벽에 형성된 절연물질측벽과 상기 필드격리막 사이에 각각 고농도불순물영역을 형성시키는 단계와, 3) 상기 고농도불순물영역 표면에 각각 실리사이드를 형성시키는 단계와, 4) 상기 절연물질측벽을 제거하면서, 상기 필드격리막도 일부 제거하여 상기 반도체기판에서 상기 실리사이드와 상기 게이트 사이 및 상기 실리사드와 상기 필드격리막 사이가 노출되도록 하는 단계와, 5) 상기 실리사이드와 상기 게이트 사이 및 상기 실리사이드와 상기 필드격리막 사이의 노출된 상기 반도체기판에 저농도불순물영역을 형성하여, 엘디디형의 불순물영역이 형성되도록 하는 단계를 포함하여 이루어지는 반도체 트랜지스터 소자의 제조방법.
- 제1항에 있어서, 상기 절연물질측벽은 습식식각의 방법으로 제거하면서, 상기 필드격리막의 상부도 일부 제거되도록 하는 것을 특징으로 하는 반도체 트랜지스터 소자의 제조방법.
- 제1항에 있어서, 상기 엘디디형의 불순물영역에서 상기 저농도불순물영역 하단에 각각 펀치 쓰루우 현상을 방지하기 위한 펀치 쓰루우 방지용 불순물영역을 형성시키는 단계를 추가하여 이루어지는 것을 특징으로 하는 반도체 트랜지스터 소자의 제조방법.
- 하단에 소자격리절연층이 형성된 필드격리막에 의해 활성영역이 정의된 반도체기판에 형성되는 반도체 트랜지스터 소자에 있어서, 상기 활성영역에서, 게이트절연막에 의해 상기 반도체기판과 절연되어 형성된 게이트와, 상기 게이트 양측과, 상기 필드격리막 사이에 각각 형성되되, 상기 게이트 및 상기 필드격리막과 접하지 않으면서 형성된 실리사이드와, 상기 게이트의 양측에서, 상기 실리사이드 하단에 각각 형성된 고농도불순물영역과, 상기 실리사이드와 상기 게이트 사이 및 상기 실리사이드와 상기 필드격리막 사이에 각각 형성된 저농도불순물영역을 포함하여 이루어지는 반도체 트랜지스터 소자.
- 제4항에 있어서, 상기 저농도불순물영역 하단에 각각 펀치 쓰루우 현상을 방지하는 펀치 쓰루우 방지용 불순물영역이 형성된 것을 특징으로 하는 반도체 트랜지스터 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048076A KR0162692B1 (ko) | 1995-12-09 | 1995-12-09 | 반도체 트랜지스터 소자와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048076A KR0162692B1 (ko) | 1995-12-09 | 1995-12-09 | 반도체 트랜지스터 소자와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053078A KR970053078A (ko) | 1997-07-29 |
| KR0162692B1 true KR0162692B1 (ko) | 1999-02-01 |
Family
ID=19438835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048076A KR0162692B1 (ko) | 1995-12-09 | 1995-12-09 | 반도체 트랜지스터 소자와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162692B1 (ko) |
-
1995
- 1995-12-09 KR KR1019950048076A patent/KR0162692B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053078A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US5089435A (en) | Method of making a field effect transistor with short channel length | |
| JP3079586B2 (ja) | 高耐圧トランジスタおよびその製造方法 | |
| KR0162692B1 (ko) | 반도체 트랜지스터 소자와 그 제조방법 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
| JPH11220128A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100252858B1 (ko) | 반도체소자 및 이의 제조방법 | |
| KR100302612B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| JP2602589B2 (ja) | Ｌｄｄトランジスタの製造方法 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| KR100379534B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100253340B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR19980021821A (ko) | 트랜지스터 및 그 제조방법 | |
| KR100226496B1 (ko) | 반도체장치의 제조방법 | |
| KR100569570B1 (ko) | 반도체소자의 모스전계효과 트렌지스터 제조방법 | |
| JPH10261795A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| KR0186198B1 (ko) | 트랜지스터 제조방법 | |
| KR100534205B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100223994B1 (ko) | 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법 | |
| KR19980039621A (ko) | 모스 트랜지스터 및 그의 제조 방법 | |
| KR19980085205A (ko) | 반도체 소자의 살리사이드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |