KR100302612B1 - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100302612B1 KR100302612B1 KR1019990024682A KR19990024682A KR100302612B1 KR 100302612 B1 KR100302612 B1 KR 100302612B1 KR 1019990024682 A KR1019990024682 A KR 1019990024682A KR 19990024682 A KR19990024682 A KR 19990024682A KR 100302612 B1 KR100302612 B1 KR 100302612B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- mos transistor
- photoresist
- forming
- ion implantation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000007943 implant Substances 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 6
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 게이트와 저농도 소스 및 드레인이 중첩되는 부분이 발생하고, 그 중첩부분에서 수직전계가 강하게 발생하여 열전하가 발생하게 되고, 이에 따라 게이트산화막이 열화되어 모스 트랜지스터의 특성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 제 1도전형의 기판 상부에 게이트산화막과 제 2도전형의 다결정실리콘을 순차적으로 증착하는 단계와; 상기 제 2도전형의 다결정실리콘 상부에 포토레지스트 패턴을 형성하는 포토레지스트 패턴형성단계와; 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 다결정실리콘과 그 하부의 게이트산화막을 순차적으로 식각하여, 모스 트랜지스터의 게이트를 형성하는 게이트 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 포토레지스트 패턴 형성단계 후, 상기 포토레지스트 패턴을 이온주입마스크로 사용하는 불순물 이온주입공정으로 상기 다결정실리콘에 제 1도전형의 불순물 이온을 이온주입하여, 상기 포토레지스트의 측면 하부의 제 2도전형의 불순물 이온의 농도를 낮추는 이온주입단계를 더 포함하여 게이트의 측면의 불순물 도핑농도를 그 게이트의 중앙부에 비해 낮게 형성함으로써, 게이트와 저농도 드레인의 중첩부분에서의 수직전계를 줄여 열전하 발생을 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 게이트의 측면부의 불순물 도핑농도를 게이트 중앙부보다 낮게 노핑하여 게이트와 드레인간의 수직 전계를 줄일 수 있는 모스 트랜지스터 제조방법에 관한 것이다.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 다결정실리콘을 증착한 후, 사진식각공정을 통해 상기 다결정실리콘과 게이트산화막을 패터닝하여 게이트(2)를 형성한 후, 그 게이트(2)의 측면 기판(1) 하부에 저농도 불순물을 이온주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도1a)와; 상기 구조의 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트(3)의 측면에 측벽(4)을 형성하는 단계(도1b)와; 상기 측벽(4)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성하는 단계(도1c)를 포함하여 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 도핑된 다결정실리콘을 순차적으로 증착한다.
그 다음, 상기 다결정실리콘의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 패턴을 형성하고, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로상기 다결정실리콘과 그 하부의 게이트산화막을 순차적으로 식각하여 게이트(2)를 형성한다.
그 다음, 상기 게이트(2)의 측면 기판(1) 하부에 기판(1)과는 다른 도전형의 불순물 이온을 저농도로 이온주입하여, 저농도 소스 및 드레인(3)을 형성한다. 이와 같이 이온주입만으로 저농도 소스 및 드레인(3)을 형성할 수 있는 것은 아니고, 이온주입에 의한 기판(1)의 손상을 방지하고, 주입된 이온을 활성화하기 위해 열처리공정을 수행하며, 이때 주입된 이온은 상기 게이트(2)의 측면하부측으로 확산된다.
그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부에 질화막 등의 절연막을 증착하고, 그 절연막을 건식식각하여 그 게이트(2)의 측면에 절연막 측벽(3)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 절연막 측벽(3)의 측면 기판 하부에 상기 기판(1)과는 반대 도전형의 불순물 이온을 고농도로 이온주입하여 고농도 소스 및 드레인(5)을 형성한다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 게이트와 저농도 소스 및 드레인이 중첩되는 부분이 발생하고, 그 중첩부분에서 수직전계가 강하게 발생하여 열전하가 발생하게 되고, 이에 따라 게이트산화막이 열화되어 모스 트랜지스터의 특성이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 게이트의 중앙부와 주변부의 도핑농도를 다르게 형성할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트산화막
3:다결정실리콘 4:저농도 소스 및 드레인
5:절연막 측벽 6:고농도 소스 및 드레인
상기와 같은 목적은 제 1도전형의 기판 상부에 게이트산화막과 제 2도전형의 다결정실리콘을 순차적으로 증착하는 단계와; 상기 제 2도전형의 다결정실리콘 상부에 포토레지스트 패턴을 형성하는 포토레지스트 패턴형성단계와; 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 다결정실리콘과 그 하부의 게이트산화막을 순차적으로 식각하여, 모스 트랜지스터의 게이트를 형성하는 게이트 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 포토레지스트 패턴 형성단계 후, 상기 포토레지스트 패턴을 이온주입마스크로 사용하는 불순물 이온주입공정으로 상기 다결정실리콘에 제 1도전형의 불순물 이온을 이온주입하여, 상기 포토레지스트의 측면 하부인 다결정실리콘의 특정영역에 도핑된 제 2도전형의 불순물 이온의 농도를 낮추는 이온주입단계를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 제 1도전형 기판(1)의 상부에 게이트산화막(2)과 제 2도전형으로 도핑된 다결정실리콘(3)을 순차적으로 증착하고, 그 다결정실리콘(3)의 상부일부에 포토레지스트(PR) 패턴을 형성하는 단계(도2a)와; 상기 포토레지스트(PR) 패턴을 이온주입마스크로 하는 이온주입공정으로 상기 제 2도전형의 다결정실리콘(3)에 제 1도전형의 불순물 이온을 이온주입하는 단계(도2b)와; 상기 포토레지스트(PR)패턴을 식각마스크로 사용하는 식각공정으로, 상기 다결정실리콘(3)과 게이트산화막(2)을 식각하여 그 주변부의 제 2도전형 불순물의 농도가 중앙부의 제 2도전형 불순물 이온의 농도보다 낮은 게이트를 정의하고, 그 게이트의 측면 기판(1) 하부에 저농도 소스 및 드레인(4)을 형성하는 단계(도2c)와; 상기 게이트의 측면에 절연막 측벽(5)을 형성하고, 그 절연막 측벽(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인(6)을 형성하는 단계(도2d)로 구성된다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 제 1도전형의 기판(1)에 게이트산화막(2)과 제 2도전형으로 도핑된 다결정실리콘(3)을 순차적으로 증착한다. 이때 상기 제 2도전형으로 도핑된 다결정실리콘(3)은 다결정실리콘의 증착과정에서 불순물 이온을 첨가할 수 있고, 다결정실리콘을 증착한 후 이온주입공정을 통해 형성할 수 있다.
그 다음, 상기 제 2도전형의 불순물이 도핑된 다결정실리콘(3)의 상부에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 상기 다결정실리콘(3)의 상부에 형성하고자 하는 게이트의 크기보다 더 큰 포토레지스트(PR) 패턴을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 이온주입마스크로 사용하는 이온주입공정으로, 상기 다결정실리콘(3)의 도전형과는 반대 도전형인 제 1도전형의 불순물 이온을 이온주입한다. 이와 같은 이온주입공정으로, 상기 포토레지스트(PR)패턴의 측면부에서는 서로 다른 도전형의 불순물 이온이 서로 결합하여 상쇄됨으로써, 제 1도전형의 불순물 이온이 주입되지 않은 상기 포토레지스트(PR)의 중앙부에 비해 제 2도전형 불순물 이온의 농도가 감소하게 된다.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(PR)를 식각마스크로 사용하는 식각공정으로 상기 다결정실리콘(3)과 게이트산화막(2)을 식각하여 게이트를 형성하고, 포토레지스트(PR)를 제거한다.
이때, 게이트는 그 주변부(A)가 상기 도2b에서 제 1도전형의 불순물 이온주입에 의한 영향으로 상기 제 2농도의 불순물이 그 중앙부(B)에 비해 상대적으로 낮은 농도를 갖도록 형성된다.
그 다음, 상기 게이트의 측면 기판하부에 제 2도전형의 불순물이온을 저농도로 이온주입하여 저농도 소스 및 드레인(4)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 구조의 상부전면에 질화막 등의 절연막을 증착하고, 그 절연막을 건식식각하여 게이트 측벽(5)을 형성하고, 그 게이트 측벽(5)의 측면 기판하부에 제 2도전형의 불순물 이온을 고농도로 주입하여 고농도 소스 및 드레인(6)을 형성한다.
이와 같이 게이트의 측면을 저농도로 형성하면, 게이트와 저농도 드레인의 중첩된 부분에서 발생하는 수직전계가 감소하여 열전하의 발생을 줄일 수 있으며, 이에 따라 모스 트랜지스터의 특성을 향상시킬 수 있게 된다.
상기한 바와 같이 본 발명 모스 트랜지스터 제조방법은 게이트의 측면의 불순물 도핑농도를 그 게이트의 중앙부에 비해 낮게 형성함으로써, 게이트와 저농도 드레인의 중첩부분에서의 수직전계를 줄여 열전하 발생을 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.
Claims (1)
- 제 1도전형의 기판 상부에 게이트산화막과 제 2도전형의 다결정실리콘을 순차적으로 증착하는 단계와; 상기 제 2도전형의 다결정실리콘 상부에 포토레지스트 패턴을 형성하는 포토레지스트 패턴형성단계와; 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 다결정실리콘과 그 하부의 게이트산화막을 순차적으로 식각하여, 모스 트랜지스터의 게이트를 형성하는 게이트 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 포토레지스트 패턴 형성단계 후, 상기 포토레지스트 패턴을 이온주입마스크로 사용하는 불순물 이온주입공정으로 상기 다결정실리콘에 제 1도전형의 불순물 이온을 이온주입하여, 상기 포토레지스트의 측면 하부인 다결정실리콘의 특정영역에 도핑된 제 2도전형의 불순물 이온의 농도를 낮추는 이온주입단계를 더 포함하여 된 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024682A KR100302612B1 (ko) | 1999-06-28 | 1999-06-28 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024682A KR100302612B1 (ko) | 1999-06-28 | 1999-06-28 | 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004079A KR20010004079A (ko) | 2001-01-15 |
| KR100302612B1 true KR100302612B1 (ko) | 2001-11-01 |
Family
ID=19595938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024682A KR100302612B1 (ko) | 1999-06-28 | 1999-06-28 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100302612B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110052226A (ko) * | 2009-11-12 | 2011-05-18 | 삼성전자주식회사 | Ｒｃｔ 소자 및 그 ｒｃｔ 소자를 포함하는 디스플레이 장치 |
| US8994082B2 (en) | 2011-09-30 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise |
-
1999
- 1999-06-28 KR KR1019990024682A patent/KR100302612B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004079A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| KR100302612B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100592705B1 (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100533167B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100280539B1 (ko) | 반도체 장치 제조방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100253340B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR100531537B1 (ko) | 반도체소자의 제조방법 | |
| KR0172286B1 (ko) | 트랜지스터 제조방법 | |
| KR100313513B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100236264B1 (ko) | 반도체장치의 제조방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR20000039155A (ko) | 정전방전 방지 트랜지스터 및 그 제조방법 | |
| KR100518239B1 (ko) | 반도체 장치 제조방법 | |
| KR20040029588A (ko) | 반도체소자의 제조방법 | |
| KR20010019286A (ko) | 모스 트랜지스터 제조방법 | |
| KR19980033968A (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR20030001749A (ko) | 반도체 소자의 제조방법 | |
| KR19980057015A (ko) | 전계 효과 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |