KR100313513B1 - 반도체 장치의 콘택홀 형성방법 - Google Patents
반도체 장치의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR100313513B1 KR100313513B1 KR1019990015460A KR19990015460A KR100313513B1 KR 100313513 B1 KR100313513 B1 KR 100313513B1 KR 1019990015460 A KR1019990015460 A KR 1019990015460A KR 19990015460 A KR19990015460 A KR 19990015460A KR 100313513 B1 KR100313513 B1 KR 100313513B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- low concentration
- contact hole
- concentration source
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 238000011109 contamination Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- -1 phosphorous ions Chemical class 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/44—Mechanical actuating means
- F16K31/48—Mechanical actuating means actuated by mechanical timing-device, e.g. with dash-pot
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K27/00—Construction of housing; Use of materials therefor
- F16K27/06—Construction of housing; Use of materials therefor of taps or cocks
- F16K27/067—Construction of housing; Use of materials therefor of taps or cocks with spherical plugs
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/44—Mechanical actuating means
- F16K31/53—Mechanical actuating means with toothed gearing
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/44—Mechanical actuating means
- F16K31/60—Handles
- F16K31/602—Pivoting levers, e.g. single-sided
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K5/00—Plug valves; Taps or cocks comprising only cut-off apparatus having at least one of the sealing faces shaped as a more or less complete surface of a solid of revolution, the opening and closing movement being predominantly rotary
- F16K5/06—Plug valves; Taps or cocks comprising only cut-off apparatus having at least one of the sealing faces shaped as a more or less complete surface of a solid of revolution, the opening and closing movement being predominantly rotary with plugs having spherical surfaces; Packings therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로, 종래 반도체 장치의 콘택홀 형성방법은 저농도 소스 및 드레인의 손상을 방지하기 위해 추가 이온주입을 실시하는 경우, 그 이온주입의 마스크로 사용하는 절연막에 포함된 붕소 및 인 이온들에 의해 저농도 소스 및 드레인이 오염되거나, 소스 및 드레인의 불순물이 외부로 유출되어 모스 트랜지스터의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 저농도 소스 및 드레인의 손상을 복원하기 위한 이온주입공정을 실시하기 전에 다결정실리콘을 증착하여, 그 이온주입공정에 의해 절연막에 의한 저농도 소스 및 드레인의 오염을 방지하여 반도체 장치의 특성이 열화되는 것을 방지하는 효과가 있다.
Description
본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로, 특히 모스 트랜지스터의 저농도 소스 및 드레인영역을 노출시키는 콘택홀을 형성하고, 그 콘택홀에 다결정실리콘 막을 버퍼로 사용하는 이온주입공정으로 추가 불순물 이온주입을 실시하여 트랜지스터의 특성이 열화되는 것을 방지하는데 적당하도록 한 반도체 장치의 콘택홀 형성방법에 관한 것이다.
도1a 내지 도1d는 종래 반도체 장치의 콘택홀 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)과 게이트전극(3)을 증착하고, 패터닝하여 게이트를 형성한 후, 그 게이트의 측면 기판(1) 하부에 저농도 소스 및 드레인(4)을 형성하고, 상기 게이트의 측면에 측벽(5)을 형성한 다음, 그 측벽(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인(6)을 형성하여 모스 트랜지스터를 제조하는 단계(도1a)와; 상기 모스 트랜지스터의 상부전면에 상부면이 평탄한 절연막(7)을 증착하는 단계(도1b)와; 사진식각공정을 절연막(7)에 콘택홀을 형성하여 상기 게이트전극(3)의 측면 일부와 상기 측벽(5)을 노출시킨 다음 그 노출된 측벽(5)을 식각하여 그 하부의 저농도 소스 및 드레인(4)을 노출시키는 단계(도1c)와; 상기 절연막(7)을 이온주입마스크로 하는 이온주입공정을 통해 상기 저농도 소스 및 드레인(4)에 추가 불순물을 이온주입한 후, 어닐링하는 단계(도1d)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 장치의 콘택홀 형성방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 산화막과 다결정실리콘을 증착하고, 사진식각공정을 통해 패터닝하여 상기 기판(1)의 상부에 게이트산화막(2)과 게이트전극(3)이 적층된 게이트를 형성하고, 그 게이트의 측면 기판(1) 하부에 불순물 이온을 저농도로 이온주입하여 저농도 소스 및 드레인(4)을 형성한다.
그 다음, 상기 구조의 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트의 측면에 측벽(5)을 형성하고, 불순물 이온주입공정을 통해 상기 측벽(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인(6)을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 게이트, 측벽(5), 고농도 소스 및 드레인(6)의 상부전면에 그 상부면이 평탄한 절연막(7)을 증착한다.
그 다음, 도1c에 도시한 바와 같이 상기 절연막(7)의 상부에 절연막(7)의 일부를 노출시키는 포토레지스트 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 절연막(7)을 식각한다.
이때의 식각공정으로 형성되는 콘택홀은 상기 측벽(5)을 노출시키게 되며, 이때 게이트전극(3)의 측면 일부도 노출되며, 상기 노출된 측벽(5)을 선택적으로 식각하여 상기 측벽(5)의 하부에 위치하는 저농도 소스 및 드레인(4)을 노출시킨다.
그 다음, 도1d에 도시한 바와 같이 상기 측벽(5)을 제거하여 그 하부의 저농도 소스 및 드레인(4)이 노출되는 과정에서 그 소스 및 드레인(4)에도 손상이 발생하며, 이에 따라 모스 트랜지스터의 동작과정에서 누설전류가 발생하게 되어 이를 방지하기 위해 추가로 불순물 이온을 상기 노출된 저농도 소스 및 드레인(4)영역에 이온주입한다.
상기한 바와 같이 종래 반도체 장치의 콘택홀 형성방법은 저농도 소스 및 드레인의 손상을 방지하기 위해 추가 이온주입을 실시하는 경우, 그 이온주입의 마스크로 사용하는 절연막에 붕소 또는 인이온이 주입되고, 어닐링 공정에서 절연막에 주입된 붕소 또는 인 이온들이 확산되어 저농도 소스 및 드레인이 오염되거나, 소스 및 드레인의 불순물이 외부로 유출되어 모스 트랜지스터의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 추가 이온주입공정에서 절연막에 의한 소스 및 드레인의 오염을 방지할 수 있는 반도체 장치의 콘택홀 형성방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 반도체 장치의 콘택홀 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 반도체 장치의 콘택홀 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트산화막
3:게이트전극 4:저농도 소스 및 드레인
5:측벽 6:고농도 소스 및 드레인
7:절연막 8:다결정실리콘
상기와 같은 목적은 기판의 상부에 모스 트랜지스터를 제조하는 모스 트랜지스터 형성단계와; 상기 모스 트랜지스터의 상부전면에 평탄화막을 증착하고, 그 평탄화막에 콘택홀을 형성하여 상기 모스 트랜지스터의 게이트 측벽을 노출시킨 후, 노출된 게이트 측벽을 식각하여 그 하부의 저농도 소스 및 드레인을 노출시키는 콘택홀 형성단계와; 상기 노출된 저농도 소스 및 드레인에 불순물 이온을 이온주입하여 식각에 의한 손상을 복원하는 손상복원단계로 이루어지는 반도체 장치의 콘택홀 형성방법에 있어서, 상기 콘택홀 형성단계를 수행한 후, 상기 평탄화막 및 저농도 소스 및 드레인의 상부에 다결정실리콘을 증착하여, 상기 손상복원단계에서의 이온주입공정시 절연막에 주입되는 붕소 또는 인에 의해 저농도 소스 및 드레인이 오염되는 것을 방지하는 오염방지막 형성단계를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 반도체 장치의 콘택홀 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 게이트산화막(2), 게이트전극(3), 측벽(5), 저농도 소스 및 드레인(4)과 고농도 소스 및 드레인(6)을 포함하는 모스 트랜지스터를 형성하는 단계(도2a)와; 상기 모스 트랜지스터가 형성된 기판(1)의 전면에 절연막(7)을 증착하고, 콘택홀을 형성하여 상기 측벽(5)을 노출시킨 후, 그 측벽(5)을 식각하여 그 하부의 저농도 소스 및 드레인(4)을 노출시키는 단계(도2b)와; 상기 노출된 저농도 소스 및 드레인(4)의 상부와 상기 절연막(7)의 상부 및 식각면의 측면에 다결정실리콘(8)을 증착하는 단계(도2c)와; 상기 증착한 다결정실리콘(8)을 이온주입 버퍼로 하는 이온주입공정으로 상기 노출된 저농도 소스 및 드레인(4)에 추가 불순물 이온을 이온주입하여 누설전류의 발생을 방지하는 단계(도2d)로 구성된다.
이하, 상기와 같은 본 발명 반도체 장치의 콘택홀 형성방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 산화막과 다결정실리콘을 증착하고, 사진식각공정을 통해 패터닝하여 상기 기판(1)의 상부에게이트산화막(2)과 게이트전극(3)이 적층된 게이트를 형성하고, 그 게이트의 측면 기판(1) 하부에 불순물 이온을 저농도로 이온주입하여 저농도 소스 및 드레인(4)을 형성한다.
그 다음, 상기 구조의 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트의 측면에 측벽(5)을 형성하고, 불순물 이온주입공정을 통해 상기 측벽(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인(6)을 형성하여 모스 트랜지스터를 제조한다.
그 다음, 도2b에 도시한 바와 같이 상기 게이트, 측벽(5), 고농도 소스 및 드레인(6)의 상부전면에 그 상부면이 평탄한 절연막(7)을 증착하고, 상기 절연막(7)의 상부에 절연막(7)의 일부를 노출시키는 포토레지스트 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 절연막(7)에 콘택홀을 형성하여 상기 측벽(5)을 노출시킨다.
그 다음, 상기 노출된 측벽(5)을 선택적으로 식각하여 상기 측벽(5)의 하부에 위치하는 저농도 소스 및 드레인(4)을 노출시킨다.
그 다음, 도2c에 도시한 바와 같이 상기 구조의 상부전면에 얇은 다결정실리콘(8)을 증착한다. 이때의 다결정실리콘(8)은 상기 절연막(7)의 상부전면과, 그 절연막(7)의 식각영역 측면 및 콘택홀의 저면인 저농도 소스 및 드레인(4)의 상부에도 증착된다.
그 다음, 도2d에 도시한 바와 같이 상기 증착한 다결정실리콘(8)을 이온주입버퍼로 사용하며, 상기 절연막(7)을 이온주입마스크로 사용하는 이온주입공정으로불순물 이온을 상기 노출된 저농도 소스 및 드레인(4)영역에 이온주입하여 상기 측벽(5)의 식각으로 손상된 저농도 소스 및 드레인(4)을 복원하여 누설전류의 발생을 방지한다.
상기한 바와 같이 본 발명은 콘택홀을 형성한 후, 저농도 소스 및 드레인 영역에 불순물 이온을 주입하는 과정에서 절연막에 주입되는 이온이 열처리 공정에 의해 저농도 소스 및 드레인영역으로 확산되어 그 저농도 소스 및 드레인영역의 도핑농도가 변화하는 것을 다결정실리콘의 증착공정을 추가하여 방지함으로써, 모스 트랜지스터의 특성이 열화되는 것을 방지하는 효과가 있다.
Claims (1)
- 기판의 상부에 모스 트랜지스터를 제조하는 모스 트랜지스터 형성단계와; 상기 모스 트랜지스터의 상부전면에 평탄화막을 증착하고, 그 평탄화막에 콘택홀을 형성하여 상기 모스 트랜지스터의 게이트 측벽을 노출시킨 후, 노출된 게이트 측벽을 식각하여 그 하부의 저농도 소스 및 드레인을 노출시키는 콘택홀 형성단계와; 상기 노출된 저농도 소스 및 드레인에 불순물 이온을 이온주입하여 식각에 의한 손상을 복원하는 손상복원단계로 이루어지는 반도체 장치의 콘택홀 형성방법에 있어서, 상기 콘택홀 형성단계를 수행한 후, 상기 평탄화막 및 저농도 소스 및 드레인의 상부에 다결정실리콘을 증착하여, 상기 손상복원단계에서의 이온주입공정시 절연막에 주입되는 불순물 원자의 확산에 의해 저농도 소스 및 드레인이 오염되는 것을 방지하는 오염방지막 형성단계를 더 포함하여 된 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990015460A KR100313513B1 (ko) | 1999-04-29 | 1999-04-29 | 반도체 장치의 콘택홀 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990015460A KR100313513B1 (ko) | 1999-04-29 | 1999-04-29 | 반도체 장치의 콘택홀 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000067553A KR20000067553A (ko) | 2000-11-25 |
KR100313513B1 true KR100313513B1 (ko) | 2001-11-17 |
Family
ID=19582953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990015460A KR100313513B1 (ko) | 1999-04-29 | 1999-04-29 | 반도체 장치의 콘택홀 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100313513B1 (ko) |
-
1999
- 1999-04-29 KR KR1019990015460A patent/KR100313513B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000067553A (ko) | 2000-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI397107B (zh) | 形成具有特定尺寸之閘極側壁間隔件之半導體配置之方法 | |
KR100218299B1 (ko) | 트랜지스터 제조방법 | |
KR100313513B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100298874B1 (ko) | 트랜지스터의형성방법 | |
KR100302612B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100280539B1 (ko) | 반도체 장치 제조방법 | |
KR100307535B1 (ko) | 반도체 소자 제조방법 | |
KR100336768B1 (ko) | 반도체 장치 제조방법 | |
KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100280537B1 (ko) | 반도체장치 제조방법 | |
KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100609584B1 (ko) | 반도체 소자의 제조방법 | |
KR100266016B1 (ko) | 박막트랜지스터의 제조방법 | |
KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
KR100327659B1 (ko) | 반도체소자의트랜지스터형성방법 | |
KR20010045138A (ko) | 반도체 장치 제조방법 | |
KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100784063B1 (ko) | 박막 트랜지스터의 구조 및 제조 방법 | |
KR100307536B1 (ko) | 디램의 셀트랜지스터 제조방법 | |
KR20030087159A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20010019286A (ko) | 모스 트랜지스터 제조방법 | |
KR20020051504A (ko) | 반도체소자의 콘택 형성 방법 | |
KR19990034355A (ko) | 모스 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |