KR100336768B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR100336768B1
KR100336768B1 KR1019990048313A KR19990048313A KR100336768B1 KR 100336768 B1 KR100336768 B1 KR 100336768B1 KR 1019990048313 A KR1019990048313 A KR 1019990048313A KR 19990048313 A KR19990048313 A KR 19990048313A KR 100336768 B1 KR100336768 B1 KR 100336768B1
Authority
KR
South Korea
Prior art keywords
gate
drain
substrate
source
boron
Prior art date
Application number
KR1019990048313A
Other languages
English (en)
Other versions
KR20010045140A (ko
Inventor
남정석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990048313A priority Critical patent/KR100336768B1/ko
Publication of KR20010045140A publication Critical patent/KR20010045140A/ko
Application granted granted Critical
Publication of KR100336768B1 publication Critical patent/KR100336768B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 장치 제조방법에 관한 것으로, 종래 반도체 장치 제조방법은 붕소가 포함된 실리콘층을 게이트의 상부 및 측면부의 소정영역에 위치시키고, 열처리를 통해 기판에 붕소이온을 확산시켜 소스 및 드레인을 형성함으로써, 그 붕소의 확산에 의해 피모스 트랜지스터의 게이트산화막에 손상을 주게 되어 반도체 장치의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 필드산화막을 형성하여 복수의 소자형성영역을 정의하고, 그 소자형성영역 각각의 중앙부에 게이트를 형성한 후, 그 게이트 측면에 확산방지막을 형성하고, 피형 소스 및 드레인의 확산소스역할을 하는 붕소가 포함된 실리콘막을 증착하여, 이후의 공정에서 열처리에 의해 붕소를 기판영역으로 확산시키는 과정에서 그 붕소가 게이트로 확산되는 것을 방지하여 반도체 장치의 특성이 열화되는 것을 방지하는 효과가 있다.

Description

반도체 장치 제조방법{MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 불순물 이온이 게이트산화막으로 침투되는 것을 방지하여 반도체 장치의 신뢰성을 향상시키는데 적당하도록 한 반도체 장치 제조방법에 관한 것이다.
도1a 내지 도1e는 종래 반도체 장치의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여 소자형성영역을 정의하고 그 소자형성영역의 상부에 엔모스 트랜지스터의 게이트(3)와 피모스 트랜지스터의 게이트(4)를 각각 형성하고, 그 구조의 상부전면에 BGS(BOROSILICATE GLASS, 5)을 증착하는 단계(도1a)와; 포토레지스트(PR1)를 마스크로 하는 식각공정으로, 상기 엔모스 트랜지스터의 게이트(3)가 위치하는 소자형성영역에 증착된 BGS(5)를 선택적으로 제거하고, 불순물 이온주입을 통해 엔모스 트랜지스터의 저농도 소스 및 드레인(6)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR1)를 제거하고, 상기 구조의 상부전면에 산화막을 증착하고, 이를 건식식각하여 상기 두 게이트(3),(4)의 측면에 측벽(7)을 형성하는 단계(도1c)와; 상기 피모스 트랜지스터의 게이트(4)가 형성된 소자형성영역의 상부에 포토레지스트(PR2) 패턴을 형성한 후, 불순물 이온주입공정을 통해 상기 엔모스 트랜지스터의 게이트(3) 측면 기판하부에 엔형의 고농도 소스 및 드레인(8)을 형성하는 단계(도1d)와; 상기 포토레지스트(PR2)를 제거하고, 열처리하여 상기 잔존하는 BGS(5)에 포함된 붕소이온이 기판영역으로 확산되도록 함으로써, 피모스 트랜지스터의 게이트(4) 측면하부 기판에 저농도 피형 소스 및 드레인(9)을 형성함과 아울러 상기 피모스 트랜지스터의 게이트(4) 측면의 측벽(7)의 측면 하부 기판에 고농도 피형 소스 및 드레인 확장영역(10)을 형성하는 단계(도1e)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 장치의 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 일부에 트랜치를 형성하고, 그 트랜치가 형성된 기판(1)의 상부에 산화막을 증착한 후, 평탄화하여 상기 트랜치 내에 위치하는 필드산화막(2)을 형성함으로써 소자형성영역을 정의 한다.
그 다음, 상기 구조의 상부전면에 게이트산화막과 다결정실리콘을 증착한 후, 패터닝하여 상기 소자형성영역의 중앙상부에 각각 위치하는 엔모스 트랜지스터의 게이트(3)와 피모스 트랜지스터의 게이트(4)를 각각 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부전면에 BGS(5)을 증착하고, 그 BGS(5)의 상부에 포토레지스트(PR1)를 도포한 후, 노광 및 현상하여 상기 엔모스 트랜지스터의 게이트(3)가 위치하는 소자형성영역의 상부에 증착된 BGS(5)를 노출시키는 패턴을 형성한다.
그 다음, 상기 포토레지스트(PR1) 패턴을 식각마스크로 사용하는 식각공정으로 노출된 BGS(5)를 식각한다.
그 다음, 불순물 이온주입공정을 통해 상기 엔모스 트랜지스터의 게이트(3)의 측면 기판하부에 엔형 저농도 소스 및 드레인(6)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부전면에 산화막을 증착하고, 그 산화막을 건식식각하여 상기 두 게이트(3,4)의 측면에 측벽(7)을 형성한다.
이때, 피모스 트랜지스터 영역에서는 그 측벽(7)과 게이트(4) 및 기판(1)의 사이에 BGS(5)가 잔존하는 상태이다.
그 다음, 도1d에 도시한 바와 같이 상기 피모스 트랜지스터의 게이트(4)가 형성된 소자형성영역의 상부에 포토레지스트(PR2) 패턴을 형성한 후, 불순물 이온주입공정을 통해 상기 엔모스 트랜지스터의 게이트(3) 측면 기판하부에 엔형의 고농도 소스 및 드레인(8)을 형성한다.
그 다음, 도1e에 도시한 바와 같이 상기 포토레지스트(PR2)를 제거하고, 열처리하여 상기 잔존하는 BGS(5)에 포함된 붕소이온이 기판영역으로 확산되도록 함으로써, 피모스 트랜지스터의 게이트(4) 측면하부 기판에 저농도 피형 소스 및 드레인(9)을 형성함과 아울러 상기 피모스 트랜지스터의 게이트(4) 측면의 측벽(7)의 측면 하부 기판에 고농도 피형 소스 및 드레인 확장영역(10)을 형성한다.
이때, 상기 붕소이온이 피모스 트랜지스터의 게이트산화막측으로 확산되며, 이로 인해 게이트산화막의 오염으로 인한 특성의 열화가 발생한다.
상기한 바와 같이 종래 반도체 장치 제조방법은 붕소가 포함된 실리콘층을 게이트의 상부 및 측면부의 소정영역에 위치시키고, 열처리를 통해 기판에 붕소이온을 확산시켜 소스 및 드레인을 형성함으로써, 그 붕소의 확산에 의해 피모스 트랜지스터의 게이트산화막에 손상을 주게 되어 반도체 장치의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 붕소이온의 확산에 의해 게이트산화막이 오염되는 것을 방지할 수 있는 반도체 장치 제조방법을 제공함과 아울러 제조공정을 단순화할 수 있는 반도체 장치 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1e는 종래 반도체 장치의 제조공정 수순단면도.
도2a 내지 도2e는 본 발명 반도체 장치의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3,4:게이트 5:BGS
6:엔형 저농도 소스 및 드레인 7:측벽
8:엔형 고농도 소스 및 드레인 9:피형 고농도 소스 및 드레인
10:소스 및 드레인 확장영역 11:질화막
12:할로방지영역
상기와 같은 목적은 기판의 상부에 필드산화막을 형성하여 복수의 소자형성영역을 정의하고, 그 소자형성영역 각각의 중앙부에 게이트를 형성한 후, 그 게이트 측면에 확산방지막을 형성하는 확산방지막 형성단계와; 상기 구조의 상부전면에 붕소가 포함된 실리콘막을 증착한 후, 포토레지스트 패턴을 이온주입마스크로 사용하는 이온주입공정으로 상기 복수의 소자형성영역중 선택된 영역에 엔형 불순물 이온을 주입하여 저농도 엔형 소스 및 드레인을 형성하는 확산소스형성단계와; 상기 포토레지스트 패턴을 제거하고, 상기 구조의 전면에 산화막을 증착한 후, 그 산화막과 하부의 붕소가 포함된 실리콘막을 건식식각하여 상기 게이트의 측면에 측벽을 형성하고, 포토레지스트 패턴을 형성하여 상기 저농도 엔형 소스 및 드레인이 형성된 소자형성영역을 노출시킨 다음 불순물 이온을 주입하여 고농도 엔형 소스 및 드레인을 형성하는 단계와; 상기 포토레지스트 패턴을 제거하고, 열처리공정을 통해 상기 붕소가 포함된 실리콘막으로 부터 붕소이온을 기판으로 확산시켜 상기 저농도 엔형 소스 및 드레인과 기판의 경계영역에 할로방지영역을 형성함과 아울러 소스 및 드레인이 형성되지 않은 소자형성영역에 피형 소스 및 드레인을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2e는 본 발명 반도체 장치 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여 소자형성영역을 정의하고 그 소자형성영역의 상부에 엔모스 트랜지스터의 게이트(3)와 피모스 트랜지스터의 게이트(4)를 각각 형성하고, 그 구조의 상부전면에 질화막(11)을 증착하고, 그 질화막(11)을 건식식각하여 게이트(3,4)의 측면에 질화막 측벽(11)을 형성하는 단계(도2a)와; 상기 구조의 상부전면에 BGS(BOROSILICATE GLASS, 5)을 증착하는 단계(도2b)와; 상기 피모스 트랜지스터의 게이트(4)가 형성된 소자형성영역의 상부에 위치하는 포토레지스트(PR1) 패턴을 형성하고, 상기 포토레지스트(PR1)를 마스크로 하는 이온주입공정으로 상기 게이트(3)의 측면 기판(1) 하부에 저농도 소스 및 드레인(6)을 형성하는 단계(도2c)와; 상기 포토레지스트(PR1)를 제거하고, 그 구조의 상부전면에 산화막을 증착한 후, 산화막과 BGS(5)를 건식식각하여 상기 질화막 측벽(11)의 측면에 측벽(7)을 형성하는 단계(도2d)와; 불순물 이온주입공정을 통해 엔형 고농도 소스 및 드레인(8)을 상기 엔모스 트랜지스터의 게이트(3) 측면에 형성된 측벽(7)의 측면 기판(1)에 형성하고, 열처리공정을 통해 상기 잔존하는 BGS(5)에 포함된 붕소이온이 기판영역으로 확산되도록 함으로써, 피모스 트랜지스터의 게이트(4) 측면하부 기판에 저농도 피형 소스 및 드레인(9)을 형성함과 아울러 상기 피모스 트랜지스터의 게이트(4) 측면의 측벽(7)의 측면 하부 기판에 고농도 피형 소스 및 드레인 확장영역(10)을 형성하고, 엔형 저농도 소스 및 드레인(6)과 기판의 경계영역에 할로방지영역(12)을 형성하는 단계(도2e)로 구성된다.
이하, 상기와 같은 본 발명을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)에 얕은 트랜치를 형성하고, 그 트랜치 내에 필드산화막(2)을 형성하여 소자형성영역을 정의한다.
그 다음, 상기 구조의 상부전면에 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 소자형성영역의 중앙 상부에 엔모스 트랜지스터의 게이트(3)와 피모스 트랜지스터의 게이트(4)를 각각 형성한다.
그 다음, 상기 구조의 상부전면에 질화막(11)을 증착하고, 그 질화막(11)을 건식식각하여 게이트(3,4)의 측면에 질화막 측벽(11)을 형성한다. 이때의 질화막(11) 측벽은 이후의 공정에서 붕소이온이 게이트전극 및 게이트산화막으로 확산되는 것을 방지하는 확산방지층의 역할을 하게 된다.
그 다음, 도2b에 도시한 바와 같이 상기 구조의 상부전면에 BGS(5)을 증착한다.
그 다음, 도2c에 도시한 바와 같이 상기 피모스 트랜지스터의 게이트(4)가 형성된 소자형성영역의 상부에 위치하는 포토레지스트(PR1) 패턴을 형성하고, 상기 포토레지스트(PR1)를 마스크로 하는 이온주입공정으로 상기 게이트(3)의 측면 기판(1) 하부에 저농도 소스 및 드레인(6)을 형성한다.
상기 저농도 소스 및 드레인(6) 형성공정은 상기 설명한 종래 기술에서는 엔모스 트랜지스터가 형성되는 소자형성영역에 증착된 BGS(5)를 제거한 후, 불순물 이온을 주입하였으나, 본 발명에서는 게이트(3)의 측면에 질화막(11) 측벽이 형성되어 있는 형태이므로, 상기 BGS(5)의 일부를 식각하는 공정이 불필요하다.
그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 그 구조의 상부전면에 산화막을 증착한 후, 산화막과 BGS(5)를 건식식각하여 상기 질화막 측벽(11)의 측면에 측벽(7)을 형성한다.
그 다음, 도2e에 도시한 바와 같이 불순물 이온주입공정을 통해 엔형 고농도 소스 및 드레인(8)을 상기 엔모스 트랜지스터의 게이트(3) 측면에 형성된 측벽(7)의 측면 기판(1)에 형성한다.
그 다음, 열처리공정을 통해 상기 잔존하는 BGS(5)에 포함된 붕소이온이 기판영역으로 확산되도록 함으로써, 피모스 트랜지스터의 게이트(4) 측면하부 기판에 저농도 피형 소스 및 드레인(9)을 형성함과 아울러 상기 피모스 트랜지스터의 게이트(4) 측면의 측벽(7)의 측면 하부 기판에 고농도 피형 소스 및 드레인 확장영역(10)을 형성한다.
이때, 상기 엔형 모스 트랜지스터의 게이트(3)의 측면부에도 BGS(5)가 잔존하는 상태이므로 그 게이트(3) 측면부에 위치하는 BGS(5)에서 붕소이온이 확산되어 상기 엔형 저농도 소스 및 드레인(6)과 기판(1)의 경계영역에 할로(HALO) 현상을 방지하는 할로방지영역(12)이 형성된다.이때의 열처리공정은 상기 붕소이온의 확산정도를 고려하여 그 온도와 가열시간을 제어해야 하며, 상기 BGS(5)에서 확산되는 붕소이온이 그 BGS(5)로 부터 먼쪽의 붕소이온농도가 더 높도록 확산공정을 수행한다.상기의 확산공정에 의해 엔모스 트랜지스터의 소스와 드레인영역 측으로도 피형인 붕소이온이 확산되나, 이 붕소의 확산은 엔모스 트랜지스터의 소스 및 드레인에서 중화되고, 상기 소스 및 드레인이 위치하는 하부영역에만 피형인 붕소이온이 잔류하여 할로방지영역이 형성된다.
상기한 바와 같이 본 발명 반도체 장치 제조방법은 게이트의 측면에 확산방지영역을 형성한 후, 피형 소스 및 드레인 형성의 확산소스인 붕소가 포함된 실리콘막을 증착하여, 그 붕소이온의 확산시 게이트 및 게이트산화막으로 붕소이온이 확산되는 것을 방지함으로써, 소자의 특성열화를 방지하는 효과와 아울러 엔모스 트랜지스터의 게이트 측면에 위치하는 붕소가 포함된 실리콘막을 제거하지 않고, 이를 이용하여 할로방지영역이 형성되도록 함으로써, 제조공정을 단순화하는 효과가 있다.

Claims (2)

  1. 기판의 상부에 필드산화막을 형성하여 복수의 소자형성영역을 정의하고, 그 소자형성영역 각각의 중앙부에 게이트를 형성한 후, 그 게이트 측면에 확산방지막을 형성하는 확산방지막 형성단계와; 상기 구조의 상부전면에 붕소가 포함된 실리콘막을 증착한 후, 포토레지스트 패턴을 이온주입마스크로 사용하는 이온주입공정으로 상기 복수의 소자형성영역중 선택된 영역에 엔형 불순물 이온을 주입하여 저농도 엔형 소스 및 드레인을 형성하는 확산소스형성단계와; 상기 포토레지스트 패턴을 제거하고, 상기 구조의 전면에 산화막을 증착한 후, 그 산화막과 하부의 붕소가 포함된 실리콘막을 건식식각하여 상기 게이트의 측면에 측벽을 형성하고, 포토레지스트 패턴을 형성하여 상기 저농도 엔형 소스 및 드레인이 형성된 소자형성영역을 노출시킨 다음 불순물 이온을 주입하여 고농도 엔형 소스 및 드레인을 형성하는 단계와; 상기 포토레지스트 패턴을 제거하고, 열처리공정을 통해 상기 붕소가 포함된 실리콘막으로 부터 붕소이온을 기판으로 확산시켜 상기 저농도 엔형 소스 및 드레인과 기판의 경계영역에 할로방지영역을 형성함과 아울러 소스 및 드레인이 형성되지 않은 소자형성영역에 피형 소스 및 드레인을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 장치 제조방법.
  2. 제 1항에 있어서, 상기 확산방지막 형성단계는 게이트가 형성된 기판의 상부전면에 질화막을 증착하는 단계와; 상기 질화막을 건식식각하여 상기 게이트의 측면에 측벽을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 장치 제조방법.
KR1019990048313A 1999-11-03 1999-11-03 반도체 장치 제조방법 KR100336768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048313A KR100336768B1 (ko) 1999-11-03 1999-11-03 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048313A KR100336768B1 (ko) 1999-11-03 1999-11-03 반도체 장치 제조방법

Publications (2)

Publication Number Publication Date
KR20010045140A KR20010045140A (ko) 2001-06-05
KR100336768B1 true KR100336768B1 (ko) 2002-05-16

Family

ID=19618289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048313A KR100336768B1 (ko) 1999-11-03 1999-11-03 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR100336768B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861282B1 (ko) * 2002-06-03 2008-10-01 매그나칩 반도체 유한회사 반도체소자의 제조 방법
JP4236992B2 (ja) * 2002-06-24 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661438A (ja) * 1992-08-07 1994-03-04 Seiko Instr Inc 半導体装置の製造方法
JPH08321557A (ja) * 1995-05-24 1996-12-03 Nec Corp Ｃｍｏｓ半導体装置の製造方法
US5696016A (en) * 1996-11-15 1997-12-09 Mosel Vitelic Inc. Process for manufacturing a CMOSFET intergrated circuit
KR19980047199A (ko) * 1996-12-14 1998-09-15 문정환 씨모스펫(cmosfet) 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661438A (ja) * 1992-08-07 1994-03-04 Seiko Instr Inc 半導体装置の製造方法
JPH08321557A (ja) * 1995-05-24 1996-12-03 Nec Corp Ｃｍｏｓ半導体装置の製造方法
US5696016A (en) * 1996-11-15 1997-12-09 Mosel Vitelic Inc. Process for manufacturing a CMOSFET intergrated circuit
KR19980047199A (ko) * 1996-12-14 1998-09-15 문정환 씨모스펫(cmosfet) 제조방법

Also Published As

Publication number Publication date
KR20010045140A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
KR100425582B1 (ko) 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
KR19980028403A (ko) 반도체 소자의 구조 및 제조방법
JP2000232075A (ja) 半導体装置の製造方法
KR100336768B1 (ko) 반도체 장치 제조방법
KR19980052470A (ko) 트랜지스터의 구조 및 제조 방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR0146522B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100431324B1 (ko) 반도체장치의 제조방법
JPH0831601B2 (ja) 半導体装置の製造方法
KR100929422B1 (ko) 반도체소자의 제조방법
KR100273297B1 (ko) 모스 트랜지스터 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100243024B1 (ko) 모스 트랜지스터 제조방법
KR100296105B1 (ko) 반도체 장치의 제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR20020040298A (ko) 피모스 트랜지스터 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR100313513B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100232900B1 (ko) 반도체 소자의 제조방법
KR100239700B1 (ko) 반도체 소자 제조방법
KR100421899B1 (ko) 반도체소자제조방법
KR0156103B1 (ko) 반도체 소자의 제조방법
KR100340884B1 (ko) 반도체 소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee