KR100359162B1 - 트랜지스터의 제조 방법 - Google Patents
트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100359162B1 KR100359162B1 KR1019990066314A KR19990066314A KR100359162B1 KR 100359162 B1 KR100359162 B1 KR 100359162B1 KR 1019990066314 A KR1019990066314 A KR 1019990066314A KR 19990066314 A KR19990066314 A KR 19990066314A KR 100359162 B1 KR100359162 B1 KR 100359162B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating film
- gate electrode
- film
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000002955 isolation Methods 0.000 abstract description 14
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 5
- 238000005336 cracking Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000005465 channeling Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 소자 분리 산화막의 식각 방지막인 질화막을 열산화 공정보다 낮은 온도로 형성한 다음, 소오스/드레인 불순물 영역을 형성하여 게이트 전극 불량 및 엘디디(Lightly Doped Drain:LDD) 영역의 증가를 제거하기 위한 트랜지스터의 제조 방법에 관한 것이다.
본 발명의 트랜지스터의 제조 방법은 반도체 기판상에 게이트 산화막을 내재하며 상부에 금속층인 게이트 상부전극과 하드 마스크층이 차례로 적층되어 형성된 게이트 전극, 상기 게이트 전극 양측의 반도체 기판 표면내에 형성된 LDD 영역 및 상기 게이트 전극 양측의 반도체 기판상에 질화막 측벽이 형성된 상태에서 소자 분리 산화막의 식각 방지막인 질화막을 열산화 공정보다 낮은 온도로 형성한 다음 소오스/드레인 불순물 영역을 형성하므로, 열산화 공정으로 인하여 발생된 게이트 상부전극의 산화 또는 하드 마스크층과 제 2 질화막 측벽의 깨짐 등의 게이트 전극 불량을 방지하고 LDD 영역의 증가를 방지하여 소자의 수율을 향상시키는 특징이 있다.
Description
본 발명은 트랜지스터의 제조 방법에 관한 것으로, 특히 열산화공정보다 증착온도가 낮은 질화막을 형성한 다음, 소오스/드레인 영역을 형성하여 소자의 동작 특성을 향상시키는 트랜지스터의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고로 하여 종래 기술에 따른 트랜지스터의 제조 방법을 설명한다.도 1a 내지 도 1e 는 종래기술에 따른 트랜지스터의 제조방법을 도시한 공정 단면도이다.먼저, p형인 반도체 기판(11)의 소자분리영역에 소자 분리 산화막(12)을 형성한다. 이때, 상기 소자분리산화막(12)은 로코스방법 또는 트랜치를 이용한 소자분리방법으로 형성된 것이다.
다음, 상기 반도체 기판(11) 상부에 열산화 공정으로 게이트산화막(13a)을 성장시킨다.그 다음, 상기 게이트산화막(13a) 상부에 다결정실리콘층(14a), 텅스텐(W)층(15a) 및 마스크절연막(16a)을 순차적으로 형성한다. 이때, 상기 마스크절연막(16a)은 질화막으로 형성된 것이다.
다음, 상기 마스크절연막(16a) 상부에 게이트전극으로 예정되는 부분을 보호하는 감광막패턴(17)을 형성한다.
그리고, 상기 감광막패턴(17)을 식각마스크로 상기 마스크절연막(16a), 텅스텐층(15a), 다결정 실리콘(14a) 및 게이트산화막(13a)을 식각하여 게이트 산화막패턴(13), 게이트 하부전극(14), 게이트 상부전극(15) 및 마스크절연막패턴(16)의 적층구조를 형성한다.다음, 상기 감광막패턴(17)을 제거한 후, 상기 적층구조 양측 반도체기판(11)에 저농도 n형 불순물 이온주입 공정을 실시하고, 드라이브-인(Drive-in)시켜 엘디디(Lightly Doped Drain:LDD) 영역(18)을 형성한다.
그 다음, 전체표면 상부에 절연막(도시안됨)을 소정 두께 증착하고, 상기 절연막을 전면식각하여 상기 적층구조 측벽에 절연막 스페이서(19)를 형성한다.
다음, 상기 적층구조 및 절연막 스페이서(19)에 의해 노출되는 반도체기판(11)을 열산화시켜 스크린산화막(20)을 형성한다.
그 다음, 상기 적층구조 및 절연막 스페이서(19)를 이온주입마스크로 고농도 n형 불순물 이온주입 공정을 실시한 후 드라이브 인시켜 소오스/드레인 영역(21)을 형성한다.
다음, 전체표면 상부에 질화막(22)을 소정 두께 형성한다. 이때, 상기 질화막(22)은 후속 콘택홀을 형성하기 위한 식각공정 시 소자분리산화막(12)의 손실을 방지하기 위한 식각방지막이다.
여기서, 상기 고농도 n형 불순물 이온주입 공정 시 발생되는 이온주입손상 및 채널링(Channeling)현상이 상기 스크린산화막(20)에 의해 방지된다.
그러나 종래의 트랜지스터의 제조 방법은 게이트 상부전극으로 열적안정성 및 내산화성이 낮은 텅스텐과 같은 금속층이 형성된 상태에서 열산화 공정에 의한 산화막을 성장시킨 후 소오스/드레인 불순물 영역을 형성하기 위한 이온주입 공정을 하기 때문에 다음과 같이 소자의 수율을 저하시키는 문제점이 있었다.
첫째, 열산화 공정으로 상기 게이트 상부전극의 산화 또는 마스크절연막패턴과 절연막 스페이서의 깨짐 등의 게이트 전극 불량이 발생된다.
둘째, 열산화 공정으로 이미 주입된 LDD 이온주입 불순물의 확산을 증가시켜 LDD 영역의 깊이를 증가시킨다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 스크린 산화막을 형성하지 않고, 식각방지막인 질화막을 열산화 공정보다 낮은 온도로 형성한 다음 소오스/드레인 불순물 영역을 형성하여 게이트 전극 불량 및 LDD 영역의 증가를 제거하는 트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 기술에 따른 트랜지스터의 제조 방법을 도시한 공정 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 트랜지스터의 제조 방법을 도시한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
11: 반도체 기판 12: 소자 분리 산화막
13a : 게이트산화막 13: 게이트산화막14a : 다결정실리콘층 14: 게이트 하부전극
15a : 텅스텐층 15: 게이트 상부전극16a : 마스크절연막 16: 마스크절연막패턴
17: 감광막패턴 18: LDD 영역
19: 절연막 스페이서 20: 스크린산화막
21: 소오스/드레인 영역 22: 질화막
본 발명의 트랜지스터의 제조 방법은,반도체기판 상부에 게이트산화막을 형성하는 공정과,상기 게이트산화막 상부에 다결정실리콘층, 금속층 및 마스크절연막의 적층구조를 형성하는 공정과,게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 게이트전극 및 마스크절연막패턴을 형성하는 공정과,상기 게이트전극 양측 반도체기판에 LDD영역을 형성하는 공정과,상기 마스크절연막 및 게이트전극 측벽에 절연막 스페이서를 형성하는 공정과,전체표면 상부에 소정 두께의 질화막을 형성하는 공정과,상기 절연막 스페이서의 양측 반도체기판에 고농도의 불순물을 이온주입하여 소오스/드레인영역을 형성하되, 상기 이온주입공정은 상기 질화막을 통하여 실시하는 공정을 포함하는 것을 특징으로 한다.
상기와 같이 본 발명에 따른 트랜지스터의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 트랜지스터의 제조방법에 대하여 설명한다.도 2a 내지 도 2e 는 본 발명의 실시예에 따른 트랜지스터의 제조 방법을 도시한 공정 단면도이다.먼저, p형인 반도체 기판(11)의 소자분리영역에 소자분리산화막(12)을 형성한다. 이때, 상기 소자분리산화막(12)은 로코스방법 또는 트랜치를 이용한 소자분리방법으로 형성된 것이다.
다음, 상기 반도체 기판(11) 상부에 열산화 공정으로 게이트산화막(13a)을 성장시킨다.그 다음, 상기 게이트산화막(13a) 상부에 다결정실리콘층(14a), 텅스텐(W)층(15a) 및 마스크절연막(16a)을 순차적으로 형성한다. 이때, 상기 마스크절연막(16a)은 질화막으로 형성된 것이다.다음, 상기 마스크절연막(16a) 상부에 게이트전극으로 예정되는 부분을 보호하는 감광막패턴(17)을 형성한다.그리고, 상기 감광막패턴(17)을 식각마스크로 상기 마스크절연막(16a), 텅스텐층(15a), 다결정 실리콘(14a) 및 게이트산화막(13a)을 식각하여 게이트 산화막패턴(13), 게이트 하부전극(14), 게이트 상부전극(15) 및 마스크절연막패턴(16)의 적층구조를 형성한다.다음, 상기 감광막패턴(17)을 제거한 후, 상기 적층구조 양측 반도체기판(11)에 저농도 n형 불순물 이온주입 공정을 실시하고, 드라이브-인(Drive-in)시켜 엘디디(Lightly Doped Drain:LDD) 영역(18)을 형성한다.그 다음, 전체표면 상부에 절연막(도시안됨)을 소정 두께 증착하고, 상기 절연막을 전면식각하여 상기 적층구조 측벽에 절연막 스페이서(19)를 형성한다.
다음, 전체표면 상부에 질화막(22)을 소정 두께 형성한다. 이때, 상기 질화막(22)은 후속 콘택 식각공정 시 소자분리산화막(12)의 손실을 방지하기 위한 식각방지막이다.그 다음, 상기 적층구조 및 절연막 스페이서(19)를 이온주입마스크로 고농도 n형 불순물 이온주입 공정을 실시하고, 드라이브 인하여 소오스/드레인 영역(21)을 형성한다.
여기서, 상기 고농도 n형 불순물 이온주입 공정 시 발생되는 이온주입손상 및 채널링현상이 상기 질화막(22)에 의해 방지되다.
본 발명의 트랜지스터의 제조 방법은 소자 분리 산화막의 식각 방지막인 질화막을 열산화 공정보다 낮은 온도로 형성한 다음 소오스/드레인 영역을 형성하므로, 열산화 공정으로 인하여 발생된 게이트 상부전극의 산화 또는 마스크절연막패턴 및 절연막 스페이서의 깨짐 등의 게이트 전극 불량을 방지하고 LDD 영역의 증가를 방지하여 소자의 수율을 향상시키는 효과가 있다.
Claims (4)
- 반도체기판 상부에 게이트산화막을 형성하는 공정과,상기 게이트산화막 상부에 다결정실리콘층, 금속층 및 마스크절연막의 적층구조를 형성하는 공정과,게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 게이트전극 및 마스크절연막패턴을 형성하는 공정과,상기 게이트전극 양측 반도체기판에 LDD영역을 형성하는 공정과,상기 마스크절연막 및 게이트전극 측벽에 절연막 스페이서를 형성하는 공정과,전체표면 상부에 소정 두께의 질화막을 형성하는 공정과,상기 절연막 스페이서의 양측 반도체기판에 고농도의 불순물을 이온주입하여 소오스/드레인영역을 형성하되, 상기 이온주입공정은 상기 질화막을 통하여 실시하는 공정을 포함하는 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 마스크절연막은 질화막으로 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 금속층은 텅스텐층으로 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 절연막 스페이서는 질화막으로 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066314A KR100359162B1 (ko) | 1999-12-30 | 1999-12-30 | 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066314A KR100359162B1 (ko) | 1999-12-30 | 1999-12-30 | 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058938A KR20010058938A (ko) | 2001-07-06 |
| KR100359162B1 true KR100359162B1 (ko) | 2002-10-31 |
Family
ID=19633453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066314A KR100359162B1 (ko) | 1999-12-30 | 1999-12-30 | 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100359162B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102075722B1 (ko) | 2017-11-07 | 2020-02-10 | 정혁제 | 반도체 소자 및 그의 제조 방법 |
-
1999
- 1999-12-30 KR KR1019990066314A patent/KR100359162B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010058938A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
| KR100862816B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| JP2004165627A (ja) | Ｌ字型スペーサを採用した半導体素子の製造方法 | |
| KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| KR100579850B1 (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| KR100353466B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100448166B1 (ko) | Ｍｏｓ 소자의 게이트 산화막 제조 방법 | |
| KR100359164B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100390992B1 (ko) | 트랜지스터의 제조 방법 | |
| US20030216005A1 (en) | Method for forming transistor of semiconductor device | |
| KR20060074242A (ko) | 반도체 소자 및 그 제조방법 | |
| KR0161873B1 (ko) | 반도체 소자 제조방법 | |
| KR100580046B1 (ko) | 반도체 소자 제조 방법 | |
| KR100323725B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100400303B1 (ko) | 반도체소자의 제조방법 | |
| KR20020049205A (ko) | 반도체 소자의 제조방법 | |
| KR20040008407A (ko) | 트랜지스터의 제조 방법 | |
| KR20010060039A (ko) | 반도체 소자의 제조방법 | |
| KR20090021465A (ko) | 선택적 난-실리사이드 형성방법 | |
| KR20020041191A (ko) | 반도체 소자 및 그 제조방법 | |
| KR20050009481A (ko) | 반도체 소자의 제조방법 | |
| KR20040103630A (ko) | 게이트 전극 형성 방법 및 이를 이용한 모오스 트랜지스터형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |