JP2004165627A - Ｌ字型スペーサを採用した半導体素子の製造方法 - Google Patents

Ｌ字型スペーサを採用した半導体素子の製造方法 Download PDF

Info

Publication number
JP2004165627A
JP2004165627A JP2003278670A JP2003278670A JP2004165627A JP 2004165627 A JP2004165627 A JP 2004165627A JP 2003278670 A JP2003278670 A JP 2003278670A JP 2003278670 A JP2003278670 A JP 2003278670A JP 2004165627 A JP2004165627 A JP 2004165627A
Authority
JP
Japan
Prior art keywords
insulating film
forming
film
semiconductor substrate
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003278670A
Other languages
English (en)
Inventor
Sang-Jin Lee
尚鎮 李
Tae-Soo Park
泰洙 朴
Young-Gun Ko
榮健 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004165627A publication Critical patent/JP2004165627A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 Ｌ字型スペーサを採用した半導体素子の製造方法を提供する。
【解決手段】 トランジスタ部及び抵抗部に区分された半導体基板のトランジスタ部にゲートパターンを形成する。前記ゲートパターンの両側壁の絶縁膜の上に除去スペーサを形成する。前記トランジスタ部の前記除去スペーサにアラインされた半導体基板及び前記抵抗部の半導体基板に深いソース／ドレーン領域を形成する。前記除去スペーサ及び絶縁膜を順次に除去した後、前記トランジスタ部の深いソース／ドレーン領域に隣接して前記ゲートパターンの両側の半導体基板に浅いソース／ドレーン領域を形成する。前記トランジスタ部のゲートパターンの両側壁にＬ字型スペーサを形成しつつ前記抵抗部にはシリサイド形成防止膜パターンを同時に形成する。前記ゲート電極の上面、前記トランジスタ部及び抵抗部の深いソース及びドレーン領域上に金属シリサイドを形成する。
【選択図】 図１３

Description

本発明は半導体素子の製造方法に係り、より詳細にはＬ字型スペーサを採用した半導体素子の製造方法に関する。
一般的に、半導体素子のスペーサはゲート電極の両側壁に形成され、ソース／ドレーン形成のためのイオン注入マスクの役割をしつつシリサイド工程の進行中にはゲート電極とソース／ドレーンとの間の電気的分離の役割を行う。ここで、特許文献１を参考して従来のＬ字型スペーサを採用した半導体素子の製造方法を説明する。
図１ないし図５は、従来技術によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。
図１を参照すれば、半導体基板３１、例えばシリコン基板上にゲート絶縁膜３３を形成する。次いで、前記ゲート絶縁膜３３上にゲート電極３２を形成する。前記ゲート絶縁膜３３は酸化膜又は窒化膜よりなり、前記ゲート電極３２はポリシリコン膜よりなる。次いで、前記ゲート電極３２の表面及び半導体基板３１上に第１絶縁膜４８を形成する。前記第１絶縁膜４８は酸化膜よりなる。次に、前記ゲート電極３２及び第１絶縁膜４８が形成された半導体基板３１の全面に不純物を注入して前記ゲート電極３２両側の半導体基板３１に浅くドーピングされたソース領域３４及びドレーン領域３５を形成する。
図２を参照すれば、前記第１絶縁膜４８上にスペーサ用として第２絶縁膜３６及び第３絶縁膜３７を形成する。前記第２絶縁膜３６は窒化膜よりなり、前記第３絶縁膜３７は酸化膜よりなる。
図３を参照すれば、前記第３絶縁膜３７を異方性エッチングして前記ゲート電極３２の両側壁に第１スペーサ３７を形成する。この時、前記ソース領域３４及びドレーン領域３５とゲート電極３２との上部の第２絶縁膜３６は３８、３９及び４０のように露出される。
図４を参照すれば、３８、３９及び４０で表した前記ソース領域３４及びドレーン領域３５とゲート電極との上部の第２絶縁膜３６をエッチングして前記ゲート電極の両側壁上に第２スペーサ３６を形成する。前記第２絶縁膜３６のエッチングは燐酸を利用した湿式エッチングを利用して行い、第３絶縁膜３７及び第１絶縁膜４８にマスキングされた部分はエッチングされない。次いで、第１スペーサ３７及び第２スペーサ３６をマスクとして半導体基板３１の全面に不純物を注入した後、アニーリングして深くドーピングされたソース領域４３及びドレーン領域４４を形成する。結果的に、深くドーピングされたソース領域４３及びドレーン領域４４に隣接して浅くドーピングされたソース領域３４及びドレーン領域３５にソース及びドレーン延長部が形成される。
図５を参照すれば、第１スペーサ３７と、３８、３９及び４０で表した前記深くドーピングされたソース領域４３及びドレーン領域４４とゲート電極３２との上の第１絶縁膜４８と、を除去する。前記第１絶縁膜４８のエッチングはＨＦ溶液を利用して行う。これにより、ゲート電極３２、深くドーピングされたソース領域４３及びドレーン領域４４の表面が露出される。次いで、前記深くドーピングされたソース領域４３、ゲート電極３２及び深くドーピングされたドレーン領域４４上にシリサイドコンタクト４５、４６、４７を形成する。
以上のような従来の半導体素子の製造方法によれば、深くドーピングされたソース領域４３及びドレーン領域４４の形成のためのアニーリング時、必ず浅くドーピングされたソース領域３４及びドレーン領域３５の不純物が拡散する。このように浅くドーピングされたソース領域３４及びドレーン領域３５の不純物が拡散すれば高集積化された半導体素子では半導体素子のショートチャンネル効果が発生する短所がある。
美国特許第５，７８３，４７５号（発明の名称：スペーサ形成方法、出願人：モトローラ、発明者：Ｓｈｒｉｎａｔｈ Ｒａｍａｓｗａｍｉ）
本発明が解決しようとする技術的課題は、ショートチャンネル効果の発生を防止できるＬ字型スペーサを採用した半導体素子の製造方法を提供することである。
前記技術的課題を達成するための本発明の半導体素子の製造方法は、トランジスタ部及び抵抗部に区分された半導体基板のトランジスタ部にゲートパターンを形成することを含む。前記ゲートパターン及び半導体基板の全面にバッファ絶縁膜、第１絶縁膜及び第２絶縁膜を順次に形成する。前記第２絶縁膜をエッチングして前記ゲートパターンの両側壁の第１絶縁膜上に除去スペーサを形成する。前記トランジスタ部の前記除去スペーサにアラインされた半導体基板及び前記抵抗部の半導体基板に深いソース／ドレーン領域を形成する。前記除去スペーサ及び第１絶縁膜を順次に除去した後、前記トランジスタ部の深いソース／ドレーン領域に隣接して前記ゲートパターンの両側の半導体基板に浅いソース／ドレーン領域を形成する。前記バッファ絶縁膜上に第３絶縁膜及び第４絶縁膜を順次に形成する。前記第４絶縁膜、第３絶縁膜及びバッファ絶縁膜をパターニングして前記トランジスタ部のゲートパターンの両側壁にＬ字型スペーサを形成しつつ前記抵抗部にはシリサイド形成防止膜パターンを同時に形成する。前記ゲート電極の上面、前記トランジスタ部及び抵抗部の深いソース及びドレーン領域上に金属シリサイドを形成する。
前記第４絶縁膜を形成した後、前記抵抗部にマスクパターンを形成して、前記シリサイド膜形成防止膜パターンの形成時にエッチングマスクとして利用しうる。前記第２絶縁膜は前記第１絶縁膜に対してエッチング選択比の高い膜質を利用して形成しうる。前記第２絶縁膜は酸化膜よりなり、前記第１絶縁膜は窒化膜よりなることが望ましい。前記第１絶縁膜は前記バッファ絶縁膜に対してエッチング選択比の高い膜質を利用して形成しうる。前記第１絶縁膜は窒化膜よりなり、前記バッファ絶縁膜は酸化膜よりなることが望ましい。
前記深いソース／ドレーン領域は前記除去スペーサをマスクとして不純物をイオン注入した後、前記注入された不純物をアニーリングして形成しうる。前記深いソース／ドレーン領域の形成のためのアニーリングは前記浅いソース／ドレーン領域を形成する前に行うことが望ましい。
前記浅いソース／ドレーン領域は前記バッファ絶縁膜が形成された半導体基板の全面に不純物をイオン注入した後、前記注入された不純物をアニーリングして形成しうる。前記浅いソース／ドレーン領域はイオン注入方法、固相エピタクシ方法またはプラズマドーピング方法を利用して形成しうる。前記浅いソース／ドレーン領域の形成のためのアニーリングは前記金属シリサイドを形成する前に行うことが望ましい。前記浅いソース／ドレーン領域の形成のためのアニーリングは５００〜８００℃の低温で行うか、あるいは９００〜１３００℃で急速熱処理又はスパイク熱処理方法を利用して行える。
前記第４絶縁膜は前記第３絶縁膜に対してエッチング選択比の高い膜質を利用して形成しうる。前記第４絶縁膜は酸化膜よりなり、前記第３絶縁膜は窒化膜よりなることが望ましい。
前記ゲートパターンの両側壁から前記深いソース及びドレーン領域までの長さは前記除去スペーサの長さによって決定され、前記ゲートパターンの両側壁から前記金属シリサイドまでの距離は前記スペーサの長さによって決定される。
前述した本発明の半導体素子の製造方法はＬ字型スペーサの形成とシリサイド形成防止膜パターンの形成とを同じ段階で行うために半導体素子が熱的負担及びエッチング損傷を多く受けず、除去スペーサを採用して深いソース／ドレーン領域を浅いソース／ドレーン領域形成前に形成することによって高集積化された半導体素子のショートチャンネル効果を効果的に抑制できる。
本発明の半導体素子の製造方法は、Ｌ字型スペーサの形成及びシリサイド形成防止膜パターンの形成を同じ工程段階で行うので、半導体素子が熱的負担及びエッチング損傷を多く受けない。
また、本発明は除去スペーサを採用して深いソース／ドレーン領域を浅いソース／ドレーン領域の形成前に形成することによって高集積化された半導体素子におけるショートチャンネル効果を効果的に抑制できる。
そして、本発明はＬ字型スペーサを採用することでゲート電極の抵抗を低め、漏れ電流を減少させうる。
以下、添付した図面を基づき、本発明の実施例を詳細に説明する。しかし、次に例示する本発明の実施例は色々な他の形態に変形でき、本発明の範囲が後述する実施例に限定されることではない。本発明の実施例は当業者に本発明をより完全に説明するために提供されることである。図面で膜または領域のサイズまたは厚さは明細書の明確性のために誇張されたものである。また、ある膜が他の膜または基板の「上」にあると記載された場合、前記ある膜が前記他の膜上に直接存在しても、その間に第３の他の膜が介在されても良い。
図６ないし図１３は、本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示す図面である。
図６を参照すれば、トランジスタ部及び抵抗部に区分された半導体基板１０１のトランジスタ部にゲート絶縁膜１０３及びゲート電極１０５で構成されたゲートパターン１０６を形成する。前記半導体基板１０１はトランジスタが形成されるトランジスタ部と、抵抗が形成される抵抗部と、に区別できる。前記半導体基板１０１はシリコン基板又はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を利用する。図６で、ＳＴＩ（Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）はアクティブ領域を除外した非アクティブ領域の浅いトレンチ分離領域である。
前記ゲート絶縁膜１０３はＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、ＺｒＯ２、ＨｆＯ２、Ｔａ２Ｏ５またはＡｌ２Ｏ３よりなる。前記ゲート電極１０５は不純物がドーピングされたポリシリコン膜、金属シリサイド膜及び金属膜の単一膜または多重膜よりなる。前記ゲートパターン１０６は半導体基板１０１の上に絶縁膜及び導電膜を形成した後、写真エッチング工程を利用してパターニングして形成される。前記ゲートパターン１０６の線幅は高集積化された半導体素子では１μｍ以下に形成する。
次いで、前記ゲートパターン１０６が形成された半導体基板１０１の全面にバッファ絶縁膜１０７を形成する。前記バッファ絶縁膜１０７は前記ゲートパターン１０６形成時に発生したエッチング損傷を治癒し、後の除去スペーサ形成のためのエッチング工程時にバッファ役割を行う。前記バッファ絶縁膜１０７は前記ゲートパターン１０６が形成された半導体基板１０１を酸化させて形成する。前記バッファ絶縁膜１０７は酸化膜よりなる。
図７を参照すれば、前記バッファ絶縁膜１０７上に第１絶縁膜１０９を形成する。前記第１絶縁膜１０９の厚さは後で深いソース及びドレーン領域の形成を容易にするために浅く形成することが有利である。前記第１絶縁膜１０９は後でバッファ絶縁膜１０７の乾式または湿式エッチング時、高いエッチング選択比を有する物質よりなることが望ましい。本実施例では窒化膜よりなる。
次に、前記第１絶縁膜１０９上に後の除去スペーサ形成のための第２絶縁膜１１１を形成する。前記第２絶縁膜１１１は前記第１絶縁膜１０９に対してエッチング選択比の高い物質を利用して形成する。本実施例において、前記第２絶縁膜１１１は酸化膜よりなる。前記第２絶縁膜１１１の厚さは後で除去スペーサの長さを決定し、これによりゲートパターン１０６の両側壁から深いソース及びドレーン領域までの長さは除去スペーサの長さによって決定される。
図８を参照すれば、前記第２絶縁膜１１１を乾式エッチングして前記ゲートパターン１０６の両側壁の上部に形成された第１絶縁膜１０９上に除去スペーサ１１１ａを形成する。前記酸化膜で構成された第２絶縁膜１１１は窒化膜で構成された第１絶縁膜１０９に対して高いエッチング選択比があるため、前記第２絶縁膜１１１の乾式エッチング時に、エッチングが第１絶縁膜１０９の上で止まる。前記第２絶縁膜１１１は過度エッチングされても良いが、アクティブ領域上のバッファ絶縁膜１０７が露出される程度に過度エッチングされてはならない。
次いで、前記除去スペーサ１１１ａをマスクとして前記半導体基板１０１の全面に不純物を高エネルギーでイオン注入した後、注入された不純物を活性化させるためにアニーリング工程を実施する。前記イオン注入される不純物はＰ型不純物またはＮ型不純物である。前記アニーリングは急速熱処理方法を利用して行う。これにより、前記除去スペーサ１１１ａにアラインされつつ前記ゲートパターン１０６の両側の半導体基板１０１に深いソース／ドレーン領域１１３が形成される。本発明は後述するように従来と違って深いソース／ドレーン領域１１３を浅いソース／ドレーン領域、すなわちソース／ドレーン延長部より先だって形成する。このように先だって深いソース／ドレーン領域１１３を形成する場合、従来技術の問題点、すなわち、浅いソース／ドレーン領域の不純物拡散が防止できる。
本実施例において、深いソース／ドレーン領域１１３の形成のためのアニーリング工程は不純物を注入した直後に実施したが、後の浅いソース／ドレーン領域を形成する前ならばいつ行っても良い。そして、本実施例で、深いソース／ドレーン領域１１３の形成はイオン注入方法を利用したが、固相エピタクシ方法またはプラズマドーピング方法を利用して行える。
図９を参照すれば、深いソース／ドレーン領域１１３の形成のためのマスクとして使われた前記除去スペーサ１１１ａを除去する。本実施例において、前記除去スペーサ１１１ａの除去はフッ酸溶液を利用して湿式エッチング方法で行う。このように前記除去スペーサ１１１ａを湿式エッチング方法で除去する場合、酸化膜で構成された除去スペーサ１１１ａと窒化膜で構成された第１絶縁膜１０９とはエッチング選択比に優れるので、第１絶縁膜１０９の下部の半導体基板１０１及びゲート電極１０５の下部の角部分が損傷されない。
次いで、前記第１絶縁膜１０９をエッチングして除去する。本実施例において、前記第１絶縁膜１０９の除去は燐酸溶液を利用して湿式エッチング方法で行う。前記第１絶縁膜１０９の除去時、窒化膜で構成された第１絶縁膜１０９と酸化膜で構成されたバッファ絶縁膜１０７との間にはエッチング選択比が４０：１程度に優れるので、バッファ絶縁膜１０７の下部に形成された半導体基板１０１及びゲート電極１０５の下部のエッジが損傷されない。これにより、半導体基板１０１及びゲート電極１０５上にはバッファ絶縁膜１０７のみ形成されている状態となる。
図１０を参照すれば、バッファ絶縁膜１０７が形成された半導体基板１０１の全面に不純物を低エネルギーでイオン注入した後、注入された不純物を活性化させるためにアニーリング工程を実施する。前記イオン注入される不純物はＰ型不純物またはＮ型不純物である。前記アニーリングは５００〜８００℃の低温で行うか、あるいは９００〜１３００℃で急速熱処理又はスパイク熱処理方法を利用して行う。前記スパイク熱処理炉の方法は熱処理温度を急速熱処理方法よりも早く、例えば２００℃／秒で昇温した後に数秒間熱処理する方法を意味する。これにより、前記ゲートパターン１０６両側の半導体基板１０１に前記深いソース／ドレーン領域１１３と接して浅いソース／ドレーン領域１１５が形成される。本発明は、前述したように浅いソース／ドレーン領域１１５、すなわちソース／ドレーン延長部１１５を深いソース／ドレーン領域１１３の形成後に形成する。これにより、浅いソース／ドレーン領域１１５の不純物が拡散する場合に発生する高集積半導体素子のショートチャンネル効果が防止できる。
本実施例において、浅いソース／ドレーン領域１１５の形成のためのアニーリング工程は不純物を注入した直後に実施したが、後の金属シリサイドを形成する前ならばいつ行っても良い。また、浅いソース／ドレーン領域１１５を形成するためにアニーリング工程を省略しても良い。そして、前記浅いソース／ドレーン領域１１５を形成する前に、さらに浅いソース／ドレーン領域１１５を形成するために前記バッファ絶縁膜１０７を湿式エッチングして浅くする工程が追加できる。本実施例で、浅いソース／ドレーン領域１１５の形成にイオン注入方法を利用したが、固相エピタクシ方法またはプラズマドーピング方法を利用して行える。
図１１を参照すれば、前記バッファ絶縁膜１０７の上に第３絶縁膜１１７を形成する。前記第３絶縁膜１１７の厚さは後続スペーサの形成のためのエッチング時、過度エッチングされることを防止するために浅く形成することが望ましい。
次いで、前記第３絶縁膜１１７の上にスペーサ形成及びシリサイドマスクの役割を行う第４絶縁膜１１９を形成する。前記第４絶縁膜１１９の厚さは後続工程でスペーサの長さを最終的に決定する。前記第４絶縁膜１１９は前記第３絶縁膜１１７に対して高いエッチング選択比を有する物質よりなる。本実施例において、前記第３絶縁膜１１７は窒化膜を利用して形成し、前記第４絶縁膜１１９は酸化膜を利用して形成する。
図１２を参照すれば、前記抵抗部の第４絶縁膜１１９の上にシリサイド形成防止領域を限定するためにマスクパターン１２１を形成する。前記マスクパターン１２１は写真エッチング工程を利用してフォトレジストパターン１２１よりなる。
次いで、前記トランジスタ部及び抵抗部の第４絶縁膜１１９及び第３絶縁膜１１７を同時にエッチングする。この時、抵抗部の第４絶縁膜１１９及び第３絶縁膜１１７は前記マスクパターン１２１をエッチングマスクとしてエッチングされる。これにより、前記トランジスタ部では前記ゲートパターン１０６の両側壁に第４絶縁膜パターン１１９ａ及び第３絶縁膜パターン１１７ａからなるＬ字型スペーサ１２３が形成され、抵抗部では第４絶縁膜パターン１１９ｂ及び第３絶縁膜パターン１１７ｂからなるシリサイド形成防止膜パターン１２５が形成される。
結果的に、本発明はＬ字型スペーサの形成及びシリサイド形成防止膜パターンの形成を同じ工程段階で行って工程を単純化したので、従来技術に比べて半導体素子が熱的負担及びエッチング損傷をあまり受けない。このように、本発明は従来技術に比べて深いソース／ドレーン領域を浅いソース／ドレーン領域の形成前に形成して高集積化された半導体素子におけるショートチャンネル効果を効果的に抑制できる。
次いで、前記半導体基板１０１の表面に残っているバッファ絶縁膜１０７をエッチングして除去する。前記バッファ絶縁膜１０７は前記スペーサ又はシリサイド形成防止膜の形成のためのエッチング時に除去することもできる。結果的に、前記ゲート電極１０５の上部及び深いソース／ドレーン領域１１３の表面が露出され、後のゲート電極１０５の両側壁から金属シリサイドまでの距離はＬ字型スペーサ１２３の長さによって決定される。
図１３を参照すれば、前記ゲートパターン１０６の上面及び深くドーピングされたソース／ドレーン領域１１３の上に低抵抗のコンタクト形成のために金属シリサイド１２７を形成する。前記金属シリサイド１２７はコバルトシリサイド、ニッケルシリサイドまたはチタンシリサイドを利用して形成する。ここで、本発明はＬ字型スペーサ１２３を採択することでゲートパターン１０６の上部の露出面積が増加し、これにより金属シリサイド１２７の面積が増加してゲートパターン１０６の抵抗が低められる。また、本発明は深いソース／ドレーン領域１１３にのみ金属シリサイド１２７が形成されており、リーキッジ電流を減少させうる。
次いで、前記トランジスタ部及び抵抗部の上に層間絶縁膜１２８を形成する。次いで、前記金属シリサイド１２７上に金属コンタクトホール１２９を形成した後、前記金属コンタクトホール１２９に金属プラグ１３１及び金属膜１３３を形成する。
従来技術によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示す図面である。 従来技術によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示す図面である。 従来技術によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示す図面である。 従来技術によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示す図面である。 従来技術によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示す図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。 本発明によるＬ字型スペーサを採用した半導体素子の製造方法を説明するために示した図面である。
符号の説明
１０１ 半導体基板
１０３ ゲート絶縁膜
１０５ ゲート電極
１０６ ゲートパターン
１１３ 深いソース／ドレーン領域
１１５ 浅いソース／ドレーン領域
１２７ 金属シリサイド
１２８ 層間絶縁膜
１２９ 金属コンタクトホール
１３１ 金属フラグ
１３３ 金属膜

Claims (20)

  1. トランジスタ部及び抵抗部に区分された半導体基板のトランジスタ部にゲートパターンを形成する段階と、
    前記ゲートパターン及び半導体基板の全面にバッファ絶縁膜、第１絶縁膜及び第２絶縁膜を順次に形成する段階と、
    前記第２絶縁膜をエッチングして前記ゲートパターンの両側壁の第１絶縁膜上に除去スペーサを形成する段階と、
    前記トランジスタ部の前記除去スペーサにアラインされた半導体基板及び前記抵抗部の半導体基板に深いソース／ドレーン領域を形成する段階と、
    前記除去スペーサ及び第１絶縁膜を順次に除去する段階と、
    前記トランジスタ部の深いソース／ドレーン領域に隣接して前記ゲートパターンの両側の半導体基板に浅いソース／ドレーン領域を形成する段階と、
    前記バッファ絶縁膜上に第３絶縁膜及び第４絶縁膜を順次に形成する段階と、
    前記第４絶縁膜、第３絶縁膜及びバッファ絶縁膜をパターニングして前記トランジスタ部のゲートパターンの両側壁にＬ字型スペーサを形成しつつ前記抵抗部にはシリサイド形成防止膜パターンを同時に形成する段階と、
    前記ゲート電極の上面、前記トランジスタ部及び抵抗部の深いソース及びドレーン領域上に金属シリサイドを形成する段階と、
    を含んでなることを特徴とする半導体素子の製造方法。
  2. 前記第４絶縁膜を形成する段階後に前記抵抗部にマスクパターンを形成して、前記シリサイド形成防止膜パターンの形成時にエッチングマスクとして利用することを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記第２絶縁膜は前記第１絶縁膜に対してエッチング選択比の高い膜質を利用して形成することを特徴とする請求項１に記載の半導体素子の製造方法。
  4. 前記第２絶縁膜は酸化膜よりなり、前記第１絶縁膜は窒化膜よりなることを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記第１絶縁膜は前記バッファ絶縁膜に対してエッチング選択比の高い膜質を利用して形成することを特徴とする請求項１に記載の半導体素子の製造方法。
  6. 前記第１絶縁膜は窒化膜よりなり、前記バッファ絶縁膜は酸化膜よりなることを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記深いソース／ドレーン領域を形成する段階は、前記除去スペーサをマスクとして不純物をイオン注入する段階と、前記注入された不純物をアニーリングする段階と、よりなることを特徴とする請求項１に記載の半導体素子の製造方法。
  8. 前記深いソース／ドレーン領域を形成するためのアニーリングは前記浅いソース／ドレーン領域を形成する前に行うことを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記浅いソース／ドレーン領域を形成する段階は、前記バッファ絶縁膜が形成された半導体基板の全面に不純物をイオン注入する段階と、前記注入された不純物をアニーリングする段階と、よりなることを特徴とする請求項１に記載の半導体素子の製造方法。
  10. 前記浅いソース／ドレーン領域を形成するためのアニーリングは前記金属シリサイドを形成する前に行うことを特徴とする請求項９に記載の半導体素子の製造方法。
  11. 前記浅いソース／ドレーン領域を形成するためのアニーリングは５００〜８００℃の低温で行うか、あるいは９００〜１３００℃で急速熱処理又はスパイク熱処理方法を利用して行うことを特徴とする請求項９に記載の半導体素子の製造方法。
  12. 前記第４絶縁膜は前記第３絶縁膜に対してエッチング選択比の高い膜質を利用して形成することを特徴とする請求項１に記載の半導体素子の製造方法。
  13. 前記第４絶縁膜は酸化膜よりなり、前記第３絶縁膜は窒化膜よりなることを特徴とする請求項１２に記載の半導体素子の製造方法。
  14. 前記浅いソース／ドレーン領域はイオン注入方法、固相エピタクシ方法またはプラズマドーピング方法を利用して形成することを特徴とする請求項１に記載の半導体素子の製造方法。
  15. 前記ゲートパターンの両側壁から前記深いソース及びドレーン領域までの長さは前記除去スペーサの長さによって決定され、前記ゲートパターンの両側壁から前記金属シリサイドまでの距離は前記スペーサの長さによって決定されることを特徴とする請求項１に記載の半導体素子の製造方法。
  16. 前記半導体基板はシリコン基板又はＳＯＩ基板を利用することを特徴とする請求項１に記載の半導体素子の製造方法。
  17. 前記ゲートパターンはゲート絶縁膜及びゲート電極を順次に形成することによって形成することを特徴とする請求項１に記載の半導体素子の製造方法。
  18. 前記ゲート絶縁膜はＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、ＺｒＯ２、ＨｆＯ２、Ｔａ２Ｏ５またはＡｌ２Ｏ３よりなることを特徴とする請求項１７に記載の半導体素子の製造方法。
  19. 前記ゲート電極は不純物がドーピングされたポリシリコン膜、金属シリサイド膜及び金属膜の単一膜または多重膜よりなることを特徴とする請求項１７に記載の半導体素子の製造方法。
  20. 前記金属シリサイドはコバルトシリサイド、ニッケルシリサイドまたはチタンシリサイドを利用して形成することを特徴とする請求項１に記載の半導体素子の製造方法。
JP2003278670A 2002-11-14 2003-07-23 Ｌ字型スペーサを採用した半導体素子の製造方法 Pending JP2004165627A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070864A KR100446309B1 (ko) 2002-11-14 2002-11-14 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
JP2004165627A true JP2004165627A (ja) 2004-06-10

Family

ID=32291736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003278670A Pending JP2004165627A (ja) 2002-11-14 2003-07-23 Ｌ字型スペーサを採用した半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6869839B2 (ja)
JP (1) JP2004165627A (ja)
KR (1) KR100446309B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007181349A (ja) * 2005-12-28 2007-07-12 Denso Corp ドライバ用半導体素子の過電流保護装置
JP2008263052A (ja) * 2007-04-12 2008-10-30 Renesas Technology Corp 半導体装置の製造方法
US7776751B2 (en) 2005-05-17 2010-08-17 Canon Anelva Corporation Process for producing silicon compound
JP2017120821A (ja) * 2015-12-28 2017-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191228A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置の製造方法
DE102004031606B4 (de) * 2004-06-30 2009-03-12 Infineon Technologies Ag Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren
JP2006108629A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置の製造方法
KR100613352B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 Ｒｆ 모스 반도체 소자의 제조 방법
KR100981658B1 (ko) * 2005-05-23 2010-09-13 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법
KR100809330B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법
US7799650B2 (en) * 2007-08-08 2010-09-21 Freescale Semiconductor, Inc. Method for making a transistor with a stressor
IT1391861B1 (it) * 2008-09-10 2012-01-27 St Microelectronics Rousset Processo per la realizzazione di un dispositivo di memoria includente un transistore verticale bipolare a giunzione ed un transistore cmos con spaziatori
US7951664B2 (en) * 2009-06-05 2011-05-31 Infineon Technologies Ag Methods of manufacturing resistors and structures thereof
CN102655110B (zh) * 2011-03-04 2014-10-22 中芯国际集成电路制造(上海)有限公司 Soi晶体管及其制造方法
US8956938B2 (en) 2012-05-16 2015-02-17 International Business Machines Corporation Epitaxial semiconductor resistor with semiconductor structures on same substrate
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
TWI659254B (zh) * 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161940A (ja) * 1993-12-10 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JPH08241984A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置の製造方法
JPH11340424A (ja) * 1998-05-28 1999-12-10 Nec Corp 半導体装置の製造方法
JP2000031295A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 半導体集積回路及びその製造方法
JP2000174270A (ja) * 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2002134630A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233557B1 (ko) * 1996-06-29 1999-12-01 김영환 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
TW320744B (en) * 1997-01-15 1997-11-21 Winbond Electronics Corp Manufacturing method of self-aligned salicide
JP3283458B2 (ja) * 1997-12-19 2002-05-20 セイコーインスツルメンツ株式会社 半導体装置の製造方法
US6100145A (en) * 1998-11-05 2000-08-08 Advanced Micro Devices, Inc. Silicidation with silicon buffer layer and silicon spacers
JP2000269491A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2001094100A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置の製造方法
EP1172856A1 (en) * 2000-07-03 2002-01-16 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same
US6316304B1 (en) * 2000-07-12 2001-11-13 Chartered Semiconductor Manufacturing Ltd. Method of forming spacers of multiple widths
KR20020007848A (ko) * 2000-07-19 2002-01-29 박종섭 반도체 소자 및 그의 제조 방법
US6312998B1 (en) * 2000-10-16 2001-11-06 Advanced Micro Devices, Inc. Field effect transistor with spacers that are removable with preservation of the gate dielectric

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161940A (ja) * 1993-12-10 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JPH08241984A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置の製造方法
JPH11340424A (ja) * 1998-05-28 1999-12-10 Nec Corp 半導体装置の製造方法
JP2000031295A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 半導体集積回路及びその製造方法
JP2000174270A (ja) * 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2002134630A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776751B2 (en) 2005-05-17 2010-08-17 Canon Anelva Corporation Process for producing silicon compound
JP2007181349A (ja) * 2005-12-28 2007-07-12 Denso Corp ドライバ用半導体素子の過電流保護装置
JP4626513B2 (ja) * 2005-12-28 2011-02-09 株式会社デンソー ドライバ用半導体素子の過電流保護装置
JP2008263052A (ja) * 2007-04-12 2008-10-30 Renesas Technology Corp 半導体装置の製造方法
JP2017120821A (ja) * 2015-12-28 2017-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20040042913A (ko) 2004-05-22
KR100446309B1 (ko) 2004-09-01
US6869839B2 (en) 2005-03-22
US20040097031A1 (en) 2004-05-20

Similar Documents

Publication Publication Date Title
KR100396895B1 (ko) Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
US6693013B2 (en) Semiconductor transistor using L-shaped spacer and method of fabricating the same
KR100446309B1 (ko) Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
JP4551795B2 (ja) 半導体装置の製造方法
KR20000019876A (ko) 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
JP4489467B2 (ja) 半導体装置の形成方法
JP4515717B2 (ja) 均一なシリサイド接合を有する集積回路半導体素子及びその製造方法
KR100510525B1 (ko) 얕은 소오스/드레인 영역을 갖는 반도체 소자의 제조방법
JPH1140538A (ja) 半導体装置の製造方法
JPH09213941A (ja) 半導体装置及び半導体装置の製造方法
KR100766270B1 (ko) 반도체 소자의 제조 방법
JP2004228351A (ja) 半導体装置及びその製造方法
KR20020013195A (ko) 반도체 장치의 게이트 패턴 형성 방법
KR100353466B1 (ko) 트랜지스터 및 그의 제조 방법
JP2007019206A (ja) 半導体装置及びその製造方法
KR100359162B1 (ko) 트랜지스터의 제조 방법
JP2007027176A (ja) 半導体装置及びその製造方法
KR100724473B1 (ko) 실리콘 산화막으로 격리된 소오스/드레인 형성방법
KR100511097B1 (ko) 고온 캐리어 현상을 향상시키기 위한 반도체 소자의제조방법
US20070114610A1 (en) Semiconductor device and method of fabricating the same
KR100458770B1 (ko) 반도체 소자의 제조 방법
JP2005159336A (ja) 半導体装置の製造方法
KR100832706B1 (ko) 반도체 소자 및 그의 제조방법
JP2705583B2 (ja) 半導体装置の製造方法
JP2005079413A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914