KR100613352B1 - Ｒｆ 모스 반도체 소자의 제조 방법 - Google Patents

Ｒｆ 모스 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100613352B1
KR100613352B1 KR1020040117150A KR20040117150A KR100613352B1 KR 100613352 B1 KR100613352 B1 KR 100613352B1 KR 1020040117150 A KR1020040117150 A KR 1020040117150A KR 20040117150 A KR20040117150 A KR 20040117150A KR 100613352 B1 KR100613352 B1 KR 100613352B1
Authority
KR
South Korea
Prior art keywords
gate
silicon substrate
region
sidewalls
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040117150A
Other languages
English (en)
Other versions
KR20060077641A (ko
Inventor
윤여조
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117150A priority Critical patent/KR100613352B1/ko
Priority to US11/320,334 priority patent/US20060148145A1/en
Publication of KR20060077641A publication Critical patent/KR20060077641A/ko
Application granted granted Critical
Publication of KR100613352B1 publication Critical patent/KR100613352B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

RF 모스 반도체 소자의 제조 방법을 제공한다. 본 발명은 실리콘 기판 상에 게이트 산화막 및 게이트 폴리실리콘막으로 구성되는 게이트 스택을 형성한다. 상기 게이트 스택의 양측벽에 얼라인되어 상기 실리콘 기판에 소오스/드레인을 형성한다. 상기 게이트 스택을 구성하는 게이트 폴리실리콘막의 양측벽의 상부 부분을 노출시키면서 상기 게이트 스택의 양측벽에 스페이서를 형성한다. 상기 소오스/드레인의 표면, 상기 게이트 폴리실리콘막의 표면, 상기 게이트 폴리실리콘막의 양측벽의 상부 부분에 금속 실리사이드를 형성하여 게이트의 직렬저항을 줄이는 것을 특징으로 한다.
RF 모스 반도체, 게이트 직렬 저항

Description

ＲＦ 모스 반도체 소자의 제조 방법{Method for fabricating RF MOS semiconductor device}
도 1 내지 7은 종래 기술에 의한 RF 모스 반도체 소자의 제조 방법을 설명하기 위하여 도시한 단면도들이다.
도 8 내지 14는 본 발명에 의한 RF 모스 반도체 소자의 제조 방법을 설명하기 위하여 도시한 단면도들이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 RF 모스 반도체 소자의 제조 방법에 관한 것이다.
RF 모스 반도체 소자는 주파수 응답특성은 우수하나, 이에 상응하는 고주파에서의 잡음 특성 및 파워 이득 특성이 화합물 반도체 소자에 비하여 떨어진다. 특히, 반도체 소자가 축소됨에 따라 잡음 특성의 주요한 인자인 게이트의 직렬 저항이 그에 비례하여 증가함에 따라 특성의 향상을 얻을 수 없다.
도 1 내지 7은 종래 기술에 의한 RF 모스 반도체 소자의 제조 방법을 설명하기 위하여 도시한 단면도들이다. 특히, 도 1 내지 도 7은 RF 씨모스(CMOS) 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 1을 참조하면, NMOS 영역 및 PMOS 영역으로 한정된 실리콘 기판(10)에 트랜치 산화막(14)을 형성하여 액티브 영역을 한정한다. 상기 실리콘 기판(10)의 액티브 영역에 게이트 산화막(16) 및 게이트 폴리실리콘막(18)을 순차적으로 형성하여 게이트 스택(20)을 형성한다. 상기 게이트 폴리실리콘막(18)은 약 2000Å의 두께로 형성한다. 도 1에서, 참조번호 12는 트랜치 내벽에 형성되는 라이너막을 나타낸다.
도 2를 참조하면, 게이트 스택(20)이 형성된 실리콘 기판(10)을 산화시켜 제1 산화막(22)을 형성한다. 이어서, 상기 실리콘 기판(10)의 PMOS 영역을 제1 포토레지스트 패턴(24)으로 덮고, NMOS 영역에 N형 불순물을 주입하여 상기 NMOS 영역의 게이트 스택의 양측벽에 얼라인되어 실리콘 기판(10)에 얕은 깊이의 N-불순물 영역(26, N형 LDD 영역)을 형성한다.
도 3을 참조하면, 상기 제1 포토레지스트 패턴(24)을 제거한다. 실리콘 기판(10)의 전면에 제2 산화막(32)을 형성한 다음, 상기 실리콘 기판(10)의 NMOS 영역을 제2 포토레지스트 패턴(28)으로 덮는다. 이어서, 상기 PMOS 영역에 P형 불순물을 주입하여 상기 PMOS 영역의 게이트 스택(20)의 양측벽에 얼라인되어 실리콘 기판(10)에 얕은 깊이의 P-불순물 영역(30, P형 LDD 영역)을 형성한다. 여기서, 상기 제2 산화막(32)을 형성한 다음, P형 불순물을 주입하는 것으로 설명되어 있으나, 필요에 따라 P형 불순물을 주입한 후, 제2 산화막(32)을 형성할 수도 있다.
도 4를 참조하면, 상기 제2 포토레지스트 패턴(28)을 제거한다. 이어서, 상 기 실리콘 기판(10)의 전면에 질화막을 형성한 후 이방성 식각한다. 이렇게 되면, 게이트 스택의 양측벽에 제1 산화막(22), 제2 산화막(32) 및 질화막 패턴(34)으로 구성된 스페이서가 형성된다.
도 5를 참조하면, 상기 실리콘 기판(10)의 PMOS 영역을 제3 포토레지스트 패턴(36)으로 덮고, NMOS 영역에 N형 불순물을 주입하여 상기 NMOS 영역의 게이트 스택(20)의 양측벽에 얼라인되어 실리콘 기판(10)에 깊은 깊이의 N+ 불순물 영역(38)을 형성한다. 이에 따라, N- 불순물 영역(26) 및 N+ 불순물 영역(38)으로 NMOS 영역의 소오스/드레인을 구성한다.
도 6을 참조하면, 상기 제3 포토레지스트 패턴(36)을 제거한다. 이어서, 상기 실리콘 기판(10)의 NMOS 영역을 제4 포토레지스트 패턴(40)으로 덮고, PMOS 영역에 P형 불순물을 주입하여 상기 PMOS 영역의 게이트 스택(20)의 양측벽에 얼라인되어 실리콘 기판(10)에 깊은 깊이의 P+ 불순물 영역(42)을 형성한다. 이에 따라, P- 불순물 영역(30) 및 P+ 불순물 영역(42)으로 PMOS 영역의 소오스/드레인을 구성한다.
도 7을 참조하면, 상기 제4 포토레지스트 패턴(40)을 제거한다. 이어서, 상기 게이트 폴리실리콘막(18)의 표면 및 N-/P- 불순물 영역(26, 30)의 표면에 후속 공정의 콘택 형성을 위해 금속 실리사이드(44)를 형성한다.
그런데, 종래의 RF 씨모스 반도체 소자의 제조 방법은 게이트 폴리실리콘막(18)의 표면상에만 금속 실리사이드를 형성하여 게이트의 직렬 저항을 줄인다. 그러나, 게이트 폴리실리콘막(18)의 표면에만 금속 실리사이드를 형성할 경우에는 게이트의 직렬 저항을 줄이는 데 한계가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 소자의 크기가 감소함에도 불구하고 기존의 MOS 공정을 이용하여 게이트의 직렬 저항을 줄일 수 있는 RF 모스 반도체 소자의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 RF 모스 반도체 소자의 제조 방법은 실리콘 기판 상에 게이트 산화막 및 게이트 폴리실리콘막으로 구성되는 게이트 스택을 형성한다. 상기 게이트 스택의 양측벽에 얼라인되어 상기 실리콘 기판에 소오스/드레인을 형성한다.
상기 게이트 스택을 구성하는 게이트 폴리실리콘막의 양측벽의 상부 부분을 노출시키면서 상기 게이트 스택의 양측벽에 스페이서를 형성한다. 상기 소오스/드레인의 표면, 상기 게이트 폴리실리콘막의 표면, 상기 게이트 폴리실리콘막의 양측벽의 상부 부분에 금속 실리사이드를 형성하여 게이트 직렬 저항을 줄이는 것을 특징으로 한다. 상기 금속 실리사이드는 코발트 실리사이드 또는 티타늄 실리사이드로 형성할 수 있다.
또한, 본 발명의 다른 예에 의한 RF 모스 반도체 소자의 제조 방법은 NMOS 영역 및 PMOS 영역으로 구성된 실리콘 기판 상에 게이트 산화막 및 게이트 폴리실리콘막으로 구성되는 게이트 스택을 형성한다. 상기 게이트 스택의 양측벽에 얼라인되어 상기 NMOS 영역의 실리콘 기판에 얕은 깊이의 N- 불순물 영역을 형성하고, 상기 PMOS 영역의 실리콘 기판에 얕은 깊이의 P- 불순물 영역을 형성한다.
상기 게이트 스택을 구성하는 게이트 폴리실리콘막의 양측벽의 상부 부분을 노출시키면서 상기 게이트 스택의 양측벽에 스페이서를 형성한다. 상기 게이트 스택 양측벽의 게이트 스페이서에 얼라인되어 상기 NMOS 영역의 실리콘 기판에 깊은 깊이의 N+ 불순물 영역을 형성하고, 상기 PMOS 영역의 실리콘 기판에 깊은 깊이의 P+ 불순물 영역을 형성한다.
상기 N-/P- 불순물 영역의 표면, 상기 게이트 폴리실리콘막의 표면, 상기 게이트 폴리실리콘막의 양측벽의 상부 부분에 금속 실리사이드를 형성하여 게이트 직렬 저항을 줄이는 것을 특징으로 한다. 상기 금속 실리사이드는 코발트 실리사이드 또는 티타늄 실리사이드로 형성할 수 있다. 상기 금속 실리사이드는 상기 N+ 불순물 영역 및 P+ 불순물 영역 형성 후에 형성할 수 있다.
이상과 같이 본 발명은 게이트 폴리실리콘막의 표면 및 양측벽 상부 부분에 금속 실리사이드를 형성하여 게이트의 직렬 저항을 줄일 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 8 내지 14는 본 발명에 의한 RF 모스 반도체 소자의 제조 방법을 설명하기 위하여 도시한 단면도들이다. 특히, 도 8 내지 도 14는 RF 씨모스(CMOS) 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 8을 참조하면, NMOS 영역 및 PMOS 영역으로 한정된 실리콘 기판(100)에 트랜치 산화막(104)을 형성하여 액티브 영역을 한정한다. 상기 실리콘 기판(100)의 액티브 영역에 게이트 산화막(106) 및 게이트 폴리실리콘막(108)을 순차적으로 형 성하여 게이트 스택(110)을 형성한다. 상기 게이트 폴리실리콘막(108)은 약 3000Å의 두께로 종래의 게이트 폴리실리콘막(18)보다 두껍게 형성한다. 도 1에서, 참조번호 102는 트랜치 내벽에 형성되는 라이너막을 나타낸다.
도 9를 참조하면, 게이트 스택(110)이 형성된 실리콘 기판(100)을 산화시켜 제1 산화막(112)을 형성한다. 이어서, 상기 실리콘 기판(100)의 PMOS 영역을 제1 포토레지스트 패턴(114)으로 덮고, NMOS 영역에 N형 불순물을 주입하여 상기 NMOS 영역의 게이트 스택(110)의 양측벽에 얼라인되어 실리콘 기판(100)에 얕은 깊이의 N-불순물 영역(116, N형 LDD 영역)을 형성한다.
도 10을 참조하면, 상기 제1 포토레지스트 패턴(114)을 제거한다. 실리콘 기판(100)의 전면에 제2 산화막(122)을 형성한 다음, 상기 실리콘 기판(100)의 NMOS 영역을 제2 포토레지스트 패턴(118)으로 덮는다. 이어서, 상기 PMOS 영역에 P형 불순물을 주입하여 상기 PMOS 영역의 게이트 스택(110)의 양측벽에 얼라인되어 실리콘 기판(100)에 얕은 깊이의 P-불순물 영역(120, P형 LDD 영역)을 형성한다. 여기서, 상기 제2 산화막(122)을 형성한 다음, P형 불순물을 주입하는 것으로 설명되어 있으나, 필요에 따라 P형 불순물을 주입한 후, 제2 산화막(122)을 형성할 수 도 있다.
도 11을 참조하면, 상기 제2 포토레지스트 패턴(118)을 제거한다. 이어서, 상기 실리콘 기판(100)의 전면에 질화막을 형성한 후 이방성식각한다. 이렇게 되면, 게이트 스택(110)의 양측벽에 제1 산화막(112), 제2 산화막(122) 및 질화막 패턴(124)으로 구성된 스페이서가 형성된다.
그런데, 본 발명에서는 게이트 스택(110)의 양측벽에 스페이서를 형성할 때 질화막을 더 식각하여 게이트 스택(110)의 양측벽의 상부 부분이 노출되도록 형성한다. 다시 말해, 종래 기술과 비교하여 볼 때 게이트 폴리실리콘막(108)이 두껍게 형성한 두께만큼 질화막을 식각한다. 상기 질화막의 식각시에 게이트 스택(110)의 양측벽의 상부 부분에 형성된 제1 산화막(112) 및 제2 산화막(122)을 식각할 수 있다. 물론, 상기 질화막 식각 후에 상기 게이트 스택(110)의 양측벽의 상부 부분에 형성된 제1 산화막(112) 및 제2 산화막(122)을 따로 식각할 수 도 있다.
도 12를 참조하면, 상기 실리콘 기판(100)의 PMOS 영역을 제3 포토레지스트 패턴(126)으로 덮고, NMOS 영역에 N형 불순물을 주입하여 상기 NMOS 영역의 게이트 스택(110)의 양측벽 형성된 스페이서에 얼라인되어 실리콘 기판(100)에 깊은 깊이의 N+ 불순물 영역(128)을 형성한다. 이에 따라, N- 불순물 영역(116) 및 N+ 불순물 영역(128)으로 NMOS 영역의 소오스/드레인을 구성한다.
도 13을 참조하면, 상기 제3 포토레지스트 패턴(126)을 제거한다. 이어서, 상기 실리콘 기판(100)의 NMOS 영역을 제4 포토레지스트 패턴(130)으로 덮고, PMOS 영역에 P형 불순물을 주입하여 상기 PMOS 영역의 게이트 스택(110)의 양측벽에 형성된 스페이서에 얼라인되어 실리콘 기판(100)에 깊은 깊이의 P+ 불순물 영역(132)을 형성한다. 이에 따라, P- 불순물 영역(120) 및 P+ 불순물 영역(132)으로 PMOS 영역의 소오스/드레인을 구성한다.
여기서, 본 실시예에서는 N+ 불순물 영역(128) 및 P+ 불순물 영역(132)을 형성하기 전에 산화막이나 질화막을 식각하여 게이트 폴리실리콘막(108) 양측벽의 상 부 부분을 노출시켰다. 그러나, 편의에 따라 상기 N+ 불순물 영역(128) 및 P+ 불순물 영역(132)을 형성한 후에 상기 게이트 폴리실리콘막(108) 양측벽의 상부 부분을 노출시킬 수도 있다.
도 14를 참조하면, 상기 제4 포토레지스트 패턴(130)을 제거한다. 이어서, 상기 게이트 폴리실리콘막(108)의 표면, 상기 게이트 폴리실리콘막(108)의 양측벽 상부 부분 및 N-/P- 불순물 영역(116, 120)의 표면에 후속 공정의 콘택 형성을 위해 금속 실리사이드(134)를 형성한다. 상기 금속 실리사이드막(134)은 코발트 실리사이드막 또는 티타늄 실리사이드로 형성한다. 상기 금속 실리사이드(134)는 실리콘 기판(100)의 전면에 코발트나 티타늄 등의 금속막을 형성, 1차 열처리, 반응하지 않은 금속막을 습식액으로 제거 및 2차 열처리를 통하여 형성한다.
여기서, 본 발명은 게이트 폴리실리콘막(108)의 표면에 금속 실리사이드를 형성할 뿐만 아니라 게이트 폴리실리콘막(108)의 양측벽 상부 부분을 노출시켜 금속 실리사이드(134)를 추가로 형성한다. 이에 따라, 본 발명은 금속 실리사이드(134)의 형성 면적이 넓어져 게이트의 직렬 저항을 줄일 수 있다. 결과적으로, 본 발명은 게이트의 직렬 저항 감소로 인해 소자의 주파수에 대한 파워 이득의 증가 및 잡음 특성을 개선할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시예가 가능할 것이다.
상술한 바와 같이 본 발명은 게이트 폴리실리콘막의 양측벽 상부를 노출시킨 후, 게이트 폴리실리콘막의 표면 및 양측벽 상부 부분에 금속 실리사이드를 형성하여 게이트의 직렬 저항을 줄일 수 있다.
이렇게 본 발명은 게이트 직렬 저항을 줄어 소자의 주파수에 대한 파워 이득의 증가 및 잡음 특성을 개선할 수 있다.

Claims (5)

  1. 실리콘 기판 상에 산화막 및 폴리 실리콘막을 형성하는 단계,
    상기 폴리 실리콘막 및 상기 산화막을 식각하여 게이트 및 게이트 산화막을 형성하는 단계,
    상기 게이트를 덮는 절연막을 형성하는 단계,
    상기 절연막을 식각하여 상기 게이트의 상부를 노출시키며 상기 게이트의 측벽에 위치하는 스페이서를 형성하는 단계,
    상기 스페이서 및 상기 게이트를 마스크로 도전형 불순물을 도핑하여 상기 실리콘 기판에 소오스/드레인을 형성하는 단계,
    상기 소오스/드레인의 표면 및 노출된 상기 게이트의 상부 표면에 금속 실리사이드를 형성하는 단계를 포함하고,
    상기 폴리 실리콘막은 상기 스페이서의 높이보다 두껍게 형성하는 RF 모스 반도체 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 금속 실리사이드는 코발트 실리사이드 또는 티타늄 실리사이드로 형성하는 것을 특징으로 하는 RF 모스 반도체 소자의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
KR1020040117150A 2004-12-30 2004-12-30 Ｒｆ 모스 반도체 소자의 제조 방법 Expired - Fee Related KR100613352B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040117150A KR100613352B1 (ko) 2004-12-30 2004-12-30 Ｒｆ 모스 반도체 소자의 제조 방법
US11/320,334 US20060148145A1 (en) 2004-12-30 2005-12-29 Method of manufacturing an RF MOS semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117150A KR100613352B1 (ko) 2004-12-30 2004-12-30 Ｒｆ 모스 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060077641A KR20060077641A (ko) 2006-07-05
KR100613352B1 true KR100613352B1 (ko) 2006-08-21

Family

ID=36641028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117150A Expired - Fee Related KR100613352B1 (ko) 2004-12-30 2004-12-30 Ｒｆ 모스 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20060148145A1 (ko)
KR (1) KR100613352B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618908B1 (ko) * 2005-08-12 2006-09-05 삼성전자주식회사 게이트 저항을 개선한 반도체 소자 및 제조 방법
DE102007047680B4 (de) * 2007-10-05 2009-11-26 Multitest Elektronische Systeme Gmbh Handhabungsvorrichtung für elektronische Bauelemente, insbesondere IC's, mit temperierbaren Umlaufeinheiten
KR101153565B1 (ko) * 2010-02-01 2012-06-12 한국과학기술원 Ｒｆ 스위치 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974199A (ja) * 1995-01-12 1997-03-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20020045010A (ko) * 2000-12-07 2002-06-19 윤종용 코발트 실리사이드 층을 갖는 트랜지스터 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868617A (en) * 1988-04-25 1989-09-19 Elite Semiconductor & Sytems International, Inc. Gate controllable lightly doped drain mosfet devices
TW203148B (ko) * 1991-03-27 1993-04-01 American Telephone & Telegraph
JPH08330511A (ja) * 1995-05-29 1996-12-13 Yamaha Corp 半導体装置とその製造方法
US5851890A (en) * 1997-08-28 1998-12-22 Lsi Logic Corporation Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6461951B1 (en) * 1999-03-29 2002-10-08 Advanced Micro Devices, Inc. Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers
KR100393216B1 (ko) * 2001-02-19 2003-07-31 삼성전자주식회사 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법
KR100396895B1 (ko) * 2001-08-02 2003-09-02 삼성전자주식회사 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
KR100398874B1 (ko) * 2001-11-21 2003-09-19 삼성전자주식회사 티자형의 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법
KR100446309B1 (ko) * 2002-11-14 2004-09-01 삼성전자주식회사 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974199A (ja) * 1995-01-12 1997-03-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20020045010A (ko) * 2000-12-07 2002-06-19 윤종용 코발트 실리사이드 층을 갖는 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US20060148145A1 (en) 2006-07-06
KR20060077641A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US8741724B2 (en) Method of manufacturing semiconductor device
JPWO2004097943A1 (ja) 半導体装置とその製造方法
US8106467B2 (en) Semiconductor device having carrier mobility raised by generating strain in channel region
JP4305610B2 (ja) 半導体素子の製造方法
US6153483A (en) Method for manufacturing MOS device
JP4424887B2 (ja) 半導体素子の製造方法
KR100837555B1 (ko) 반도체 소자 및 그 제조 방법
KR100613352B1 (ko) Ｒｆ 모스 반도체 소자의 제조 방법
JP5434489B2 (ja) 半導体装置の製造方法
KR101063690B1 (ko) 반도체 소자 및 그 제조 방법
KR20090064658A (ko) 반도체 소자 및 이의 제조방법
US7385261B2 (en) Extended drain metal oxide semiconductor transistor and manufacturing method thereof
JP2007288051A (ja) 半導体装置及びその製造方法
JP2006278818A (ja) 半導体装置
KR20060000483A (ko) 반도체 소자의 제조방법
KR100682198B1 (ko) 반도체 소자의 제조 방법
KR100331265B1 (ko) 반도체장치의 트랜지스터 형성방법
KR100625394B1 (ko) 반도체 소자의 제조 방법
JP2006310524A (ja) 半導体装置およびその製造方法
KR100446312B1 (ko) 접합 누설 억제를 위한 반도체 소자 제조방법
JP2002076137A (ja) 半導体装置及びその製造方法
JP4770353B2 (ja) 半導体装置の製造方法
JPWO2006137437A1 (ja) 半導体装置及びその製造方法
US20020182834A1 (en) Method of manufacturing a transistor with a footed offset spacer
JP2011211089A (ja) トランジスタ、半導体装置及びトランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130810

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130810

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000