JP4770353B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4770353B2 JP4770353B2 JP2005272401A JP2005272401A JP4770353B2 JP 4770353 B2 JP4770353 B2 JP 4770353B2 JP 2005272401 A JP2005272401 A JP 2005272401A JP 2005272401 A JP2005272401 A JP 2005272401A JP 4770353 B2 JP4770353 B2 JP 4770353B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- forming
- source
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (4)
- 半導体基板に活性領域を区画する素子分離絶縁膜を形成する工程と、
前記半導体基板の活性領域上にゲート構造体を形成する工程と、
前記ゲート構造体の領域を除く前記半導体基板上の前記ゲート構造体の両側に、2つのエクステンション層をエピタキシャル成長法により成長させて形成する工程と、
前記ゲート構造体、前記エクステンション層および前記素子分離絶縁膜を被覆する少なくとも第1絶縁膜および第2絶縁膜を積層する工程と、
前記第1および第2絶縁膜をエッチバックして、前記ゲート構造体の側壁を被覆する前記第1および第2絶縁膜からなるサイドウォール絶縁膜を形成し、前記素子分離絶縁膜の端部に生じた窪み部に前記第1絶縁膜からなる埋め込み絶縁膜を形成する工程と、
前記各エクステンション層上にそれぞれソース・ドレイン層をエピタキシャル成長法により成長させて形成する工程と、
前記ソース・ドレイン層の表層にシリサイド層を形成する工程と
を有し、
前記ソース・ドレイン層を形成する工程では、前記ソース・ドレイン層が前記埋め込み絶縁膜上に乗り上がって平坦になるように、前記ソース・ドレイン層を成長させて形成する、
半導体装置の製造方法。 - 前記エクステンション層を形成する工程の後、前記第1絶縁膜および第2絶縁膜を積層する工程の前に、前記ゲート構造体の側面を被覆する側壁スペーサを形成する工程をさらに有し、
前記シリサイド層を形成する工程の後に、
前記ゲート構造体および前記側壁スペーサを除去して、前記半導体基板および前記エクステンション層の端部を露出させるゲート開口部を形成する工程と、
前記ゲート開口部に露出した前記半導体基板および前記エクステンション層の端部上に、ゲート絶縁膜を介してゲート電極を形成する工程と
を有する
請求項1記載の半導体装置の製造方法。 - 前記エクステンション層を形成する工程において、シリコン層のエピタキシャル成長中に導電性不純物を導入して、導電性不純物を含有するエクステンション層を形成する
請求項1または2に記載の半導体装置の製造方法。 - 前記ソース・ドレイン層を形成する工程は、
シリコン層をエピタキシャル成長させる工程と、
前記シリコン層に導電性不純物をイオン注入する工程と
を有する
請求項1から3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272401A JP4770353B2 (ja) | 2005-09-20 | 2005-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272401A JP4770353B2 (ja) | 2005-09-20 | 2005-09-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007088047A JP2007088047A (ja) | 2007-04-05 |
JP4770353B2 true JP4770353B2 (ja) | 2011-09-14 |
Family
ID=37974762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005272401A Expired - Fee Related JP4770353B2 (ja) | 2005-09-20 | 2005-09-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4770353B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273330A (ja) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH08162632A (ja) * | 1994-12-06 | 1996-06-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2925008B2 (ja) * | 1997-01-30 | 1999-07-26 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4016157B2 (ja) * | 1998-06-08 | 2007-12-05 | ソニー株式会社 | Mis電界効果型トランジスタの作製方法 |
JP4047492B2 (ja) * | 1998-06-25 | 2008-02-13 | 株式会社東芝 | Mis型半導体装置およびその製造方法 |
JP2000031480A (ja) * | 1998-07-15 | 2000-01-28 | Sony Corp | 半導体層の形成方法及び半導体装置の製造方法 |
JP2000223703A (ja) * | 1999-01-29 | 2000-08-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3492973B2 (ja) * | 2000-03-30 | 2004-02-03 | 株式会社東芝 | 半導体装置の製造方法 |
-
2005
- 2005-09-20 JP JP2005272401A patent/JP4770353B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007088047A (ja) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5286701B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8502316B2 (en) | Self-aligned two-step STI formation through dummy poly removal | |
CN101170112B (zh) | 半导体器件及其制造方法 | |
JP4967313B2 (ja) | 半導体装置の製造方法 | |
US7704808B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
KR101374335B1 (ko) | 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자 | |
US7154154B2 (en) | MOS transistors having inverted T-shaped gate electrodes | |
JP5605134B2 (ja) | 半導体装置及びその製造方法 | |
JP5772068B2 (ja) | 半導体装置及びその製造方法 | |
KR100849180B1 (ko) | 게이트 실리사이드를 갖는 반도체소자의 제조방법 | |
JP2004289152A (ja) | 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法 | |
JPH1174508A (ja) | 半導体装置及びその製造方法 | |
US20090085075A1 (en) | Method of fabricating mos transistor and mos transistor fabricated thereby | |
JP2009224543A (ja) | 半導体装置の製造方法 | |
JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4951950B2 (ja) | 半導体装置およびその製造方法 | |
KR100695868B1 (ko) | 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법 | |
JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
JP4223026B2 (ja) | 半導体装置 | |
JP2007012988A (ja) | トランジスタ及びトランジスタの製造方法 | |
JP2006310524A (ja) | 半導体装置およびその製造方法 | |
JP4770353B2 (ja) | 半導体装置の製造方法 | |
JP4945910B2 (ja) | 半導体装置およびその製造方法 | |
KR101044385B1 (ko) | 반도체 소자의 제조방법 | |
JP2008066548A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |