KR100446309B1 - Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 - Google Patents

Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100446309B1
KR100446309B1 KR10-2002-0070864A KR20020070864A KR100446309B1 KR 100446309 B1 KR100446309 B1 KR 100446309B1 KR 20020070864 A KR20020070864 A KR 20020070864A KR 100446309 B1 KR100446309 B1 KR 100446309B1
Authority
KR
South Korea
Prior art keywords
insulating film
insulating layer
film
forming
semiconductor substrate
Prior art date
Application number
KR10-2002-0070864A
Other languages
English (en)
Other versions
KR20040042913A (ko
Inventor
이상진
박태수
고영건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0070864A priority Critical patent/KR100446309B1/ko
Priority to US10/449,924 priority patent/US6869839B2/en
Priority to JP2003278670A priority patent/JP2004165627A/ja
Publication of KR20040042913A publication Critical patent/KR20040042913A/ko
Application granted granted Critical
Publication of KR100446309B1 publication Critical patent/KR100446309B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 트랜지스터부 및 저항부로 구분된 반도체 기판의 트랜지스터부에 게이트 패턴을 형성한다. 상기 게이트 패턴이 형성된 반도체 기판의 전면에 버퍼 절연막, 제1 절연막 및 제2 절연막을 차례로 형성한다. 상기 제2 절연막을 식각하여 상기 게이트 패턴의 양측벽의 제1 절연막 상에 제거 스페이서를 형성한다. 상기 트랜지스터부의 상기 제거 스페이서에 얼라인된 반도체 기판 및 상기 저항부의 반도체 기판에 깊은 소오스/드레인 영역을 형성한다. 상기 제거 스페이서 및 제1 절연막을 순차적으로 제거한 후, 상기 트랜지스터부의 깊은 소오스/드레인 영역에 인접하여 상기 게이트 패턴의 양측의 반도체 기판에 얕은 소오스/드레인 영역을 형성한다. 상기 버퍼 절연막 상에 제3 절연막 및 제4 절연막을 차례로 형성한다. 상기 제4 절연막, 제3 절연막 및 버퍼 절연막을 패터닝하여 상기 트랜지스터부의 게이트 패턴의 양측벽에 L자형의 스페이서를 형성함과 아울러 상기 저항부에는 실리사이드 형성 방지막 패턴을 동시에 형성한다. 상기 게이트 전극의 상면, 상기 트랜지스터부 및 저항부의 깊은 소오스 및 드레인 영역 상에 금속 실리사이드를 형성한다. 본 발명은 반도체 소자가 열적 부담(thermal budget)과 식각 손상을 많이 받지 않으면서도 숏채널 효과를 효과적으로 억제할 수 있다.

Description

Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법{Method of fabricating semiconductor device having L-type spacer}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 L자형 스페이서를 채용한 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자에 있어서 스페이서는 게이트 전극의 양측벽에 형성되어 소오스/드레인 형성을 위한 이온주입마스크(implant mask) 역할을 함과 아울러 실리사이드 공정 진행 중에는 게이트 전극과 소오스/드레인 사이의 전기적 분리(electrical isolation) 역할을 수행한다. 여기서, 미합중국 특허 제5,783,475호(발명의 명칭: 스페이서 형성 방법, 출원인: 모토롤라, 발명자: Shrinath Ramaswami)를 참고로 하여 종래의 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명한다.
도 1 내지 도 5는 종래 기술에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 1을 참조하면, 반도체 기판(31), 예컨대 실리콘 기판 상에 게이트 절연막(33)을 형성한다. 이어서, 상기 게이트 절연막(33) 상에 게이트 전극(32)을 형성한다. 상기 게이트 절연막(33)은 산화막이나 질화막으로 형성하고, 상기 게이트 전극(32)은 폴리실리콘막으로 형성한다. 계속하여, 상기 게이트 전극(32)의 표면 및 반도체 기판(31) 상에 제1 절연막(48)을 형성한다. 상기 제1 절연막(48)은 산화막으로 형성한다. 다음에, 상기 게이트 전극(32) 및 제1 절연막(48)이 형성된 반도체 기판(31)의 전면에 불순물을 주입하여 상기 게이트 전극(32) 양측의 반도체 기판(31)에 얕게 도핑된(shallow doped) 소오스 영역(34) 및 드레인 영역(35)을 형성한다.
도 2를 참조하면, 상기 제1 절연막(48) 상에 스페이서용으로 제2 절연막(36) 및 제3 절연막(37)을 형성한다. 상기 제2 절연막(36)은 질화막으로 형성하며, 상기 제3 절연막(37)은 산화막으로 형성한다.
도 3을 참조하면, 상기 제3 절연막(37)을 이방성 식각하여 상기 게이트 전극(32)의 양측벽에 제1 스페이서(37)를 형성한다. 이때, 상기 소오스 영역(34) 및 드레인 영역(35)과 게이트 전극 상부의 제2 절연막(36)은 참조번호 38, 39 및 40으로 표시한 바와 같이 노출된다.
도 4를 참조하면, 참조번호 38, 39 및 40으로 표시한 상기 소오스 영역(34)및 드레인 영역(35)과 게이트 전극 상부의 제2 절연막(36)을 식각하여 상기 게이트 전극의 양측벽 상에 제2 스페이서(36)를 형성한다. 상기 제2 절연막(36)의 식각은 인산을 이용한 습식 식각을 이용하여 수행하며, 제3 절연막(37) 및 제1 절연막(48)으로 마스킹된 부분은 식각되지 않는다. 계속하여, 제1 스페이서(37) 및 제2 스페이서(36)를 마스크로 하여 반도체 기판(31)의 전면에 불순물을 주입한 후, 어닐링하여 깊게 도핑된(deep doped) 소오스 영역(43) 및 드레인 영역(44)을 형성한다. 결과적으로, 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)에 인접하여 얕게 도핑된 소오스 영역(34) 및 드레인 영역(35)으로 소오스 및 드레인 연장부(source and drain extension)가 형성된다.
도 5를 참조하면, 제1 스페이서(37)와 참조번호 38, 39 및 40으로 표시한 상기 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)과 게이트 전극(32) 상의 제1 절연막(48)을 제거한다. 상기 제1 절연막(48)의 식각은 HF 용액을 이용하여 수행한다. 이렇게 되면, 게이트 전극(32), 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)의 표면이 노출된다. 계속하여, 상기 깊게 도핑된 소오스 영역(43), 게이트 전극(32) 및 깊게 도핑된 드레인 영역(44) 상에 살리사이드 콘택들(45, 46, 47)을 형성한다.
이상과 같은 종래의 반도체 소자의 제조방법에 의하면, 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)을 형성하기 위한 어닐링시 반드시 얕게 도핑된 소오스 영역(34) 및 드레인 영역(35)의 불순물이 확산한다. 이렇게 얕게 도핑된 소오스 영역(34) 및 드레인 영역(35)의 불순물이 깊게 확산하면 고집적화된 반도체 소자에서는 반도체 소자의 숏채널 효과(short channel effect)가 발생하는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 숏채널 효과의 발생을 방지할 수 있는 L자형 스페이서를 채용한 반도체 소자의 제조방법을 제공하는 데 있다.
도 1 내지 도 5는 종래 기술에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 6 내지 도 13은 본 발명에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 제조방법은트랜지스터부 및 저항부로 구분된 반도체 기판의 트랜지스터부에 게이트 패턴을 형성하는 것을 포함한다. 상기 게이트 패턴 및 반도체 기판의 전면에 버퍼 절연막, 제1 절연막 및 제2 절연막을 차례로 형성한다. 상기 제2 절연막을 식각하여 상기 게이트 패턴의 양측벽의 제1 절연막 상에 제거 스페이서를 형성한다. 상기 트랜지스터부의 상기 제거 스페이서에 얼라인된 반도체 기판 및 상기 저항부의 반도체 기판에 깊은 소오스/드레인 영역을 형성한다. 상기 제거 스페이서 및 제1 절연막을 순차적으로 제거한 후, 상기 트랜지스터부의 깊은 소오스/드레인 영역에 인접하여 상기 게이트 패턴의 양측의 반도체 기판에 얕은 소오스/드레인 영역을 형성한다. 상기 버퍼 절연막 상에 제3 절연막 및 제4 절연막을 차례로 형성한다. 상기 제4 절연막, 제3 절연막 및 버퍼 절연막을 패터닝하여 상기 트랜지스터부의 게이트 패턴의 양측벽에 L자형의 스페이서를 형성함과 아울러 상기 저항부에는 실리사이드 형성 방지막 패턴을 동시에 형성한다. 상기 게이트 전극의 상면, 상기 트랜지스터부 및 저항부의 깊은 소오스 및 드레인 영역 상에 금속 실리사이드를 형성한다.
상기 제4 절연막을 형성한 후 상기 저항부에 마스크 패턴을 형성하여 상기실리사이드막 형성 방지막 패턴 형성시 식각 마스크로 이용할 수 있다. 상기 제2 절연막은 상기 제1 절연막과 식각선택비가 높은 막질을 이용하여 형성할 수 있다. 상기 제2 절연막은 산화막으로 형성하고, 상기 제1 절연막은 질화막으로 형성하는 것이 바람직하다. 상기 제1 절연막은 상기 버퍼 절연막과 식각선택비가 높은 막질을 이용하여 형성할 수 있다. 상기 제1 절연막은 질화막으로 형성하고, 상기 버퍼 절연막은 산화막으로 형성하는 것이 바람직하다.
상기 깊은 소오스/드레인 영역은 상기 제거 스페이서를 마스크로 불순물을 이온주입한 후 상기 주입된 불순물을 어닐닝하여 형성할 수 있다. 상기 깊은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 얇은 소오스/드레인 영역을 형성하기 전에 수행하는 것이 바람직하다.
상기 얕은 소오스/드레인 영역은 상기 버퍼 절연막이 형성된 반도체 기판의 전면에 불순물을 이온주입한 후 상기 주입된 불순물을 어닐닝하여 형성할 수 있다. 상기 얕은 소오스/드레인 영역은 이온주입방법, 고상 에피택시방법 또는 플라즈마 도핑 방법을 이용하여 형성할 수 있다. 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 금속 실리사이드를 형성하기 전에 수행하는 것이 바람직하다. 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 500∼800℃의 저온에서 수행하거나, 900∼1300℃에서 급속 열처리나 스파이크 열처리 방법을 이용하여 수행할 수 있다.
상기 제4 절연막은 상기 제3 절연막과 식각선택비가 높은 막질을 이용하여 형성할 수 있다. 상기 제4 절연막은 산화막으로 형성하고, 상기 제3 절연막은 질화막으로 형성하는 것이 바람직하다.
상기 게이트 패턴의 양측벽에서 상기 깊은 소오스 및 드레인 영역까지의 길이는 상기 제거 스페이서의 길이로 결정되고, 상기 게이트 패턴의 양측벽에서 상기 금속 실리사이드까지의 거리는 상기 스페이서의 길이로 결정될 수 있다.
상술한 본 발명의 반도체 소자의 제조방법은 L자형 스페이서의 형성과 실리사이드 형성 방지막 패턴 형성을 동일 단계에서 수행하여 반도체 소자가 열적 부담과 식각 손상을 많이 받지 않으며, 제거 스페이서들 채용하여 깊은 소오스/드레인 영역을 얕은 소오스/드레인 영역 형성 전에 형성하여 고집적화된 반도체 소자에서 숏채널 효과를 효과적으로 억제할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 6 내지 도 13은 본 발명에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 6을 참조하면, 트랜지스터부 및 저항부로 구분된 반도체 기판(101)의 트랜지스터부에 게이트 절연막(103) 및 게이트 전극(105)으로 구성된 게이트 패턴(106)을 형성한다. 상기 반도체 기판(101)은 실리콘 기판이나 SOI(silicon on insulator) 기판을 이용한다. 상기 반도체 기판(101)은 트랜지스터가 형성되는 트랜지스터부와, 저항 등이 형성되는 저항부로 구별할 수 있다. 도 6에서, 참조부호 STI는 액티브 영역을 제외한 비액티브 영역인 얕은 트랜치 분리 영역(shallow trench isolation region)이다.
상기 게이트 절연막(103)은 SiO2,Si3N4, SiON, ZrO2, HfO2,Ta2O5또는 Al2O3으로 형성한다. 상기 게이트 전극(105)은 불순물이 도핑된 폴리실리콘, 실리콘 결합물 및 금속의 단일막 또는 다중막으로 형성한다. 상기 게이트 패턴(106)은 반도체 기판(101) 상에 절연막 및 도전막을 형성한 후, 사진식각공정을 이용하여 패터닝함으로써 형성된다. 상기 게이트 패턴(106)의 선폭은 고집적화된 반도체 소자에서는 1㎛이하로 형성한다.
계속하여, 상기 게이트 패턴(106)이 형성된 반도체 기판(101)의 전면에 버퍼 절연막(107)을 형성한다. 상기 버퍼 절연막(107)은 상기 게이트 패턴(106) 형성시발생된 식각 손상을 치유하고 후의 제거 스페이서 형성을 위한 식각공정시 버퍼 역할을 수행한다. 상기 버퍼 절연막(107)은 상기 게이트 패턴(106)이 형성된 반도체 기판(101)을 산화시켜 형성한다. 상기 버퍼 절연막(107)은 산화막으로 형성한다.
도 7을 참조하면, 상기 버퍼 절연막(107) 상에 제1 절연막(109)을 형성한다. 상기 제1 절연막(109)의 두께는 후에 깊은 소오스 및 드레인 영역 형성이 용이하도록 얇게 형성하는 것이 유리하다. 상기 제1 절연막(109)은 후에 버퍼 절연막(107)의 건식 또는 습식 식각시 높은 식각 선택비를 갖는 물질로 형성하는 것이 바람직하다. 본 실시예에서는 질화막으로 형성한다.
다음에, 상기 제1 절연막(109) 상에 후에 제거 스페이서(disposable spacer)형성을 위한 제2 절연막(111)을 형성한다. 상기 제2 절연막(111)은 상기 제1 절연막(109)에 대하여 식각 선택비가 높은 물질을 이용하여 형성한다. 본 실시예에서, 상기 제2 절연막(111)은 산화막으로 형성한다. 상기 제2 절연막(111)의 두께는 후에 제거 스페이서의 길이를 결정하고, 이에 따라 게이트 패턴(106)의 양측벽에서 깊은 소오스 및 드레인 영역까지의 길이는 제거 스페이서의 길이로 결정된다.
도 8을 참조하면, 상기 제2 절연막(111)을 건식식각하여 상기 게이트 패턴(105)의 양측벽 상부에 형성된 제1 절연막(109) 상에 제거 스페이서(111a)를 형성한다. 상기 산화막으로 구성된 제2 절연막(111)은 질화막으로 구성된 제1 절연막(109)과 높은 식각 선택비가 있기 때문에, 상기 제2 절연막(111)의 건식식각시 식각이 제1 절연막(109) 상에서 멈추게 된다. 상기 제2 절연막(111)은 과도식각(overetch)되어도 무방하나, 액티브 영역 상의 버퍼 절연막(107)이 노출될 정도로 과도식각되면 안된다.
계속하여, 상기 제거 스페이서(111a)를 마스크로 상기 반도체 기판(101)의 전면에 불순물을 고에너지로 이온주입한 후, 주입된 불순물을 활성화시키기 위하여 어닐링 공정을 실시한다. 상기 이온주입되는 불순물은 P형 불순물 또는 N형 불순물이다. 상기 어닐링은 급속 열처리(rapid thermal annealing)방법을 이용하여 수행한다. 이렇게 되면, 상기 제거 스페이서(111a)에 얼라인되면서 상기 게이트 패턴(106) 양측의 반도체 기판(101)에 깊은 소오스/드레인 영역(113)이 형성된다. 본 발명은 후에 설명되는 바와 같이 종래와 다르게 깊은 소오스/드레인 영역(113)을 얕은 소오스/드레인 영역, 즉 소오스/드레인 연장부보다 먼저 형성한다. 이렇게 먼저 깊은 소오스/드레인 영역(113)을 형성할 경우 종래 기술의 문제점, 즉, 얕은 소오스/드레인 영역의 불순물 확산을 방지할 수 있다.
본 실시예에서, 깊은 소오스/드레인 영역(113) 형성을 위한 어닐링 공정은 불순물을 주입한 후 바로 실시하였으나, 후의 얕은 소오스/드레인 영역 형성하기 전이라면 언제 수행해도 무방하다. 그리고, 본 실시예에서, 깊은 소오스/드레인 영역(113) 형성을 이온주입방법을 이용하였으나, 고상 에피택시(solid phase epitaxy) 방법 또는 플라즈마 도핑(plasma doping) 방법을 이용하여 수행할 수 있다.
도 9를 참조하면, 깊은 소오스/드레인 영역(113)을 형성을 위한 마스크로 사용된 상기 제거 스페이서(111a)를 제거한다. 본 실시예에서, 상기 제거 스페이서(111a)의 제거는 불산 용액을 이용하여 습식식각방법으로 수행한다. 이렇게 상기 제거 스페이서(111a)를 습식식각방법으로 제거할 경우, 산화막으로 구성된 제거 스페이서(111a)와 질화막으로 구성된 제1 절연막(109)과의 식각 선택비가 우수하기 때문에 제1 절연막(109)의 하부의 반도체 기판(101)이나 게이트 전극(105)의 하부 모서리 부분 등이 손상되지 않는다.
계속하여, 상기 제1 절연막(109)을 식각하여 제거한다. 본 실시예에서, 상기제1 절연막(109)의 제거는 인산 용액을 이용하여 습식식각방법으로 수행한다. 상기 제1 절연막(109)의 제거시, 질화막으로 구성된 제1 절연막(109)과 산화막으로 구성된 버퍼 절연막(107)간에는 식각 선택비가 40:1 정도로 우수하기 때문에 버퍼 절연막(107)의 하부에 형성된 반도체 기판(101)이나 게이트 전극(105)의 하부 모서리 부분 등이 손상되지 않는다. 이렇게 되면, 반도체 기판(101) 및 게이트 전극(105) 상에는 버퍼 절연막(107)만 형성되어 있는 상태가 된다.
도 10을 참조하면, 버퍼 절연막(107)이 형성된 반도체 기판(101)의 전면에 불순물을 저에너지로 이온주입한 후, 주입된 불순물을 활성화시키기 위하여 어닐링 공정을 실시한다. 상기 이온주입되는 불순물은 P형 불순물 또는 N형 불순물이다. 상기 어닐링은 500∼800℃의 저온에서 수행하거나, 900∼1300℃에서 급속 열처리(rapid thermal annealing)나 스파이크(spike) 열처리 방법을 이용하여 수행한다. 상기 스파이크 열처리 방법은 열처리 로의 온도를 급속 열처리방법보다 빠르게, 예컨대 200℃/초의 승온한 후 수초간 열처리하는 방법을 의미한다. 이렇게 되면, 상기 게이트 패턴(106) 양측의 반도체 기판(101)에 상기 깊은 소오스/드레인 영역(113)과 접하여 얕은 소오스/드레인 영역(115)이 형성된다. 본 발명은 앞에서 설명한 바와 같이 얕은 소오스/드레인 영역(115), 즉 소오스/드레인 연장부(115)를 깊은 소오스/드레인 영역(113)의 형성 후에 형성한다. 이에 따라, 얕은 소오스/드레인 영역(115)의 불순물이 확산할 경우 발생하는 고집적 반도체 소자의 숏채널 효과를 방지할 수 있다.
본 실시예에서, 얕은 소오스/드레인 영역(115) 형성을 위한 어닐링 공정은불순물을 주입한 후 바로 실시하였으나, 후의 금속 실리사이드를 형성하기 전이라면 언제 수행해도 무방하다. 더하여, 얕은 소오스/드레인 영역(115)을 형성하기 위해 어닐링 공정을 생략할 수 도 있다. 그리고, 상기 얕은 소오스/드레인 영역(115)의 형성하기 전에 더욱더 얕은 소오스/드레인 영역(115)을 형성하기 위해 상기 버퍼 절연막(107)을 약간 습식 식각하여 얇게 하는 공정을 추가할 수 있다. 본 실시예에서, 얕은 소오스/드레인 영역(115) 형성을 이온주입방법을 이용하였으나, 고상 에피택시(solid phase epitaxy) 방법 또는 플라즈마 도핑(plasma doping) 방법을 이용하여 수행할 수 있다.
도 11을 참조하면, 상기 버퍼 절연막(107) 상에 제3 절연막(117)을 형성한다. 상기 제3 절연막(117)의 두께는 후속의 스페이서를 형성한 후 식각시 과도식각되는 것을 막기 위하여 얇게 형성하는 것이 바람직하다.
이어서, 상기 제3 절연막(117) 상에 스페이서 형성 및 실리사이드 마스크를 역할을 수행하는 제4 절연막(119)을 형성한다. 상기 제4 절연막(119)의 두께는 후속 공정에서 스페이서의 길이를 최종적으로 결정한다. 상기 제4 절연막(119)은 상기 제3 절연막(117)과 높은 식각 선택비를 갖는 물질로 형성한다. 본 실시예에서, 상기 제3 절연막(117)은 질화막을 이용하여 형성하고, 상기 제4 절연막(119)은 산화막을 이용하여 형성한다.
도 12를 참조하면, 상기 저항부의 제4 절연막(119) 상에 실리사이드 형성 방지 영역을 한정하기 위해 마스크 패턴(121)을 형성한다. 상기 마스크 패턴(121)은 사진식각공정을 이용하여 포토레지스트 패턴(121)으로 형성한다.
이어서, 상기 트랜지스터부 및 저항부의 제4 절연막(119) 및 제3 절연막(117)을 동시에 식각한다. 이때, 저항부의 제4 절연막(119) 및 제3 절연막(117)은 상기 마스크 패턴(121)을 식각 마스크로 하여 식각된다. 이렇게 되면, 상기 트랜지스터부에서는 상기 게이트 패턴(106)의 양측벽에 제4 절연막 패턴(119a) 및 제3 절연막 패턴(117a)으로 L자형의 스페이서(123)가 형성되고, 저항부에서는 제4 절연막 패턴(119b) 및 제3 절연막 패턴(117b)으로 실리사이드 형성 방지막 패턴(125)이 형성된다.
결과적으로, 본 발명은 L자형 스페이서의 형성과 실리사이드 형성 방지막 패턴 형성을 동일 공정 단계에서 수행하여 공정을 단순화했기 때문에 종래 기술에 비해 반도체 소자가 열적 부담(thermal budget)과 식각 손상을 더 받지 않는다. 이와 더불어, 본 발명은 종래 기술과 비교하여 깊은 소오스/드레인 영역을 얕은 소오스/드레인 영역 형성 전에 형성함으로써 고집적화된 반도체 소자에서 숏채널 효과를 효과적으로 억제할 수 있다.
이어서, 상기 반도체 기판(101)의 표면에 남아있는 버퍼 절연막(107)을 식각하여 제거한다. 상기 버퍼 절연막(107)은 상기 스페이서나 실리사이드 형성 방지막 형성을 위한 식각시 제거될 수도 있다. 결과적으로, 상기 게이트 전극(105)의 상부 부분 및 깊은 소오스/드레인 영역(113)의 표면이 노출되고, 후에 게이트 전극(105)의 양측벽에서 금속 실리사이드까지의 거리는 L자형의 스페이서(123)의 길이로 결정된다.
도 13을 참조하면, 상기 게이트 패턴(106)의 상면 및 깊게 도핑된 소오스/드레인 영역(113) 상에 저저항의 콘택 형성을 위하여 금속 실리사이드(127)를 형성한다. 상기 금속 실리사이드(127)는 코발트 실리사이드, 니켈 실리사이드 또는 타이타늄 실리사이드를 사용하여 형성한다. 여기서, 본 발명은 L자형 스페이서(123)를 채택함으로 게이트 패턴(106)의 상부 부분의 노출 면적이 증가되고, 이에 따라 금속 실리사이드(127)의 면적이 증가되어 게이트 패턴(106)의 저항을 낮출 수 있다. 또한, 본 발명은 깊은 소오스/드레인 영역(113)에만 금속 실리사이드(127)가 형성되어 있어 리키지 전류를 감소시킬 수 있다.
계속하여, 상기 트랜지스터부 및 저항부 상에 층간 절연막(128)을 형성한다. 이어서, 상기 금속 실리사이드(128) 상에 금속 콘택홀(129)을 형성한 후 상기 금속 콘택홀(129)에 금속 플러그(131) 및 금속막(133)을 형성한다.
상술한 바와 같이 본 발명의 반도체 소자의 제조방법은 L자형 스페이서의 형성과 실리사이드 형성 방지막 패턴 형성을 동일 공정 단계에서 수행하기 때문에 반도체 소자가 열적 부담(thermal budget)과 식각 손상을 많이 받지 않는다.
더하여, 본 발명은 제거 스페이서를 채용하여 깊은 소오스/드레인 영역을 얕은 소오스/드레인 영역 형성 전에 형성함으로써 고집적화된 반도체 소자에서 숏채널 효과를 효과적으로 억제할 수 있다.
그리고, 본 발명은 L자형 스페이서를 채용하여 게이트 전극의 저항을 낮추고 리키지 전류를 감소시킬 수 있다.

Claims (20)

  1. 트랜지스터부 및 저항부로 구분된 반도체 기판의 트랜지스터부에 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 및 반도체 기판의 전면에 버퍼 절연막, 제1 절연막 및 제2 절연막을 차례로 형성하는 단계;
    상기 제2 절연막을 식각하여 상기 게이트 패턴의 양측벽의 제1 절연막 상에 제거 스페이서를 형성하는 단계;
    상기 트랜지스터부의 상기 제거 스페이서에 얼라인된 반도체 기판 및 상기 저항부의 반도체 기판에 깊은 소오스/드레인 영역을 형성하는 단계;
    상기 제거 스페이서 및 제1 절연막을 순차적으로 제거하는 단계;
    상기 트랜지스터부의 깊은 소오스/드레인 영역에 인접하여 상기 게이트 패턴의 양측의 반도체 기판에 얕은 소오스/드레인 영역을 형성하는 단계;
    상기 버퍼 절연막 상에 제3 절연막 및 제4 절연막을 차례로 형성하는 단계;
    상기 제4 절연막, 제3 절연막 및 버퍼 절연막을 패터닝하여 상기 트랜지스터부의 게이트 패턴의 양측벽에 L자형의 스페이서를 형성함과 아울러 상기 저항부에는 실리사이드 형성 방지막 패턴을 동시에 형성하는 단계; 및
    상기 게이트 전극의 상면, 상기 트랜지스터부 및 저항부의 깊은 소오스 및 드레인 영역 상에 금속 실리사이드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 제4 절연막을 형성하는 단계 후에 상기 저항부에 마스크 패턴을 형성하여 상기 실리사이드막 형성 방지막 패턴 형성시 식각 마스크로 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제2 절연막은 상기 제1 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제3항에 있어서, 상기 제2 절연막은 산화막으로 형성하고, 상기 제1 절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 제1 절연막은 상기 버퍼 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서, 상기 제1 절연막은 질화막으로 형성하고, 상기 버퍼 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 깊은 소오스/드레인 영역은 상기 제거 스페이서를 마스크로 불순물을 이온주입하는 단계와, 상기 주입된 불순물을 어닐닝하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제7항에 있어서, 상기 깊은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 얇은 소오스/드레인 영역을 형성하기 전에 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제1항에 있어서, 상기 얕은 소오스/드레인 영역은 상기 버퍼 절연막이 형성된 반도체 기판의 전면에 불순물을 이온주입하는 단계와, 상기 주입된 불순물을 어닐닝하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제9항에 있어서, 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 금속 실리사이드를 형성하기 전에 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제9항에 있어서, 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 500∼800℃의 저온에서 수행하거나, 900∼1300℃에서 급속 열처리나 스파이크 열처리 방법을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제1항에 있어서, 상기 제4 절연막은 상기 제3 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제12항에 있어서, 상기 제4 절연막은 산화막으로 형성하고, 상기 제3 절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제1항에 있어서, 상기 얕은 소오스/드레인 영역은 이온주입방법, 고상 에피택시방법 또는 플라즈마 도핑 방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제1항에 있어서, 상기 게이트 패턴의 양측벽에서 상기 깊은 소오스 및 드레인 영역까지의 길이는 상기 제거 스페이서의 길이로 결정되고, 상기 게이트 패턴의 양측벽에서 상기 금속 실리사이드까지의 거리는 상기 스페이서의 길이로 결정되는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제1항에 있어서, 상기 반도체 기판은 실리콘 기판이나 SOI(silicon on insulator) 기판을 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제1항에 있어서, 상기 게이트 패턴은 게이트 절연막 및 게이트 전극이 순차적으로 형성하여 마련되는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제17항에 있어서, 상기 게이트 절연막은 SiO2,Si3N4, SiON, ZrO2, HfO2,Ta2O5또는 Al2O3으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제17항에 있어서, 상기 게이트 전극은 불순물이 도핑된 폴리실리콘, 실리콘 결합물 및 금속의 단일막 또는 다중막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제1항에 있어서, 상기 금속 실리사이드는 코발트 실리사이드, 니켈 실리사이드 또는 타이타늄 실리사이드를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR10-2002-0070864A 2002-11-14 2002-11-14 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 KR100446309B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0070864A KR100446309B1 (ko) 2002-11-14 2002-11-14 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
US10/449,924 US6869839B2 (en) 2002-11-14 2003-05-30 Method of fabricating a semiconductor device having an L-shaped spacer
JP2003278670A JP2004165627A (ja) 2002-11-14 2003-07-23 Ｌ字型スペーサを採用した半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070864A KR100446309B1 (ko) 2002-11-14 2002-11-14 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040042913A KR20040042913A (ko) 2004-05-22
KR100446309B1 true KR100446309B1 (ko) 2004-09-01

Family

ID=32291736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0070864A KR100446309B1 (ko) 2002-11-14 2002-11-14 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US6869839B2 (ko)
JP (1) JP2004165627A (ko)
KR (1) KR100446309B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191228A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置の製造方法
DE102004031606B4 (de) * 2004-06-30 2009-03-12 Infineon Technologies Ag Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren
JP2006108629A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置の製造方法
KR100613352B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 Ｒｆ 모스 반도체 소자의 제조 방법
JP4852261B2 (ja) 2005-05-17 2012-01-11 キヤノンアネルバ株式会社 シリコン化合物の形成方法
WO2006126245A1 (ja) * 2005-05-23 2006-11-30 Fujitsu Limited 半導体装置及びその製造方法
JP4626513B2 (ja) * 2005-12-28 2011-02-09 株式会社デンソー ドライバ用半導体素子の過電流保護装置
KR100809330B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법
JP2008263052A (ja) * 2007-04-12 2008-10-30 Renesas Technology Corp 半導体装置の製造方法
US7799650B2 (en) * 2007-08-08 2010-09-21 Freescale Semiconductor, Inc. Method for making a transistor with a stressor
IT1391861B1 (it) * 2008-09-10 2012-01-27 St Microelectronics Rousset Processo per la realizzazione di un dispositivo di memoria includente un transistore verticale bipolare a giunzione ed un transistore cmos con spaziatori
US7951664B2 (en) * 2009-06-05 2011-05-31 Infineon Technologies Ag Methods of manufacturing resistors and structures thereof
CN102655110B (zh) * 2011-03-04 2014-10-22 中芯国际集成电路制造(上海)有限公司 Soi晶体管及其制造方法
US8956938B2 (en) 2012-05-16 2015-02-17 International Business Machines Corporation Epitaxial semiconductor resistor with semiconductor structures on same substrate
JP2017120821A (ja) * 2015-12-28 2017-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI659254B (zh) * 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241984A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置の製造方法
JP2000269491A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2001094100A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置の製造方法
KR20020007848A (ko) * 2000-07-19 2002-01-29 박종섭 반도체 소자 및 그의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161940A (ja) * 1993-12-10 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
KR100233557B1 (ko) * 1996-06-29 1999-12-01 김영환 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
TW320744B (en) * 1997-01-15 1997-11-21 Winbond Electronics Corp Manufacturing method of self-aligned salicide
JP3283458B2 (ja) * 1997-12-19 2002-05-20 セイコーインスツルメンツ株式会社 半導体装置の製造方法
JP3161413B2 (ja) * 1998-05-28 2001-04-25 日本電気株式会社 半導体装置の製造方法
JP2000031295A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 半導体集積回路及びその製造方法
US6100145A (en) * 1998-11-05 2000-08-08 Advanced Micro Devices, Inc. Silicidation with silicon buffer layer and silicon spacers
JP2000174270A (ja) * 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
EP1172856A1 (en) * 2000-07-03 2002-01-16 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same
US6316304B1 (en) * 2000-07-12 2001-11-13 Chartered Semiconductor Manufacturing Ltd. Method of forming spacers of multiple widths
US6312998B1 (en) * 2000-10-16 2001-11-06 Advanced Micro Devices, Inc. Field effect transistor with spacers that are removable with preservation of the gate dielectric
JP2002134630A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241984A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置の製造方法
JP2000269491A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2001094100A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置の製造方法
KR20020007848A (ko) * 2000-07-19 2002-01-29 박종섭 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
US20040097031A1 (en) 2004-05-20
JP2004165627A (ja) 2004-06-10
US6869839B2 (en) 2005-03-22
KR20040042913A (ko) 2004-05-22

Similar Documents

Publication Publication Date Title
KR100396895B1 (ko) Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
US6693013B2 (en) Semiconductor transistor using L-shaped spacer and method of fabricating the same
KR100446309B1 (ko) Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
KR100269336B1 (ko) 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
US6972222B2 (en) Temporary self-aligned stop layer is applied on silicon sidewall
KR100510525B1 (ko) 얕은 소오스/드레인 영역을 갖는 반도체 소자의 제조방법
JPH1140538A (ja) 半導体装置の製造方法
KR100399911B1 (ko) 반도체 소자 및 그의 제조 방법
KR100766270B1 (ko) 반도체 소자의 제조 방법
JPH09213941A (ja) 半導体装置及び半導体装置の製造方法
KR100265595B1 (ko) 엠엠엘 반도체소자 및 그 제조방법
JPH07211908A (ja) Ｍｏｓ−ｆｅｔ製造方法
KR100446860B1 (ko) 반도체소자의 제조방법
KR100613279B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR101102775B1 (ko) 반도체 소자의 제조 방법
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR20020017092A (ko) 반도체 소자의 제조 방법
KR100832706B1 (ko) 반도체 소자 및 그의 제조방법
KR100458770B1 (ko) 반도체 소자의 제조 방법
KR20020052680A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100348314B1 (ko) 반도체소자 및 그의 제조방법
JP2004165464A (ja) 半導体装置の製造方法
KR20000003620A (ko) 반도체소자의 제조방법
KR20050064010A (ko) 반도체 소자의 제조방법
KR20030047517A (ko) 상승된 소오스 및 드레인 영역을 갖는 모스 트랜지스터 및그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 16