DE102004031606B4 - Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren - Google Patents
Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren Download PDFInfo
- Publication number
- DE102004031606B4 DE102004031606B4 DE102004031606A DE102004031606A DE102004031606B4 DE 102004031606 B4 DE102004031606 B4 DE 102004031606B4 DE 102004031606 A DE102004031606 A DE 102004031606A DE 102004031606 A DE102004031606 A DE 102004031606A DE 102004031606 B4 DE102004031606 B4 DE 102004031606B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- region
- area
- pin diode
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 193
- 125000006850 spacer group Chemical group 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 45
- 239000011241 protective layer Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 238000011161 development Methods 0.000 description 11
- 230000018109 developmental process Effects 0.000 description 11
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 238000000407 epitaxy Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000036211 photosensitivity Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005025 nuclear technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
Integrierte
Schaltungsanordnung (10),
mit einer pin-Diode (14),
mit einem in der pin-Diode (14) enthaltenen zu einer Oberfläche nahen dotierten Bereich (42) eines Leitungstyps,
mit einem in der pin-Diode (14) enthaltenen zu der Oberfläche fernen dotierten Bereich (20) eines anderen Leitungstyps als der Leitungstyp des oberflächennahen Bereiches (42) der pin-Diode (14),
mit einem in der pin-Diode (14) enthaltenen zwischen dem oberflächennahen Bereich (42) und dem oberflächenfernen Bereich (20) angeordneten undotierten oder im Vergleich zu dem oberflächennahen Bereich (42) der pin-Diode (14) mit einer schwachen Dotierung des einen Leitungstyps oder des anderen Leitungstyps versehenen Zwischenbereich (30),
mit einem zu der Oberfläche nahen Bipolartransistor (58),
mit einem in dem Bipolartransistor (58) enthaltenen Basisbereich (66),
mit einem in dem Bipolartransistor (58) enthaltenen, an den Basisbereich (66) angrenzenden und zu der Oberfläche nahen Randbereich (68), der ein Emitterbereich ist,
mit einem in dem Bipolartransistor (58) enthaltenen, an...
mit einer pin-Diode (14),
mit einem in der pin-Diode (14) enthaltenen zu einer Oberfläche nahen dotierten Bereich (42) eines Leitungstyps,
mit einem in der pin-Diode (14) enthaltenen zu der Oberfläche fernen dotierten Bereich (20) eines anderen Leitungstyps als der Leitungstyp des oberflächennahen Bereiches (42) der pin-Diode (14),
mit einem in der pin-Diode (14) enthaltenen zwischen dem oberflächennahen Bereich (42) und dem oberflächenfernen Bereich (20) angeordneten undotierten oder im Vergleich zu dem oberflächennahen Bereich (42) der pin-Diode (14) mit einer schwachen Dotierung des einen Leitungstyps oder des anderen Leitungstyps versehenen Zwischenbereich (30),
mit einem zu der Oberfläche nahen Bipolartransistor (58),
mit einem in dem Bipolartransistor (58) enthaltenen Basisbereich (66),
mit einem in dem Bipolartransistor (58) enthaltenen, an den Basisbereich (66) angrenzenden und zu der Oberfläche nahen Randbereich (68), der ein Emitterbereich ist,
mit einem in dem Bipolartransistor (58) enthaltenen, an...
Description
- Die Erfindung betrifft unter anderem eine integrierte Schaltungsanordnung, die eine pin-Diode enthält. Eine pin-Diode ist eine Diode mit einer Schichtenfolge p, i und n, wobei p einen hoch p-dotierten Bereich, i einen eigenleitenden bzw. intrinsischen oder auch nur schwach n- bzw. p-dotierten Zwischenbereich und n einen hoch n-dotierten Bereich bezeichnen. Von einem pn-Übergang unterscheidet sich der pin-Übergang vor allem durch den intrinsischen bzw. den schwach dotierten Zwischenbereich. Weil der Sperrstrom der pin-Diode hauptsächlich von der Ladungsgeneration in der i-Zone abhängt, findet diese Diode Anwendung als Strahlungsdetektor, z. B. in der Kerntechnik, oder als pin-Fotodiode, insb. zum Erfassen von Licht im Wellenlängenbereich zwischen ca. vierhundert Nanometern bis etwa ein Mikrometer. Insbesondere haben pin-Dioden eine hohe Empfindlichkeit und hohe Erfassungsgeschwindigkeiten.
- Integrierte pin-Dioden haben eine höhere mögliche Frequenzbandbreite als Einzelhalbleiterbauelemente, da sie direkt mit integrierten Schaltungen monolithisch verbunden sind. Insbesondere sind zwischen der pin-Diode und einem Vorverstärker keine Bonddrähte erforderlich, so dass sich in Silizium Hochfrequenzanwendungen mit Frequenzen größer als 500 Megahertz oder größer als 1 Gigahertz realisieren lassen, bspw. bei der optischen Nachrichtenübertragung mit Hilfe von Glasfasern oder Kunststofffasern oder bei der optischen Datenspeicherung. Die pin-Diode wird insbesondere in eine BICMOS-Schaltung (Bipolar Complementary Metal Oxide Silicon) integriert. Die pin-Diode ist insbesondere für Licht im Bereich von 400 Nanometer bis 800 Nanometer und somit für Licht einer großen Bandbreite empfindlich.
- Die
EP 0 353 509 A1 betrifft eine integrierte Halbleiteranordnung mit einem Fotoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat. Zur Vermeidung von "Diffusions-Schwänzen" im Fotostrom und zur Vermeidung eines Dunkelstroms wird die Verwendung eines hochdotierten n+ Substrats zusätzlich zur Kathode des Fotoelements oder die Verwendung eine p-Substrats vorgeschlagen, das die Kathode des Fotoelements bildet. - Es ist Aufgabe der Erfindung eine einfach aufgebaute integrierte Schaltungsanordnung mit pin-Diode anzugeben, die insbesondere hochempfindlich und für Hochfrequenzanwendungen geeignet ist. Außerdem sollen Herstellungsverfahren für pin-Dioden angegeben werden.
- Die Erfindung geht von der Überlegung aus, dass eine große Bandbreite der Fotodiode hauptsächlich erreicht wird, durch:
- – ein kleines Produkt aus Serienwiderstand Rs und Übergangskapazität Cpd. Je geringer das Produkt Rs · Cpd, um so größer ist die Bandbreite.
- – Die Hauptursache für die Bewegung der Ladungsträger muss Drift sein, d. h. eine Beschleunigung durch ein elektrisches Feld. Deshalb sollte die Raumladungszone die Absorptionszone bzw. den Zwischenbereich der pin-Diode vollständig durchdringen. In pin-Dioden kann die Raumladungszone mit einer vergleichsweise kleinen Sperrspannung erzeugt werden. Es kommt zu einer im Vergleich zur Drift erheblich langsameren Ladungsträgerdiffusion, wenn im Zwischenbereich feldfreie Zonen auftreten. Die Ladungsträgerdiffusion führt zu einer geringeren Flankensteilheit eines elektrischen Signals und damit zu einer Herabsetzung der Schaltzeiten.
- Die Lichtempfindlichkeit lässt sich erhöhen durch:
- – eine große Tiefe des Zwischenbereiches, z. B. größer als oder gleich 10 Mikrometer,
- – eine Antireflexionsbeschichtung und weitere Maßnahmen zur Erhöhung des Anteils des in die pin-Diode eingekoppelten Lichts.
- Für Hochfrequenzanwendungen mit gemischten Signalen, d. h. mit analoger Signalverarbeitung und mit digitaler Signalverarbeitung, sollte der Herstellungsprozess u. a. die Herstellung der folgenden Bauelemente in einer integrierten Schaltung ermöglichen:
- – vertikale NPN-Transistoren mit einer Grenzfrequenz größer 15 GHz,
- – Vertikale PNP-Transistoren,
- – CMOS-Transistoren, und
- – passive Bauelemente wie Widerstände und Kondensatoren.
- Der Herstellungsprozess soll die Anwendung von Verfahren ermöglichen, die für das jeweilige Bauelement am geeignetsten sind. Außerdem sollen möglichst viele Prozessschritte für die gleichzeitige Herstellung verschiedener Bauelementarten genutzt werden, um die Gesamtanzahl der Schritte zu verringern. Es sollen hochdotierte vergrabene Kollektoranschlussschichten und vergleichsweise dünne Epitaxieschichten für die HF-Bipolartransistoren (Hochfrequenz) genutzt werden. Andererseits wird für die Zwischenschicht der pin-Diode eine hochohmige Epitaxieschicht benötigt, die im Vergleich zu der für den HF-Bipolartransistor benötigten Epitaxieschicht erheblich dicker ist.
- Eine Möglichkeit besteht darin, eine Kompromissdicke für die Epitaxieschicht zu wählen, wobei jedoch sowohl die Lichtempfindlichkeit der pin-Diode als auch die Betriebseigenschaften des Bipolartransistors beeinträchtigt werden würden, z. B. die Transitfrequenz.
- Eine andere Möglichkeit besteht darin die Epitaxie zu unterbrechen, um die Kollektoranschlussschicht in einer geringen Tiefe zu erzeugen, und dann die Epitaxie fortzusetzen, so dass eine Epitaxiedoppelschicht entsteht. Die tiefe Zwischenzone gewährleistet eine hohe Lichtempfindlichkeit der pin-Diode. Auch die Betriebseigenschaften des Bipolartransistors werden nicht verschlechtert. Jedoch tritt ein Autodopingprozess beim Fortsetzen der Epitaxie auf, bei dem Dotierstoffe aus dem hochdotierten vergrabenen Anschlussbereich in die Zwischenschicht der pin-Diode gelangen und deren Hochfrequenzeigenschaften erheblich beeinträchtigen.
- Deshalb wird bei der Erfindung eine dicke Epitaxieschicht verwendet, die in einem einstufigen Epitaxieprozess erzeugt wird, und der vergrabene Anschlussbereich wird mit einem Implantationsverfahren erzeugt, nachdem die Epitaxieschicht für den gesamten Zwischenbereich hergestellt worden ist. Mit einer Hochenergieimplantation lässt sich der Anschlussbereich auch nachträglich bis in eine Tiefe von mehr als 700 Nanometern oder mehr als einem Mikrometer einbringen. Jedoch beginnt der Anschlussbereich nicht tiefer als ein Mikrometer oder als zwei Mikrometer. Die Energie bei der Implantation liegt bei einer Ausgestaltung im Bereich von 500 KeV bis 1500 KeV.
- Es entsteht eine integrierte Schaltungsanordnung:
- – mit einer pin-Diode,
- – mit einem in der pin-Diode enthaltenen zu einer Oberfläche nahen dotierten Bereich eines Leitungstyps, bspw. einem p-Bereich,
- – mit einem in der pin-Diode enthaltenen zu der Oberfläche fernen dotierten Bereich eines anderen Leitungstyps als der Leitungstyp des oberflächennahen Bereiches der pin-Diode, bspw. ein vergrabener n-Bereich,
- – mit einem in der pin-Diode enthaltenen zwischen dem oberflächennahen Bereich und dem oberflächenfernen Bereich angeordneten undotierten oder im Vergleich zu dem oberflächennahen Bereich der pin-Diode mit einer schwachen Dotierung versehenen Zwischenbereich,
- – mit einem zu der Oberfläche nahen Bipolartransistor,
- – mit einem in dem Bipolartransistor enthaltenen Basisbereich, der bei einem npn-Transistor p-dotiert und bei einem pnp-Transistor n-dotiert ist,
- – mit einem in dem Bipolartransistor enthaltenen, an den Basisbereich angrenzenden und zu der Oberfläche nahen Randbereich, z. B. ein Emitterbereich,
- – mit einem in dem Bipolartransistor enthaltenen, an den Basisbereich angrenzenden und zu der Oberfläche fernen Randbereich, z. B. ein Kollektorbereich,
- – und mit einem im Vergleich zu dem oberflächenfernen Randbereich des Bipolartransistors stärker dotierten Anschlussbe reich, der auf der von der Oberfläche abgewandten Seite des oberflächenfernen Randbereiches angeordnet ist,
- – wobei der Zwischenbereich in einem Abschnitt, der in einer Tiefe beginnt, in der auch der Anschlussbereich beginnt, und der in einer Tiefe endet, in der auch der Anschlussbereich endet, eine konstanten Dotierstoffkonzentrationsverlauf hat oder einen Dotierstoffkonzentrationsverlauf, der sich um weniger als eine Größenordnung ändert.
- Bei einer Weiterbildung liegt die Grenze von oberflächenfernen Bereich der pin-Diode und Zwischenbereich von der Oberfläche in einer Grenztiefe von mindestens 8 Mikrometern oder von mindestens 10 Mikrometern. Der oberflächenferne Randbereich des Transistors erstreckt sich maximal in eine Tiefe von der Oberfläche, die kleiner als 1/3 oder kleiner als 1/5 der Grenztiefe ist. Damit entsteht trotz einer vergleichsweise dicken Epitaxieschicht ein Bipolartransistor mit hervorragenden Betriebseigenschaften, insbesondere einem niederohmigen Kollektoranschlusswiderstand und einer kleinen Kollektorkapazität. Bei einer Ausgestaltung liegt die der Oberfläche nahe Grenze des Anschlussbereiches in einer Tiefe kleiner als 1,5 Mikrometer.
- Bei einer anderen Weiterbildung sind die Zwischenschicht und der Anschlussbereich in einer einkristallinen Schicht angeordnet, insbesondere in einer Epitaxieschicht, die mit einer anderen Dotierstoffkonzentration als das Substrat erzeugt wird, und die insbesondere abgesehen von einem Randbereich mit einer homogenen Dotierstoffkonzentration erzeugt wird. Die Oberfläche, auf die bei der Nennung von Tiefen Bezug genommen wird, ist vorzugsweise eine Grenzfläche der einkristallinen Schicht.
- Bei einer anderen Weiterbildung enthält die Schaltungsanordnung ein Substrat mit einer homogenen Dotierstoffkonzentration oder ein undotiertes Substrat, insbesondere ein Siliziumsubstrat. Die Epitaxieschicht hat am Ende des Herstellungs- Prozesses bei einer nächsten Weiterbildung im bereich der pin-Diode eine andere Dotierstoffkonzentration und/oder einen anderen Leitungstyp als das Substrat.
- Eine Ausgestaltung betrifft außerdem ein Verfahren zum Herstellen der erfindungsgemäßen Schaltungsanordnung oder einer ihrer Weiterbildungen, so dass die oben genannten technischen Wirkungen auch für dass Verfahren gelten. Das Verfahren enthält unabhängig von der Auflistungsreihenfolge die Schritte:
- – Erzeugen eines dotierten Bereiches für eine pin-Diode in einem Substrat,
- – Erzeugen einer Epitaxieschicht mit einer Dicke von mindestens 5 oder mindestens 8 Mikrometern nach dem Erzeugen des Bereiches für die pin-Diode, insbesondere ohne Unterbrechung der Epitaxie und ohne Durchführung einer weiteren Epitaxie,
- – Implantieren einer vergrabenen Schicht für einen Kollektoranschlussbereiches eines Bipolartransistors nach dem Erzeugen der Epitaxieschicht,
- – Erzeugen eines weiteren dotierten Bereiches der pin-Diode, und
- – Erzeugen eines Bipolartransistors, der einen an den Kollektoranschlussbereich angrenzenden Kollektorbereich enthält, in der Epitaxieschicht.
- Die Erfindung betrifft außerdem ein einfaches Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere der erfindungsgemäßen Schaltungsanordnung oder einer ihrer Weiterbildungen. Das Verfahren enthält unabhängig von der Auflistungsreihenfolge die Schritte:
- – bei der Herstellung einer integrierten Schaltungsanordnung Erzeugen einer Topologie, die mindestens eine Stufe enthält, an der zu schützendes Material angrenzt,
- – Erzeugen einer Schutzschicht, die auch die Stufe bedeckt,
- – Erzeugen einer Abstandselementschicht nach dem Erzeugen der Schutzschicht,
- – anisotropes Ätzen der Abstandselementschicht unter Erzeugen eines Abstandselements bzw. Spacers an der Stufe,
- – Dünnen oder vollständiges Entfernen der Schutzschicht in Bereichen, die nicht von einem Abstandselement bedeckt sind, wobei mindestens ein Restbereich der Schutzschicht an dem zu schützenden Material verbleibt,
- – Aufbringen einer Nutzschicht nach dem Dünnen oder dem Entfernen der Schutzschicht,
- – Strukturieren der Nutzschicht unter gleichzeitigem Entfernen des Abstandselements, wobei das zu schützende Material von dem Restbereich geschützt wird.
- Das Verfahren lässt sich für viele Anwendungen einsetzen, bei denen vor dem Strukturieren einer Nutzschicht zu schützendes Material an Stufen gezielt mit einer Schutzschicht abgedeckt wird. Insbesondere können die Spacer beim Strukturieren entfernt werden, weil der noch ungedünnte bzw. nicht entfernte Restbereich der Schutzschicht ausreichend Schutz bietet.
- Bei einer Weiterbildung des Verfahrens gemäß zweitem Aspekt verbleibt nach dem Beenden des Dünnens der Schutzschicht eine Teilschicht der Schutzschicht in Bereichen, die nicht von einem Abstandselement bedeckt sind. Das Strukturieren wird selektiv zu der Teilschicht durchgeführt, so dass die Teilschicht als Ätzstoppschicht dient und eine unter der Schutzschicht liegende Schicht nicht beschädigt wird.
- Bei einer nächsten Weiterbildung des Verfahrens gemäß zweitem Aspekt enthalten das zu schützende Material, das Material der Abstandselementschicht und das Material der Nutzschicht mindestens einen gleichen Materialbestandteil, insbesondere gebundenen Stickstoff bspw. in Siliziumnitrid oder in Oxynitrid. Alternativ sind die genannten Materialien einander gleiche Materialien, insbesondere Siliziumnitrid. Bei den beiden Alternativen können komplizierte Strukturierungsprozesse unter Verwendung nur weniger bzw. unter Verwendung von ähnlichen Materialien auf einfache Art und insbesondere mit wenigen Prozessschritten durchgeführt werden.
- Bei einer nächsten Weiterbildung ist die Schutzschicht eine Oxidschicht, insbesondere eine Siliziumoxidschicht, wie eine thermische Oxidschicht oder eine TEOS-Schicht. Die Strukturierung selektiv zu Oxidschichten wird gut beherrscht, so dass das Verfahren mit hoher Ausbeute durchgeführt werden kann, insbesondere auch bei dünnen Schutzschichten.
- Bei einer nächsten Weiterbildung wird die Nutzschicht nasschemisch strukturiert, vorzugsweise unter Verwendung einer Hartmaske und/oder unter Verwendung von Phosphorsäure. Damit lässt sich die Nutzschicht mit hohen Ätzraten, geringem apparativen Aufwand und ohne Beschädigungen am Wafer strukturieren, wie sie bspw. durch ein Plasma hervorgerufen werden können.
- Bei anderen Weiterbildungen ist das zu schützende Material enthalten in:
- – einem Dielektrikum eines Kondensators, insbesondere eines Kondensators, bei dem eine Elektrode oder beide Elektroden polykristallines Silizium enthalten oder aus polykristallinem Silizium bestehen,
- – einer ladungsspeichernden Schicht eines Speichertransistors, insbesondere in einer allseitig elektrisch isolierten Schicht,
- – oder in einem Abstandselement seitlich der Gateelektrode eines Feldeffekttransistors oder im Gatedielektrikum eines Feldeffekttransistors.
- Das zu schützende Material ist in allen drei Fällen bei einer Ausgestaltung Bestandteil eines ONO-Schichtstapels (Oxid – Nitrid – Oxid bzw. Oxynitrid), insbesondere Bestandteil der nitridhaltigen Schicht bzw. Schichten eines solchen Stapel. Aber auch Nitrid-Einfachschichten sind bei alternativen Wei terbildungen in den drei genannten Bauelementen vor Ätzangriffen zu schützen.
- Bei einer nächsten Weiterbildung bedeckt die Nutzschicht ein lichtempfindliches Element, insbesondere eine pin-Diode, eine pn-Fotodiode oder ein CCD-Element (Carged Coupled Device). Die Nutzschicht ist bei einer Weiterbildung als Antireflexionsschicht ausgebildet. Bei einer Ausgestaltung werden nitridhaltige Materialien als Antireflexionsschicht verwendet. Bei der Strukturierung werden andere Bauelemente mit nitridhaltigen Teilbereichen oder Teilbereichen aus Nitrid durch die Schutzschicht wirksam geschützt. Dies gilt auch dann, wenn das Abstandselement ebenfalls nitridhaltig ist oder aus einem Nitrid besteht.
- Bei einer anderen Weiterbildung wird das lichtempfindliche Element durch einen Schichtstapel bedeckt, der in der angegebenen Reihenfolge mit zunehmendem Abstand zu dem lichtempfindlichen Element enthält:
- – eine thermische Oxidschicht,
- – eine abgeschiedene Oxidschicht, und
- – die Nutzschicht.
- Der Schichtstapel führt zu einem hochempfindlichen Fotoelement, weil sehr viel eintreffendes Licht eingekoppelt wird.
- Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
-
1 eine integrierte Schaltungsanordnung mit pin-Diode, und -
2A bis2F Herstellungsstufen bei der Herstellung der integrierten Schaltungsanordnung. -
1 zeigt eine integrierte Schaltungsanordnung10 , die einen p-dotierter Substratbereich12 mit einer Dotierstoffkonzentration von bspw. 2 1015 Dotieratomen je Kubikzentime ter, eine pin-Fotodiode14 und einen Schaltungsbereich18 enthält. Der Substratbereich12 ist beispielsweise in einer Halbleiterscheibe enthalten, z. B. in einem Siliziumwafer oder in einem Siliziumplättchen bzw. Chip. In dem Substrat und in einer Epitaxieschicht19 wurde beispielsweise mit dem unten näher erläuterten Verfahren ein vergrabener n+-Bereich20 erzeugt, wobei n+ eine hohe Dotierstoffkonzentration eines Dotierstoffes bezeichnet, der zu einem n-Leitungstyp führt, d. h. beispielsweise von Arsen oder Phosphor. Der Bereich20 grenzt an den Substratbereich an und hat eine Dicke von bspw. einem Mikrometer. In der gleichen Ebene wie der Bereich20 befindet sich unterhalb des Schaltungsbereiches18 ein vergrabener p+-Bereich28 . Der Bereich28 grenzt an den Substratbereich12 und auch an den Bereich20 an. Der Bereich28 befindet sich ebenfalls in dem Substrat und in der Epitaxieschicht19 . Im Ausführungsbeispiel ist der Bereich28 dicker als der Bereich20 und hat bspw. eine Dicke von mehreren Mikrometern, z. B. von mindestens 2 Mikrometern. - Der Bereich
20 gehört zu der Fotodiode14 , die beispielsweise eine Ausdehnung von fünfzig Mikrometern in lateraler Richtung hat. Über dem Bereich20 befindet sich angrenzend an den Bereich20 ein Zwischenbereich30 der Fotodiode14 , der schwach n-dotiert ist, d. h. n– mit einer Dotierstoffkonzentration von bspw. 1 1013 Dotierstoffatomen je Kubikzentimeter. Der Zwischenbereich30 wurde in der Epitaxieschicht19 ausgebildet und hat eine Dicke größer 5 Mikrometer. Alternativ wird ein schwach p-dotierter Bereich30 verwendet oder ein undotierter Bereich30 . Der Zwischenbereich30 ist seitlich vollständig von einem beispielsweise ringförmigen Anschlussbereich umgeben ist, von dem in1 zwei Teilbereiche32a und32b dargestellt sind. Der Anschlussbereich und damit auch die Teilbereiche32a und32b sind n-dotiert, jedoch mit einer höheren Dotierstoffkonzentration als der Zwischenbereich30 . - An seinem substratfernen Abschnitt grenzt der Anschlussbereich an einen ebenfalls ringförmigen hochdotierten Bereich an, von dem in
1 zwei Abschnitte34a und34b dargestellt sind. Der hochdotierte Bereich und damit auch die Abschnitte34a und34b sind zur Gewährleistung eines geringen Kontaktwiderstandes zum Anschlussbereich n+-dotiert. Nicht dargestellte Leitbahnen durchdringen eine oder mehrere Metallisierungslagen der integrierten Schaltungsanordnung10 und führen zu dem Abschnitt34a bzw.34b des Anschlussbereiches. - An den Zwischenbereich
30 grenzt auf der dem Substrat12 abgewandten Seite des Zwischenbereiches30 an diesen ein dotierter Bereich Bereich42 , welcher die Anode der Fotodiode14 bildet. Eine nicht dargestellte Leitbahn ist mit dem Bereich42 verbunden. - Über dem Bereich
42 befindet sich in den Metallisierungslagen eine nicht dargestellt Aussparung, durch die Licht zur Fotodiode14 gelangt, um deren elektrische Eigenschaften zu beeinflussen. Damit einfallendes Licht möglichst vollständig in die Fotodiode14 eindringen kann, ist auf der pin-Diode14 im Bereich der Aussparung ein Anpassungsschichtstapel aufgebracht, bspw. ein Dreifachschichtstapel aus: - – einer
thermischen Oxidschicht
44 angrenzend an den Bereich42 mit einer Schichtdicke von bspw. einigen Nanometern, z. B. im Bereich von 3 bis 10 Nanometern, hier von 4,5 Nanometern, - – einem
TEOS-Oxidschichtbereich
46 angrenzend an die thermische Oxidschicht44 , wobei die Oxidschicht46 eine Dicke im Bereich von 3 bis 15 Nanometern hat, insbesondere eine Dicke von 5 Nanometern, und - – einem
Nitridschichtbereich
48 , der an die Oxidschicht44 angrenzt und bspw. eine Dicke im Bereich von 30 bis 50 Nanometern hat, insbesondere eine Dicke von 40 Nanometer. - Die thermische Oxidschicht
44 verbessert die Oberflächeneigenschaften des Bereiches42 durch eine Verringerung der Oberflächenrekombination. Der Oxidschichtbereich46 und der Nitridschichtbereich48 haben optische Wirkungen und verrin gern die Reflexion des auf die pin-Dioder auftreffenden Lichtes. - Neben dem Zwischenbereich
30 befindet sich ein schwach p-dotierter Bereich54 in der Epitaxieschicht19 . Der Bereich54 grenzt an den Bereich28 und erstreckt sich bis zur Oberfläche der Epitaxieschicht19 . Somit verbindet der Bereich28 den Bereich54 elektrisch leitfähig mit dem Substrat12 . - In der Epitaxieschicht
19 befinden sich im Schaltungsbereich18 eine Vielzahl von aktiven und passiven Bauelementen, von denen in1 ein npn-Transistor58 , ein Kondensator59 , ein n-Kanal-Transistor60 und ein p-Kanal-Transistor61 dargestellt sind. Der npn-Transistor58 enthält einen vergrabenen Kollektoranschlussbereich62 , der stark n-dotiert ist, d. h. n+, und zu einem SIC-Kollektorbereich64 (Selektiv Implantierter Kollektor) führt, d. h. einen selbstausrichtend durch Implantation unter einer Emitteröffnung erzeugten Kollektor. Alternativ wird ein breiterer Kollektorbereich64 verwendet. Der Kollektorbereich64 ist stärker n-dotiert als ein ihn umgebender Bereich65 , der schwach dotiert ist, d. h. n–. Der Kollektorbereich64 ist bspw. gleich stark wie der Anschlussbereich62 oder schwächer als dieser Anschlussbereich62 dotiert. Oberhalb des Kollektorbereiches64 befindet sich ein Basisbereich66 , der stark p-dotiert ist und ein Emitterbereich68 , der stark n-dotiert ist. - Die Oxidschicht
44 bzw. die TEOS-Schicht46 und ein Nitridschichtbereich70 enthalten oberhalb des Emitterbereiches68 jeweils eine Aussparung, durch die sich eine polykristalline Emitter-Anschlusselektrode72 erstreckt, die zum Anschluss des Emitterbereiches68 dient. Oberhalb der Anschlusselektrode72 grenzt ein optional ein Oxidbereich74 an, der als Hartmaske beim Strukturieren der Anschlusselektrode72 verwendet worden ist und bei einem anderen Ausführungsbeispiel entfernt wird. Der Oxidbereich, die Anschlusselektrode72 und der Nitridschichtbereich70 wurden mit Hilfe eines fotolitho grafischen Verfahrens und eines gemeinsamen Ätzschrittes strukturiert. - Der Kondensator
59 ist auf einem Feldoxidbereich76 oder STI (Shallow Trench Isolation) angeordnet und enthält in der folgenden Reihenfolge mit zunehmenden Abstand zu dem Feldoxidbereich76 : - – eine
polykristalline Bodenelektrode
78 aus Silizium, - – die
Oxidschicht
44 , - – einen
Teil der TEOS-Schicht
46 , - – einen
Nitridschichtbereich
82 (entspricht70 ), - – eine
polkristalline Deckelektrode
84 aus Silizium, und - – einen
optionalen Oxidbereich
86 , bspw. aus Siliziumdioxid. - Seitlich der Bodenelektrode
78 sind Spacerbereiche88a und88b eines die Bodenelektrode78 umschließenden Oxidspacers angeordnet. Der Oxidbereich86 , die Deckelektrode84 und der Nitridschichtbereich82 wurden mit dem gleichen fotolithografischen Verfahren strukturiert, mit dem auch der Oxidbereich74 , die Anschlusselektrode72 und der Nitridschichtbereich70 strukturiert worden sind. - Der Feldeffekttransistor
60 ist in einer p-Wanne angeordnet und hat einen üblichen Aufbau. Beispielhaft sind eine Gateelektrode90 und seitlich davon angeordnete Oxidspacer92a und92b mit Bezugszeichen versehen. Der Feldeffekttransistor61 ist dagegen in einer n-Wanne angeordnet und hat ebenfalls einen üblichen Aufbau. Beispielhaft sind eine Gateelektrode94 und seitlich davon angeordnete Oxidspacer96a und96b mit Bezugszeichen versehen. Die Gateelektroden90 und94 sowie die Spacer92a ,92b ,96a und96b sind mit der TEOS-Schicht46 bedeckt. - Die Bodenelektrode
78 und die Gateelektroden90 und94 sind aus der ersten polykristallinen Schicht Poly1 erzeugt worden, die zum Herstellen der Schaltungsanordnung10 aufgebracht worden ist. Die Anschlusselektrode72 und die Deckelektrode84 sind dagegen aus einer zweiten polykristallinen Schicht Poly2 erzeugt worden, die nach dem Aufbringen und Strukturieren der ersten polykristallinen Schicht Poly1, nach dem Erzeugen der Spacer88a ,88b ,92a ,92b ,96a und96b , nach dem Aufbringen der Oxidschicht44 und nach dem Aufbringen der Nitridschicht aufgebracht worden ist, aus der der Nitridschichtbereich70 und der Nitridschichtbereich82 erzeugt worden sind. - In der
1 sind außerdem weitere Feldoxidbereiche (oder STI)100 bis116 dargestellt, die beispielsweise aus Siliziumdioxid (oder TEOS) bestehen und einzelne Bauelemente bzw. Funktionseinheiten von Bauelementen untereinander elektrisch isolieren. - Bei der Herstellung der Schaltungsanordnung
10 wird beispielsweise von einem p-dotierten Substrat12 ausgegangen. Die n-dotierte vergrabene Schicht20 wird im Bereich für die Fotodiode14 als Kathode implantiert. Eine p-dotierte Schicht28 wird in dem Schaltungsbereich18 implantiert, wobei vorzugsweise ein selbstausrichtender Prozess verwendet wird. Danach wird die einstufige Epitaxie zur Erzeugung der Epitaxieschicht19 durchgeführt, wobei in-situ eine geringe Dotierstoffkonzentration von bspw. 1013 Dotierstoffatomen je Kubikzentimeter erzeugt wird. Die Epitaxieschicht19 wird ohne Unterbrechung in einer Dicke größer als 5 Mikrometer aber vorzugsweise kleiner als 30 Mikrometer ausgebildet, um den Zwischenbereich30 bzw. den i-Bereich der pin-Diode14 zu erzeugen. - Der Kathodenkontakt
32a ,32b wird im Ausführungsbeispiel für Epitaxiedicken bis 15 Mikrometer durch Phosphorimplantation erzeugt, gefolgt von einer Ausdiffusion bei einer hohen Temperatur von bspw. im Bereich von 1000 Grad Celsius bis 1200 Grad Celsius für eine Dauer im Bereich von 150 Minuten bis 500 Minuten. - Der gleiche Hochtemperaturschritt wird bei dem Ausführungsbeispiel zum Erzeugen einer geringen p-Dotierung im Bereich
54 genutzt, d. h. im Schaltungsbereich18 der Epitaxieschicht19 . Damit wird im Schaltungsbereich18 in der Nähe der Oberfläche die gleiche Dotierstoffkonzentration wie in dem P-Substrat12 erzeugt. - Alternativ wird der Kathodenkontakt jedoch unter Verwendung von Gräben hergestellt. Die Anschlussbereiche
32a und32b werden dann nicht durch Diffusion, sondern in tiefen Gräben erzeugt, an deren Grabenwand eine isolierende Schicht erzeugt wird, z. B. eine Siliziumdioxidschicht, und in die dann dotiertes Polysilizium oder auch ein Metall eingebracht wird. Bei diesem alternativen Ausführungsbeispiel lässt sich die Dicke der Epitaxieschicht weiter erhöhen z. B. auf über 15 Mikrometer, so dass sich die Empfindlichkeit der pin-Diode bei näherungsweise gleichbleibenden Hochfrequenzeigenschaften erhöht. - Erst danach wird die Hochenergieimplantation für den Kollektoranschlussbereich
62 durchgeführt, so dass Autodoping in einem mittleren Bereich der Zwischenschicht vermieden wird. Die Verfahrensschritte zur Herstellung der CMOS-Bauelemente60 ,61 und der passiven Bauelemente59 sowie für die weitere Herstellung der Bipolartransistoren58 sind in dem Ausführungsbeispiel die bekannten bzw. standardmäßig durchgeführten Verfahrensschritte. - Die
2A bis2F zeigen Herstellungsstufen bei der Herstellung der integrierten Schaltungsanordnung10 , insbesondere im Zusammenhang mit dem Aufbringen des als Antireflexionsschicht dienenden Nitridschichtbereiches48 . - Am Ende des FEOL-Prozesses (Front End Of Line), d. h. nach dem Herstellen der Halbleiterbauelemente
58 ,60 ,61 aber vor dem Herstellen der ersten Metallisierungslage, wird eine Antireflexionsschicht44 /46 ,48 auf der Photodiode14 aufgebracht, die aus einem unteren Oxidschichtbereich44 und46 und einem daran angrenzenden oberen Nitridschichtbereich48 besteht. Im Ausführungsbeispiel wird eine thermische Oxidschicht44 als Interfaceschicht verwendet, um die Oberflächenrekombination zu verringern. - Die Dicke der Oxid/Nitrid-Doppelschicht
44 /46 ,48 ist auf eine minimale Reflexion für die Wellenlänge des Lichtes optimiert, für das die pin-Diode empfindlich sein soll. Siliziumnitrid kann nicht direkt abgeschieden und strukturiert werden, weil es noch andere freiliegende Nitridgebiete gibt, z. B. den Nitridschichtbereich70 bzw.82 . Die thermische Oxidschicht44 schützt außerdem die Bodenelektrode78 , die Gateelektroden90 und94 sowie die daran angrenzenden Spacer nur unzureichend, zumal die Spacer auch aus Siliziumnitrid bestehen können. Deshalb wird die im Folgenden erläuterte Verfahrensschrittfolge durchgeführt. -
2A zeigt den Anodenbereich42 der pin-Diode und den Kondensator59 , wobei der dazwischen liegende Bereich nicht dargestellt ist, was durch eine gestrichelte vertikale Linie120 angedeutet ist. In2A ist die Schaltungsanordnung10 unmittelbar nach der Strukturierung des polykristallinen Siliziums Poly2 gezeigt. Der Anodenbereich42 ist von der thermischen Oxidschicht44 bedeckt und von einer Siliziumdioxidschicht, die eine Dicke von bspw. 12 Nanometer hat. - Wie in
2B dargestellt ist, wird anschließend konform eine Schutzschicht46b abgeschieden, bspw. eine Siliziumdioxidschicht mit einem TEOS-Verfahren (Tetra Ethylen Ortho Silicate) in einer Schichtdicke im Bereich von 30 bis 60 Nanometer, hier mit einer Schichtdicke von bspw.40 Nanometer. Die Schutzschicht46b soll u. a. Nitridbereich82 horizontal und vertikal schützen. Die Schutzschicht46b schützt außerdem die Oxidschichten44 und46a im Bereich des Kondensators59 vor den Einwirkungen der weiter unten erläuterten Verfahrensschritte. - Wie in
2B dargestellt ist, wird nach dem ganzflächigen Aufbringen der Schutzschicht46b eine Abstandselementschicht122 aufgebracht, bspw. eine Siliziumnitridschicht mit einem (LP)CVD-Verfahren (Low Pressure Chemical Vapor Deposition) in einer Schichtdicke im Bereich von 100 Nanometern bis 200 Nanometern, hier mit einer Schichtdicke von beispielsweise 150 Nanometern. - Wie weiter in
2C dargestellt ist, wird die Abstandselementschicht122 anschließend mit einem anisotropen Ätzverfahren, z. B. mit einem RIE-Verfahren (Reactive Ion Etching) geätzt, wobei an Stufen Abstandselemente bzw. Spacer erzeugt werden, siehe bspw. Abstandselement130 . Beim anisotropen Ätzen dient die Schutzschicht46b als Stoppschicht und wird in planaren Bereichen freigelegt sowie von bspw. 40 Nanometer auf 20 Nanometer gedünnt. An kleineren Stufen verbleiben Reste132 der Abstandselementschicht122 . Diese Reste sind aber nicht weiter störend, wie sich auch aus den folgenden Erläuterungen ergibt. - Wie in
2D dargestellt ist, wird danach die Schutzschicht46b in Bereichen entfernt, die nicht von Abstandselementen130 bedeckt sind bzw. die nicht unmittelbar an ein Abstandselement130 grenzen. Im Ausführungsbeispiel hat die Oxidschicht44 /46 , nach dem Entfernen der Schutzschicht46b eine Dicke von bspw. 9,5 Nanometern. Somit ragt das Abstandselement130 um bspw. mehr als 30 Nanometer über die zum Substrat12 parallel liegende Oberfläche der Oxidschicht46 auf dem Oxidbereich86 hinaus. Das Entfernen der Schutzschicht46b erfolgt bspw. anisotrop, insb. nasschemisch bspw. mit Flusssäure HF. Eine Unterätzung des Abstandselementes130 in gewissen Grenzen wird hingenommen, da die laterale Ausdehnung am Fuß des Abstandselementes größer als die Schichtdicke der Schutzschicht46b ist, insbesondere mehr als doppelt so groß. - Bei einem anderen Ausführungsbeispiel wird die Schutzschicht
46b dagegen selektiv zu dem Abstandselement130 nur gedünnt, bspw. um mehr als die Hälfte ihrer ursprünglichen Dicke, wobei die Schutzschicht46b jedoch an keiner Stelle durchätzt wird. Die Zieldicke für das Dünnen liegt bspw. im Bereich von 5 bis 15 Nanometer. - Unter dem Abstandselement
130 und zwischen dem Abstandselement130 und der Deckelektrode84 bzw. dem Nitridbereich hat die Schutzschicht46b dagegen auch nach dem Entfernen bzw. Dünnen ihre ursprüngliche Dicke von bspw. 40 Nanometern, so dass sie hier eine besonders gute Schutzwirkung hat, auch wenn das Abstandselement130 entfernt werden sollte. Beim Entfernen der Schutzschicht46b wird außerdem die Oxidschicht46a gedünnt, z. B. um 2 Nanometer, wobei die Schicht46 entsteht. Die Dicke der Oxidschicht44 /46 wird so eingestellt, dass Reflexionen von Licht beim Eintritt in die pin-Diode minimiert werden. - Wie in
2E dargestellt ist, wird nach dem Entfernen der freiliegenden Bereiche der Schicht46b eine Schicht48b abgeschieden aus der die Antireflexionsschicht bzw. der Nitridschichtbereich48 erzeugt werden soll. Die Schicht48b besteht im Ausführungsbeispiel aus Siliziumnitrid wobei ihre Dicke auf die Lichtwellenlänge der Anwendung angepasst wird. Die Schichtdicke der Schicht48b liegt im Bereich von bspw. 30 Nanometern bis 60 Nanometern. Die Schicht48b wird auf der gedünnten Oxidschicht44 /46 abgeschieden. Im Ausführungsbeispiel hat die Silizium-Nitridschicht48b eine Schichtdicke von 40 Nanometern. Das Abstandselement130 besteht somit aus dem gleichen Material wie die Schicht48b und wird ein Teil dieser Schicht48b . - Nach dem Abscheiden der Schicht
48b wird eine Hartmaskenschicht, z. B. eine TEOS-Hartmaskenschicht, aufgebracht und strukturiert, wobei eine Hartmaske140 oberhalb des Bereiches42 erzeugt wird. Die Hartmaske140 wird mit Hilfe eines foto lithografischen Verfahrens und eines Ätzprozesses aus der Hartmaskenschicht erzeugt. Bspw. besteht die Hartmaskenschicht48 aus Siliziumdioxid. Beim Strukturieren der Hartmaskenschicht wird auf der Schicht48b gestoppt. Die Dicke der Hartmaskenschicht ist so gewählt, dass die Schicht48b vollständig strukturiert werden kann ohne dass dabei die Hartmaske durchätzt wird. -
2F zeigt eine Herstellungsstufe nach dem Strukturieren der Schicht48b mit Hilfe der Hartmaske140 in einem bspw. nasschemischen und damit isotropen Prozess, bspw. unter Verwendung von Phosphorsäure, und nach dem Entfernen der Hartmaske140 . Unter dem Bereich, an dem sich die Hartmaske140 befand, ist nun der als Antireflexionsschicht wirkende Nitridschichtbereich48 entstanden. Beim Strukturieren der Nitridschicht48b wird auch das Abstandselement130 entfernt. jedoch bietet bspw. ein L-förmiger verdickter Bereich150 der Oxidschicht46 dem Nitridschichtbereich82 ausreichend Schutz vor dem Ätzbad. Der L-förmige Bereich150 bedeckt den Boden und die Seitenfläche der Stufe, an der auch das Abstandselement130 angeordnet gewesen ist. Bei dem nasschemischen Ätzprozess wird also auf der Oxidschicht46 gestoppt. - Am Ende des BEÖL-Prozesses (Back End Of Line), d. h. nach dem Herstellen der Metallisierungslagen wird eine am Schluss aufgebrachte Nitrid-Passivierungsschicht oberhalb der pin-Diode
14 wieder entfernt, um in der Anwendung optische Interferenzeffekte zu minimieren. Dazu wird die gleiche Maske verwendet, die auch zum Strukturieren der Anschlusspads verwendet wird, so dass hier keine zusätzliche Maske erforderlich ist. - Es entsteht eine pin-Diode mit einer Bandbreite von einem Gigahertz bei einer Betriebsspannung von 2,5 Volt und einer Wellenlänge des auftreffenden Lichts von 650 Nanometer. Die erreichten Lichtempfindlichkeitswerte sind:
- – 0,25 A/W (Ampere je Watt) bei einer Wellenlänge von 405 Nanometer,
- – 0,4 A/W bei einer Wellenlänge von 650 Nanometer, und
- – 0,35 A/W bei einer Wellenlänge von 780 Nanometer.
- Es ergeben sich die folgenden technischen Wirkungen:
- – eine einfache
Verfahrensführung
bei der nur ein Epitaxieprozess erforderlich ist, bei dem nur 4
zusätzliche
Fotomasken für
die Herstellung der pin-Diode erforderlich sind und bei dem nur
3 zusätzliche
Fotomasken für
die Herstellung des Hochfrequenz NPN-Transistors
58 erforderlich sind, - – eine
kleine Betriebsspannung der pin-Diode
14 , von bspw. kleiner 3 Volt, insbesondere von 2,5 Volt, - – eine kleine p/n-Sperrschichtkapazität der pin-Diode von bspw. nur rund 15 Pikofarad je Quadratmillimeter,
- – ein kleiner Serienwiderstand der pin-Diode,
- – die pin-Diode ist insbesondere in ihrem mittleren Bereich frei von Autodopingschichten, so dass es keine langsamen Ladungsträgerdiffusionseffekte gibt, und
- – die
darunter liegende n/p-Fotodiode zwischen der Schicht
20 und der Schicht12 wird kurzgeschlossen, um damit langsame Ladungsträgerdiffusionseffekte aus dem Substrat zu vermeiden. -
- 10
- integrierte Schaltungsanordnung
- 12
- Substratbereich
- 14
- pin-Fotodiode
- 18
- Schaltungsbereich
- 19
- Epitaxieschicht
- 20, 22
- n+-Bereich
- 28
- p+-Bereich
- 30
- Zwischenbereich
- 42
- p+-Bereich
- 44
- Oxidschicht
- 46, 46a
- Oxidschicht
- 46b
- Schutzschicht
- 48
- Nitridschichtbereich
- 48b
- Schicht
- 54
- p-Bereich
- 58
- Bipolartransistor
- 59
- Kondensator
- 60, 61
- Feldeffekttransistor
- 62
- Kollektoranschlussbereich
- 64
- Kollektorbereich
- 65
- Bereich
- 66
- Basisbereich
- 68
- Emitterbereich
- 70
- Nitridschichtbereich
- 72
- Emitteranschlussbereich
- 74
- Oxidbereich
- 76
- Feldoxidbereich
- 78
- Bodenelektrode
- 82
- Nitridschichtbereich
- 84
- Deckelektrode
- 86
- Oxidbereich
- 86a, 86b
- Spacer
- 90
- Gateelektrode
- 92a, 92b
- Oxidspacer
- 94
- Gateelektrode
- 96a, 96b
- Oxidspacer
- 120
- Linie
- 122
- Abstandselementschicht
- 130
- Abstandselement
- 132
- Rest
- 140
- Hartmaske
- 150
- L-förmiger Schutzbereich
Claims (19)
- Integrierte Schaltungsanordnung (
10 ), mit einer pin-Diode (14 ), mit einem in der pin-Diode (14 ) enthaltenen zu einer Oberfläche nahen dotierten Bereich (42 ) eines Leitungstyps, mit einem in der pin-Diode (14 ) enthaltenen zu der Oberfläche fernen dotierten Bereich (20 ) eines anderen Leitungstyps als der Leitungstyp des oberflächennahen Bereiches (42 ) der pin-Diode (14 ), mit einem in der pin-Diode (14 ) enthaltenen zwischen dem oberflächennahen Bereich (42 ) und dem oberflächenfernen Bereich (20 ) angeordneten undotierten oder im Vergleich zu dem oberflächennahen Bereich (42 ) der pin-Diode (14 ) mit einer schwachen Dotierung des einen Leitungstyps oder des anderen Leitungstyps versehenen Zwischenbereich (30 ), mit einem zu der Oberfläche nahen Bipolartransistor (58 ), mit einem in dem Bipolartransistor (58 ) enthaltenen Basisbereich (66 ), mit einem in dem Bipolartransistor (58 ) enthaltenen, an den Basisbereich (66 ) angrenzenden und zu der Oberfläche nahen Randbereich (68 ), der ein Emitterbereich ist, mit einem in dem Bipolartransistor (58 ) enthaltenen, an den Basisbereich (66 ) angrenzenden und zu der Oberfläche fernen Randbereich (64 ), der ein Kollektorbereich ist, und mit einem Anschlussbereich (62 ), der an der von der Oberfläche abgewandten Seite des oberflächenfernen Randbereiches (64 ) angeordnet ist und der ein Kollektoranschlussbereich ist, wobei der Zwischenbereich (30 ) im Falle einer Dotierung in einem Abschnitt, der in einer Tiefe beginnt, in der auch der Anschlussbereich (62 ) beginnt, und der in einer Tiefe endet, in der auch der Anschlussbereich (62 ) endet, einen konstanten Dotierstoffkonzentrationsverlauf hat oder einen Dotierstoffkonzentrationsverlauf, der sich um weniger als eine Größenordnung ändert, und mit einem Substrat (12 ) mit einer homogenen Dotierstoffkonzentration oder mit einem undotierten Substrat (12 ), dadurch gekennzeichnet, dass eine Fotodiode zwischen dem oberflächenfernen Bereich (20 ) und dem Substrat (12 ) kurzgeschlossen ist. - Schaltungsanordnung (
10 ) nach Anspruch 1, wobei die Grenze von oberflächenfernen Bereich (20 ) der pin-Diode (14 ) und Zwischenbereich (30 ) von der Oberfläche in einer Grenztiefe von mindestens 5 oder 8 Mikrometern oder von mindestens 10 Mikrometern angeordnet ist, und wobei sich der oberflächenferne Randbereich (64 ) des Transistors (58 ) maximal in eine Tiefe von der Oberfläche erstreckt, die kleiner als 1/3 der Grenztiefe ist. - Schaltungsanordnung (
10 ) nach Anspruch 1, wobei die Grenze von oberflächenfernen Bereich (20 ) der pin-Diode (14 ) und Zwischenbereich (30 ) von der Oberfläche in einer Grenztiefe von mindestens 5 oder 8 Mikrometern oder von mindestens 10 Mikrometern angeordnet ist, und wobei sich der oberflächenferne Randbereich (64 ) des Transistors (58 ) maximal in eine Tiefe von der Oberfläche erstreckt, die kleiner als 1/5 der Grenztiefe ist. - Schaltungsanordnung (
10 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Zwischenbereich (30 ) und der Anschlussbereich (62 ) in einer einkristallinen Schicht (19 ) angeordnet sind. - Schaltungsanordnung (
10 ) nach Anspruch 4, dadurch gekennzeichnet, dass die einkristalline Schicht eine Epitaxieschicht (19 ) ist. - Schaltungsanordnung (
10 ) nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Oberfläche eine Grenzfläche der einkristallinen Schicht (19 ) ist. - Schaltungsanordnung (
10 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Epitaxieschicht (19 ) im Bereich der pin-Diode (14 ) eine andere Dotierstoffkonzentration als das Substrat (12 ) hat, und dass die Epitaxieschicht (19 ) im Bereich von mindestens einem Transistor (58 ,60 ,61 ) die gleiche Oberflächen-Dotierstoffkonzentration wie das Substrat (12 ) hat. - Verfahren zum Herstellen einer integrierten Schaltungsanordnung (
10 ), mit den Schritten: bei der Herstellung einer integrierten Schaltungsanordnung (10 ) Erzeugen einer Topologie, die mindestens eine Stufe enthält, an der zu schützendes Material (82 ) angrenzt, Erzeugen einer Schutzschicht (46b ), die auch die Stufe bedeckt, Erzeugen einer Abstandselementschicht (122 ) nach dem Erzeugen der Schutzschicht (46b ), anisotropes Ätzen der Abstandselementschicht (122 ) unter Erzeugen mindestens eines Abstandselements (130 ) an der Stufe, Dünnen oder vollständiges Entfernen der Schutzschicht (46b ) in Bereichen, die nicht von dem Abstandselement (130 ) bedeckt sind, wobei mindestens ein Restbereich (150 ) der Schutzschicht (46b ) an dem zu schützenden Material (82 ) verbleibt, Aufbringen einer Nutzschicht (48b ) nach dem Dünnen oder dem Entfernen der Schutzschicht (46b ), Strukturieren der Nutzschicht (48b ) unter gleichzeitigem Entfernen des Abstandselements (130 ), wobei das zu schützende Material (82 ) von dem Restbereich (150 ) geschützt wird, wobei die Nutzschicht (48 ) ein lichtempfindliches Element bedeckt. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass nach dem Beenden des Dünnens der Schutzschicht (
46b ) eine Teilschicht der Schutzschicht (46b ) in Bereichen verbleibt, die nicht von einem Abstandselement (130 ) bedeckt sind, und dass das Strukturieren selektiv zu der Teilschicht durchgeführt wird, oder dass die Schutzschicht (46b ) vollständig in Bereichen entfernt wird, die nicht von dem Abstandselement (130 ) bedeckt sind, wobei unter der Schutzschicht (46b ) eine Schicht (46a ) angeordnet ist, die aus dem gleichen Material wie die Schutzschicht (46b ) besteht. - Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass das zu schützende Material (
82 ), das Material der Abstandselementschicht (122 ) und das Material der Nutzschicht (48 ,48b ) mindestens einen gleichen Materialbestandteil enthalten oder einander gleiche Materialien sind. - Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Schutzschicht (
46b ) eine Oxidschicht ist. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass Schutzschicht (
46b ) ein Siliziumoxidschicht ist. - Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass die Nutzschicht (
48b ) nasschemisch strukturiert wird. - Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass das zu schützende Material (
82 ) im Dielektrikum eines Kondensators (59 ) enthalten ist. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das zu schützende Material (
82 ) im Dielektrikum eines Kondensators (59 ) enthalten ist, bei dem eine Elektrode (78 ,84 ) oder beide Elektroden (78 ,84 ) polykristallines Silizium enthalten oder aus polykristallinem Silizium bestehen. - Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass das zu schützende Material in einer ladungsspeichernden Schicht eines Speichertransistors enthalten ist.
- Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass das zu schützende Material in einem Abstandselement (
92a ) seitlich der Gateelektrode (90 ) eines Feldeffekttransistors (60 ) oder im Gatedielektrikum eines Feldeffekttransistors (60 ) enthalten ist. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Nutzschicht (
48 ) als Antireflexionsschicht verwendet wird. - Verfahren nach Anspruch 8 oder 18, dadurch gekennzeichnet, dass das lichtempfindliche Element (
14 ) durch einen Schichtstapel bedeckt wird, der in der angegebenen Reihenfol ge mit zunehmendem Abstand zu dem lichtempfindlichen Element enthält: eine thermische Oxidschicht (44 ), eine abgeschiedene Oxidschicht (46 ), und die Nutzschicht (48 ).
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004063997A DE102004063997B4 (de) | 2004-06-30 | 2004-06-30 | Verfahren zum Herstellen einer integrierten Schaltungsanordnung |
DE102004031606A DE102004031606B4 (de) | 2004-06-30 | 2004-06-30 | Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren |
PCT/EP2005/052809 WO2006003086A1 (de) | 2004-06-30 | 2005-06-17 | Integrierte schaltungsanordnung mit pin-diode und herstellungverfahren |
JP2007518581A JP2008504705A (ja) | 2004-06-30 | 2005-06-17 | pinダイオードを備えた集積回路構造およびその製造方法 |
US11/647,550 US7495306B2 (en) | 2004-06-30 | 2006-12-28 | Integrated circuit arrangement comprising a pin diode, and production method |
US12/351,623 US8058111B2 (en) | 2004-06-30 | 2009-01-09 | Integrated circuit arrangement comprising a pin diode, and production method |
JP2010193888A JP5281620B2 (ja) | 2004-06-30 | 2010-08-31 | pinダイオードを備えた集積回路構造の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004063997A DE102004063997B4 (de) | 2004-06-30 | 2004-06-30 | Verfahren zum Herstellen einer integrierten Schaltungsanordnung |
DE102004031606A DE102004031606B4 (de) | 2004-06-30 | 2004-06-30 | Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004031606A1 DE102004031606A1 (de) | 2006-01-19 |
DE102004031606B4 true DE102004031606B4 (de) | 2009-03-12 |
Family
ID=34970038
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004031606A Expired - Fee Related DE102004031606B4 (de) | 2004-06-30 | 2004-06-30 | Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren |
DE102004063997A Expired - Fee Related DE102004063997B4 (de) | 2004-06-30 | 2004-06-30 | Verfahren zum Herstellen einer integrierten Schaltungsanordnung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004063997A Expired - Fee Related DE102004063997B4 (de) | 2004-06-30 | 2004-06-30 | Verfahren zum Herstellen einer integrierten Schaltungsanordnung |
Country Status (4)
Country | Link |
---|---|
US (2) | US7495306B2 (de) |
JP (2) | JP2008504705A (de) |
DE (2) | DE102004031606B4 (de) |
WO (1) | WO2006003086A1 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100723137B1 (ko) * | 2005-11-24 | 2007-05-30 | 삼성전기주식회사 | 포토다이오드 소자 및 이를 이용한 광센서용 포토다이오드어레이 |
DE102006027969A1 (de) * | 2006-06-17 | 2007-12-20 | X-Fab Semiconductor Foundries Ag | Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung |
KR100929741B1 (ko) * | 2007-11-20 | 2009-12-03 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
EP2216815B1 (de) | 2009-02-05 | 2014-04-02 | ams AG | Integrierte Schaltung mit PIN-Dioden |
US8101479B2 (en) * | 2009-03-27 | 2012-01-24 | National Semiconductor Corporation | Fabrication of asymmetric field-effect transistors using L-shaped spacers |
US8030151B2 (en) * | 2009-03-27 | 2011-10-04 | National Semiconductor Corporation | Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length |
US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
US10700225B2 (en) | 2013-05-22 | 2020-06-30 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
US11121271B2 (en) | 2013-05-22 | 2021-09-14 | W&WSens, Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
US10468543B2 (en) | 2013-05-22 | 2019-11-05 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
KR102472078B1 (ko) * | 2013-05-22 | 2022-11-29 | 시-위안 왕 | 마이크로구조-증강 흡수 감광성 디바이스 |
US10446700B2 (en) | 2013-05-22 | 2019-10-15 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
EP3221895A4 (de) | 2014-11-18 | 2018-08-15 | Shih-Yuan Wang | Mikrostrukturverbesserte lichtempfindliche adsorptionsvorrichtungen |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0353509A1 (de) * | 1988-08-04 | 1990-02-07 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0779154B2 (ja) * | 1989-03-10 | 1995-08-23 | シャープ株式会社 | 回路内蔵受光素子 |
US5598022A (en) * | 1990-08-31 | 1997-01-28 | Hamamatsu Photonics K.K. | Optical semiconductor device |
JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
EP0778621B1 (de) * | 1995-12-06 | 2008-08-13 | Sony Corporation | Aus einer Fotodiode und einem bipolaren Element bestehende Halbleitervorrichtung und Verfahren zur Herstellung |
JP3317942B2 (ja) * | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
KR100477788B1 (ko) * | 1999-12-28 | 2005-03-22 | 매그나칩 반도체 유한회사 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
JP2002033484A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
US6943051B2 (en) * | 2000-10-19 | 2005-09-13 | Quantum Semiconductor Llc | Method of fabricating heterojunction photodiodes integrated with CMOS |
US6743652B2 (en) * | 2002-02-01 | 2004-06-01 | Stmicroelectronics, Inc. | Method for making an integrated circuit device including photodiodes |
US6580109B1 (en) * | 2002-02-01 | 2003-06-17 | Stmicroelectronics, Inc. | Integrated circuit device including two types of photodiodes |
DE10241156A1 (de) * | 2002-09-05 | 2004-03-18 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung |
KR100446309B1 (ko) * | 2002-11-14 | 2004-09-01 | 삼성전자주식회사 | L자형 스페이서를 채용한 반도체 소자의 제조 방법 |
-
2004
- 2004-06-30 DE DE102004031606A patent/DE102004031606B4/de not_active Expired - Fee Related
- 2004-06-30 DE DE102004063997A patent/DE102004063997B4/de not_active Expired - Fee Related
-
2005
- 2005-06-17 JP JP2007518581A patent/JP2008504705A/ja active Pending
- 2005-06-17 WO PCT/EP2005/052809 patent/WO2006003086A1/de active Application Filing
-
2006
- 2006-12-28 US US11/647,550 patent/US7495306B2/en not_active Expired - Fee Related
-
2009
- 2009-01-09 US US12/351,623 patent/US8058111B2/en not_active Expired - Fee Related
-
2010
- 2010-08-31 JP JP2010193888A patent/JP5281620B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0353509A1 (de) * | 1988-08-04 | 1990-02-07 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat |
Also Published As
Publication number | Publication date |
---|---|
US8058111B2 (en) | 2011-11-15 |
WO2006003086A1 (de) | 2006-01-12 |
US20070187795A1 (en) | 2007-08-16 |
JP5281620B2 (ja) | 2013-09-04 |
US7495306B2 (en) | 2009-02-24 |
DE102004063997B4 (de) | 2010-02-11 |
WO2006003086A8 (de) | 2006-03-23 |
US20090209057A1 (en) | 2009-08-20 |
JP2011018920A (ja) | 2011-01-27 |
JP2008504705A (ja) | 2008-02-14 |
DE102004031606A1 (de) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006003086A1 (de) | Integrierte schaltungsanordnung mit pin-diode und herstellungverfahren | |
US5880502A (en) | Low and high voltage CMOS devices and process for fabricating same | |
DE19630434C2 (de) | Bipolarphototransistorpixelelement | |
EP1770784A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung | |
US6743652B2 (en) | Method for making an integrated circuit device including photodiodes | |
DE10160962A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
WO2004025739A2 (de) | Verfahren zum herstellen einer integrierten pin-diode und zugehörige schaltungsanordnung | |
US6580109B1 (en) | Integrated circuit device including two types of photodiodes | |
DE69729927T2 (de) | Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung | |
DE3706278A1 (de) | Halbleitervorrichtung und herstellungsverfahren hierfuer | |
EP1415339B1 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
DE102011001529A1 (de) | Plasmazerteilung und dadurch gebildete Halbleiterbauelemente | |
DE19737771C2 (de) | Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung | |
EP0353509B1 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat | |
DE10314505B4 (de) | Verbesserte Diodenstruktur für Soi-Schaltungen | |
DE19702320A1 (de) | Vertikaler pnp-Transistor | |
DE102005006121A1 (de) | Vertikalthyristor zum ESD-Schutz und Verfahren zur Herstellung eines Vertikalthyristor zum ESD-Schutz | |
WO2022161991A1 (de) | Lawinenfotodiode mit orthogonalem schichtaufbau | |
EP1891682A1 (de) | Photodiode mit verringertem dunkelstrom und verfahren zur herstellung | |
DE10008032B4 (de) | Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors | |
DE4137081A1 (de) | Verfahren zum herstellen eines kondensators | |
KR100298200B1 (ko) | 핀드 포토다이오드를 갖는 이미지센서 제조방법 | |
DE10329664B4 (de) | Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement | |
DE102018125019A1 (de) | CMOS-Bildsensor mit Shallow-Trench-Rand-Dotierung | |
DE10221416A1 (de) | Verfahren zum Herstellen einer integrierten Schaltung und integrierte Schaltung mit einem Bipolartransistor und einem Heterobipolartransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 10200406399 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 102004063997 Country of ref document: DE Kind code of ref document: P |
|
AH | Division in |
Ref document number: 102004063997 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |