DE4137081A1 - Verfahren zum herstellen eines kondensators - Google Patents

Verfahren zum herstellen eines kondensators

Info

Publication number
DE4137081A1
DE4137081A1 DE4137081A DE4137081A DE4137081A1 DE 4137081 A1 DE4137081 A1 DE 4137081A1 DE 4137081 A DE4137081 A DE 4137081A DE 4137081 A DE4137081 A DE 4137081A DE 4137081 A1 DE4137081 A1 DE 4137081A1
Authority
DE
Germany
Prior art keywords
layer
silicon nitride
oxide
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4137081A
Other languages
English (en)
Inventor
Neal F Gardner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Systems Inc
Original Assignee
Silicon Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Systems Inc filed Critical Silicon Systems Inc
Publication of DE4137081A1 publication Critical patent/DE4137081A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft die Behandlung von Halbleitern für integrierte Schaltungen und richtet sich insbesondere auf ein Verfahren zum Herstellen von Metall-Isolator-Halbleiter-Konden­ satoren.
Nach einem bekannten Verfahren zum Herstellen eines Metall- Isolator-Halbleiter-Kondensators (MIS-Kondensators) werden zwei dielektrische Schichten verwendet. Dabei wird im ersten Teil des Verfahrens eine Kissen- oder Zwischen-Oxidschicht in Ver­ bindung mit einer Siliziumnitridschicht zur Durchführung des bekannten LOCOS-Verfahren (lokalisierte Oxidation von Silizium) eingesetzt. Die Siliziumnitridschicht wird nachfolgend ent­ fernt, und es wird eine zweite Siliziumnitridschicht abgeschie­ den. Die zweite Siliziumnitridschicht wird in Verbindung mit der ursprünglichen Zwischen-Oxidschicht als Isolatorabschnitt des MIS-Kondensators genutzt. Der Nachteil dieses Systems be­ steht darin, daß sowohl die Oxidschicht als auch die Nitrid­ schicht während der Herstellung des Wafers erodieren können. Insbesondere besteht die Möglichkeit, daß das Zwischenoxid wäh­ rend des Naßätzens der ursprünglichen Siliziumnitridschicht erodiert. Wenn die Zusammensetzung des Ätzers nicht sorgfältig gesteuert wird, so kann dies zu einem unerwünschten Ätzen der Zwischen-Oxidschicht führen. Darüberhinaus wird die zweite Ni­ tridschicht während des Sputter-Ätzens vor einer Platinabschei­ dung erodiert.
Im Stande der Technik können sich weitere Komplikationen ergeben, während das Zwischenoxid von Bereichen der integrier­ ten Schaltung entfernt wird, die nicht Teil des Siliziumnitrid­ kondensators sind. Eine Trockenätzung ist unerwünscht, es sei dann, man entwickelte ein spezielles Trockenätzverfahren mit sehr hoher Selektivität, bezogen auf Siliziumdioxid gegenüber Siliziumnitrid und Silizium. Ein Trockenätzverfahren mit schwa­ cher Selektivität kann das Kondensatornitrid erodieren. Wenn versucht wird, das Zwischenoxid mit einer Naßätzung zu entfer­ nen, so kann letztere das Kondensatornitrid unterätzen oder -schneiden, woraus Probleme beim Bedecken der Stufen durch die Metallisierung resultieren.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfah­ ren zum Herstellen von MIS-Kondensatoren zu schaffen, bei dem die Isolatorschicht nicht erodiert wird. Auch sollen beim Me­ tallisieren potentiell auftretende Stufen-Abdeckprobleme auf­ grund von Unterätzungen der Isolatorschichten während des Naßätzens des Zwischenoxids vermieden werden.
Die Erfindung schafft ein Verfahren zum Herstellen von Si­ liziumnitrid-Kondensatoren, das teilweise die Entfernung einer Zwischen-Oxidschicht unter Anwendung einer Ätztechnik erfor­ dert. Im Stande der Technik ist die Entfernung dieser Zwischen- Oxidschicht prozeß-sensitiv. Die Erfindung gestattet die Ent­ fernung des Zwischenoxids in einer Art und Weise, auf die das Verfahren nicht empfindlich reagiert. Dies führt zu einer ver­ besserten Steuerung der Kondensatorwerte. Nach der Erfindung wird die Zwischen-Oxidschicht entfernt, bevor die Kondensator- Siliziumnitridschicht abgeschieden wird. Sodann wird die Sili­ ziumnitridschicht mit einer Halb-Opfer-Schicht aus Polysilizium geschützt, um eine Erosion des Siliziumnitrids während der nachfolgenden Behandlungsschritte zu verhindern. Die Polysili­ ziumschicht vermeidet auch die Notwendigkeit, Zwischen-Oxidbe­ reiche auf solchen Teilen der integrierten Schaltung naß zu ät­ zen, die nicht mit Siliziumnitrid bedeckt sind. Dies verhindert das Auftreten von Stufen-Abdeckproblemen beim Metallisier­ schritt aufgrund von Unterätzungen des Siliziumnitrids während des Naßätzens des Oxids.
Das Verfahren verbessert die Reproduzierbarkeit bezüglich der Isolatorschichtdicke. Außerdem werden Prozeßmodifikationen eingeführt, die kein erneutes Engineering solcher anderen Ab­ schnitte des Verfahrens zum Herstellen integrierter Schaltungen erforderlich machen, welche nicht mit der Herstellung der MIS- Kondensatoren in Beziehung stehen.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungs­ beispiels anhand der beiliegenden Zeichnungen. Die Zeichnungen zeigen in:
Fig. 1-7 Querschnitte eines Halbleitersubstrats, und zwar im Zusammenhang mit Schritten eines be­ kannten Verfahrens zum Herstellen eines Sili­ ziumnitrid-Kondensators;
Fig. 8-12 Querschnitte eines Substrats, und zwar in Er­ läuterung der Schritte des erfindungsgemäßen Verfahrens zum Herstellen eines Siliziumni­ trid-Kondensators.
Fig. 1 zeigt im Querschnitt ein Siliziumsubstrat 10, und zwar unter Darstellung der anfänglichen Verfahrensschritte, die nach der Erfindung angewendet werden. Die Erfindung wird anhand eines p-Siliziumsubstrats realisiert. Die folgende Beschreibung betrifft die Herstellung eines Kondensators und eines Kollek­ tors eines npn-Transistors. Anfänglich wird eine vergrabene n⁺- Schicht 11 auf einer p-Substratschicht 10 ausgebildet. Die ver­ grabene n⁺-Schicht 11 wird vorzugsweise unter Anwendung von Io­ nenimplantationstechniken erzeugt, wobei ein beliebiges Dotie­ rungsmittel zum Einsatz kommen kann, beispiels Arsen oder Anti­ mon. Die n⁺-Schicht 11 bildet eine "Wanne", die den Basis-Kol­ lektor-Widerstand vermindert.
Zwar wird die Erfindung anhand eines Siliziumnitridkonden­ sators erläutert, der in Verbindung mit einem npn-Transistor fabriziert wird, jedoch stellt dies lediglich ein Ausführungs­ beispiel dar. Die Erfindung richtet sich gleichermaßen auf die Herstellung eines Siliziumnitridkondensators ohne zugehörigen Transistor.
Nach Ausbildung der vergrabenen Schicht 11 wird eine n-Epi­ taxieschicht auf der Oberseite des gesamten Substrates abge­ schieden. Auf der Epitaxieschicht wird eine dünne Siliziumdi­ oxidschicht (annähernd 40 nm) augebildet. Diese Oxidschicht wird im folgenden als Kissen- oder Zwischen-Oxidschicht be­ zeichnet. Anschließend wird eine Siliziumnitridschicht (ungefähr 100 nm) auf der Siliziumdioxidschicht abgeschieden. Das Siliziumnitrid, das Siliziumdioxid und ein Teil der Epita­ xieschicht werden sodann strukturiert und geätzt, und zwar un­ ter Benutzung fotolithografischer Techniken. Anschließend wird das lokalisierte Feldoxid 13 (LOCOS) ausgebildet, und zwar durch einen thermischen Oxidationsprozeß. Dieses Feldoxid wird lediglich in denjenigen Bereichen erzeugt, die nicht mit Sili­ ziumnitrid bedeckt sind. Die Zwischenoxidbereiche 13A und 13B verhindern die Ausbildung von spannungsbedingten Defekten wäh­ rend dieser thermischen Oxidation. Der im wesentlichen oberhalb 12A liegende Bereich dient dazu, den Kondensator zu bilden, während der im wesentlichen oberhalb 12B befindliche Bereich dazu vorgesehen ist, den Kontakt zu der Halbleiterelektrode des Kondensators zu definieren.
Eine zweite LOCOS-Oxidation wird durchgeführt, um Nitridbe­ reiche lediglich dort zurückzulassen, wo Kontakte zu den jewei­ ligen Vorrichtungen herzustellen sind. Die Siliziumnitridberei­ che 14A und 14B werden während des zweiten LOCOS-Schritts unbe­ rührt belassen. Auf der Fläche des Feldoxids wird eine Foto­ lackschicht 15 ausgebildet und strukturiert, und es werden phosphordotierte n⁺-Schichten 16A und 16B in den freiliegenden Flächenabschnitten der Epitaxiebereiche 12A und 12B implan­ tiert. Die n⁺-Schichten werden durch die Nitrid- und Zwischen­ oxid-Schichten hindurch implantiert und dienen dazu, den n⁺- Kondensator und den Kollektor des npn-Transistors zu bilden.
Fig. 2 zeigt die Auswirkungen der nachfolgenden, zum Stande der Technik gehörenden Behandlungsschritte, die dazu dienen, den Siliziumnitridkondensator auszubilden. Die Fotolackschich­ ten 15 werden entfernt. Als nächstes wird ein Diffusionsprozeß durchgeführt, so daß die implantierten Phosphorbereiche 16A und 16B in die Epitaxieschicht 12A und 12B diffundieren, um hochdo­ tierte n++-Bereiche 17A und 17B zu bilden. Der Bereich 17A stellt die untere Elektrode des Kondensators dar, und der Flä­ chenbereich 17B wird letztlich zu einem Kontakt, der diese Elektrode elektrisch mit einer Oberflächenmetallisierung ver­ bindet. Bereiche ähnlich dem Bereich 17B arbeiten auch als Kol­ lektoren von npn-Transistoren.
Als nächstes werden die Siliziumnitridschichten 14A und 14B entfernt, wobei die Zwischenoxidschichten 13A und 13B über den n++-Bereichen 17A und 17B zurückbleiben, wie es in Fig. 3 ge­ zeigt ist. Anschließend wird eine neue Siliziumnitridschicht 18 auf der Fläche des Substrates 10 abgeschieden. Sodann wird diese dünne Siliziumnitridschicht strukturiert und geätzt, so daß sie lediglich über dem Zwischenoxidbereich 13A des Konden­ sators stehenbleibt.
Der nächste Schritt besteht darin, daß die Zwischenoxid­ schicht 13B von dem Transistor-n++-Bereich 17B entfernt wird, wie es in Fig. 5 gezeigt ist. Gemäß Fig. 6 wird eine "selbstausrichtende" Platinsilizidschicht 19 über dem tiefen n++-Bereich 17B ausgebildet. Sodann werden Metallisierungs­ schichten 20A und 20B hergestellt und strukturiert, wie es sich aus Fig. 7 ergibt. Die Metallschicht 20A stellt eine Metall­ elektrode des Siliziumnitridkondensators dar, während die Me­ tallschicht 20B den Kontakt der n⁺-Siliziumelektrode des Kon­ densators bildet.
Ein Nachteil des bekannten Verfahrens zum Herstellen von MIS-Kondensatoren besteht darin, daß eine sehr sorgfältige Ver­ fahrenssteuerung für zwei verschiedene dielektrische Schichten erforderlich wird, nämlich für die Zwischenoxidschicht 13A und die Siliziumnitridschicht 18. Wenn die Siliziumnitridschichten 14A und 14B entfernt werden, kann das Zwischenoxid erodieren. Ein Sputter-Ätzprozeß, der vor dem Abscheiden der Platinschicht 19 durchgeführt wird, erodiert die Siliziumnitridschicht 18.
Ein zweiter Nachteil des bekannten Verfahrens zum Herstel­ len von MIS-Kondensatoren ergibt sich aus der Notwendigkeit, das Zwischenoxid von den Emitter- und Basisbereichen der (nicht gezeigten) npn-Transistoren zu entfernen. Dies geschieht norma­ lerweise nach dem Abscheiden und Strukturieren des dünnen Sili­ ziumnitrids 18 und vor dem Abscheiden der Metallisierung 20A und 20B. Wenn ein Trockenätzverfahren angewendet wird, um das Zwischenoxid zu entfernen, so muß dieses Trockenätzverfahren äußerst selektiv sein, und zwar derart, daß das Siliziumdioxid sehr viel schneller geätzt wird als einerseits das Siliziumni­ trid und andererseits das Silizium. Die hohe Selektivität ge­ genüber dem Siliziumnitrid ist erforderlich, um eine Erosion des dünnen Siliziumnitrids 18 für die Kondensatoren zu verhin­ dern. Die hohe Selektivität gegenüber dem Silizium ist erfor­ derlich, um eine übermäßige Erosion der Emitter- und Basiskon­ takte nach dem Entfernen des Zwischenoxids zu verhindern. In der Praxis ist das erforderliche Selektivitätsmaß schwer zu er­ zielen.
Ein sehr viel höheres Selektivitätsmaß kann ohne weiteres beim Naßätzen des Zwischenoxids erzielt werden. Das Naßätzen führt jedoch zu einer Unterätzung 21 des Siliziumnitrids, wie etwa in den Bereichen 21A und 21B in Fig. 7. Diese Unterätzung kann Stufen-Bedeckungsprobleme beim Metallisierungsschritt her­ vorrufen, beispielsweise in dem Bereich 21A.
Die anfänglichen Behandlungsschritte nach der Erfindung sind im wesentlichen ähnlich denen, die anhand von Fig. 1 ge­ zeigt und beschrieben wurden. Es sei nun auf Fig. 8 Bezug ge­ nommen. Demnach werden die Siliziumnitridschichten 14A und 14B jeweils von den Kondensator- und Kollektorkontakten entfernt. Die Zwischenoxidschichten 13A und 13B werden naßchemisch ge­ ätzt, um die darunter befindlichen, implantierten Silizium-Kon­ taktbereiche freizulegen, wie es in Fig. 9 gezeigt ist.
Der Fotolack 15 wird entfernt, und die implantierten n⁺-Be­ reiche 16A und 16B werden diffundiert, um tiefe n++-Bereiche gemäß Fig. 10 zu bilden. Die entstehenden n++-Bereiche 17A und 17B dienen zukünftig als Kondensatorelektrode und/oder als Kol­ lektor. An diesem Punkte des Herstellungsverfahrens beginnt die Behandlung der Emitter- und Basisregionen der bipolaren Transi­ storen.
Im folgenden wird auf Fig. 11 Bezug genommen. Nach Entfer­ nen des Siliziumnitrids von denjenigen Bereichen, die in Fig. 8 mit Fotolack bedeckt waren, also von sämtlichen Bereichen der Wafer-Fläche, wird eine neue Siliziumnitridschicht 21 über dem Wafer abgeschieden. Zur Erzielung einer spezifischen Kapazität pro Flächeneinheit ist die Siliziumnitridschicht 21 nach der Erfindung dicker als die dem Stande der Technik entsprechende Schicht 18, da nach dem erfindungsgemäß bevorzugten Verfahren die Zwischenoxidschicht entfernt worden ist. Das Entfernen und Wiederabscheiden von Siliziumnitrid stellt ein wesentliches Merkmal der Erfindung dar, da die beiden Schichten zwei unter­ schiedliche Funktionen erfüllen. Die ursprünglichen Siliziumni­ tridschichten 14A und 14B dienen als Maskierschicht für die LO- COS-Oxidation und müssen daher auf einem Kissen- oder Zwi­ schenoxid abgeschieden werden. Die zweite Siliziumnitridschicht 21 dient als Dielektrikum eines Kondensators und wird folglich direkt auf der n⁺-Siliziumelektrode abgeschieden. Fig. 11 zeigt ferner die Abscheidung einer Polysiliziumschicht 22 (etwa 50 nm), die eine Erosion der Siliziumnitridschicht 21 während der nachfolgenden Behandlung verhindert.
Gemäß Fig. 12 werden die Polysiliziumschicht 22 und die Si­ liziumnitridschicht 21 strukturiert und trockengeätzt, so daß sie lediglich über den Kondensatorbereichen stehenbleiben. An­ schließend wird eine Trockenätzung durchgeführt, um das Zwi­ schenoxid auf anderen Bereichen der npn-Transistoren und weite­ rer (nicht gezeigter) Bauelemente zu entfernen. Es wird hier eine Trockenätzung durchgeführt, um ein Unterätzen des Silizi­ umnitrids des Kondensators zu verhindern. Dies vermeidet Stu­ fen-Bedeckungsprobleme bei der Metallisierung während nachfol­ gender Behandlungsschritte. Das Polysilizium 22 verhindert eine Erosion des Kondensator-Nitrids 21 während des Trockenätzens des Zwischenoxids. Da zum Entfernen des Zwischenoxids eine Trockenätzung angewendet wird, wird das Problem des Unterätzens vermieden, welches mit einer Naßätzung verbunden ist.
Als nächstes wird die Polysiliziumschicht 22 mit einem p- oder n-Dotierungsmittel implantiert, beispielsweise mit Bor, Phosphor oder Arsen, und das Dotierungsmittel wird mit einer Wärmebehandlung aktiviert, um das Polysilizium leitend zu ma­ chen. Die erforderliche Implantationsdosis des Dotiermittels muß hoch genug sein, um sicherzustellen, daß das Polysilizium hoch leitfähig ist und einen guten ohmschen Kontakt zu dem nachfolgend ausgebildeten Platinsilizid herstellt. Anschließend werden Metallisierungsschichten 20A und 20B über dem Kondensa­ tor ausgebildet und strukturiert.
Im Rahmen der Erfindung sind durchaus Abwandlungsmöglich­ keiten gegeben, beispielsweise hinsichtlich des Leitfähigkeits­ typs und der Arten der Dotierungsmittel.

Claims (9)

1. Verfahren zum Ausbilden eines Siliziumnitridkondensators im Zuge der Herstellung eines Silizium-Halbleiter-Wafers, ge­ kennzeichnet durch folgende Schritte:
  • a) Bereitstellen eines p-Siliziumsubstrats;
  • b) Ausbilden lokalisierter, vergrabener n-Schichten auf ei­ ner Oberfläche des Substrats;
  • c) Ausbilden einer n-Epitaxieschicht auf besagter Oberflä­ che;
  • d) Ausbilden einer unterbrochenen Oxid-LOCOS-Isolierung mit mindestens zwei Öffnungen in dem Oxid über einem spezifizier­ ten, lokalisierten Bereich der vergrabenen Schicht;
  • e) Ausbilden eines zweiten LOCOS-Oxids mit Nitrid- und Zwi­ schenoxidbereichen dort, wo Kontakte zu Halbleiter-Bauelementen herzustellen sind, einschließlich von zumindest Abschnitten je­ der der beiden Öffnungen in der unterbrochenen Oxid-Isolierung über dem spezifizierten, lokalisierten Bereich der vergrabenen Schicht;
  • f) Implantieren von n-Dotierungsmittel durch das Silizium­ nitrid und das Zwischenoxid der beiden Öffnungen und durch das Siliziumnitrid und das Zwischenoxid der Kontakte zu den Halb­ leiter-Bauelementen unter Anwendung von Fotomaskiertechniken zum Verhindern einer Implantation in andere Bauelement-Kon­ takte;
  • g) Entfernen restlichen Siliziumnitrids von denjenigen Kon­ takten, durch die das n-Dotierungsmittel implantiert ist, und Zurückhalten des Fotolacks, um ein Entfernen von Siliziumnitrid von nicht-implantierten Bereichen zu verhindern;
  • h) Entfernen restlichen Zwischenoxids von denjenigen Kon­ takten, durch die das n-Dotierungsmittel implantiert ist;
  • i) Entfernen des Fotolacks;
  • j) Diffundieren des implantierten n-Dotierungsmittels durch die Epitaxie-Schicht in die vergrabene n-Schicht;
  • k) Ausbilden von Emitter- und Basisregionen und weiteren Halbleiter-Bauelementen;
  • 1) Entfernen des verbliebenen Siliziumnitrids, Zurücklassen von Zwischenoxid unter dem verbliebenen Siliziumnitrid;
  • m) Abscheiden einer Siliziumnitridschicht für den Silizium­ nitrid-Kondensator;
  • n) Abscheiden einer Polysiliziumschicht oder einer amorphen Siliziumschicht auf dem Siliziumnitrid;
  • o) Strukturieren und Ätzen des Polysiliziums oder des amor­ phen Siliziums und des Kondensator-Siliziumnitrids unter Anwen­ dung fotolithografischer Techniken, Zurücklassen von Silizium­ nitrid in einer der beiden Öffnungen in dem Oxid und Entfernen des Siliziumnitrids von der anderen Öffnung in dem Oxid;
  • p) Vervollständigung des Wafer-Herstellungsverfahren mit gebräuchlichen Silizium-Halbleiter-Wafer-Fabrikationsschritten, einschließlich Trockenätzen und Sputter-Ätzen, wobei ein Ab­ schnitt des Polysiliziums oder des amorphen Siliziums entfernt wird, ohne die Steuerbarkeit der Kondensatoren zu beeinträchti­ gen oder das Kondensator-Siliziumnitrid zu unterätzen oder -schneiden.
2. Verfahren zum Ausbilden von Siliziumnitrid-Kondensato­ ren, gekennzeichnet durch folende Schritte:
Bereitstellen eines zum Teil behandelten Wafers mit einem Oxid auf der Fläche, wobei mindestens zwei Öffnungen in dem Oxid zu einem gemeinsamen p- oder n-Bereich führen;
Abscheiden einer Siliziumnitridschicht für den Siliziumni­ trid-Kondensator;
Abscheiden einer Polysiliziumschicht oder einer amorphen Siliziumschicht auf dem Siliziumnitrid;
Strukturieren und Ätzen des Polysiliziums oder des amorphen Siliziums und des Kondensator-Siliziumnitrids unter Anwendung fotolitografischer Techniken, Zurücklassen von Siliziumnitrid in einer der beiden Öffnungen in dem Oxid und Entfernen des Po­ lysiliziums von der anderen Öffnung in dem Oxid;
Vervollständigen des Wafer-Fabrikationsprozesses mit ge­ bräuchlichen Silizium-Halbleiter-Wafer-Herstellungsschritten einschließlich Trockenätzen und Sputter-Ätzen, wobei ein Ab­ schnitt des Polysiliziums oder des amorphen Siliziums entfernt wird, ohne die Steuerbarkeit der Kondensatoren zu beeinträchti­ gen oder das Kondensator-Siliziumnitrid zu unterätzen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Polysiliziumschicht oder die amorphe Silizium­ schicht mit n- oder p-Dotierungsmitteln implantiert wird und daß das implantierte Dotierungsmittel durch Hochtemperaturbe­ handlung aktiviert wird.
4. Verfahren zum Ausbilden eines Siliziumnitrid-Kondensa­ tors, gekennzeichnet durch folgende Schritte:
Ausbilden einer ersten vergrabenen Schicht eines zweiten Leitfähigkeitstyps in einem Siliziumsubstrat eines ersten Leit­ fähigkeitstyps;
Ausbilden einer Epitaxieschicht des zweiten Leitfähigkeits­ typs über der gesamten Oberfläche;
Ausbilden einer ersten Oxidschicht über der Epitaxie­ schicht;
Ausbilden einer ersten Siliziumnitridschicht über der er­ sten Oxidschicht;
Strukturieren und Ätzen von Öffnungen in der ersten Silizi­ umnitridschicht, der ersten Oxidschicht und Teilen der Epita­ xieschicht;
Ausbilden einer unterbrochenen LOCOS-Oxid-Schicht in den Öffnungen;
Ausbilden einer zweiten LOCOS-Oxid-Schicht;
Implantieren eines Dotierungsmittels durch die Nitrid­ schicht und die erste Oxidschicht in die Epitaxieschicht;
Entfernen der ersten Siliziumnitridschicht;
Entfernen der ersten Oxidschicht;
Diffundieren des implantierten Dotiermittels in die Epita­ xieschicht;
Ausbilden einer zweiten Siliziumnitridschicht über der Epi­ taxieschicht, wobei die zweite Siliziumnitridschicht dünner als die erste Nitridschicht ist;
Ausbilden einer Polysiliziumschicht über der zweiten Ni­ tridschicht;
Ätzen der Polysiliziumschicht und der zweiten Nitrid­ schicht;
Ausbilden einer Platinsilizidschicht auf der Polysilizium­ schicht; und
Ausbilden einer leitfähigen Schicht über der Platinsilizid­ schicht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der p-Typ ist.
6. Verfahren zum Ausbilden eines Siliziumnitrid-Kondensa­ tors, gekennzeichnet durch folgende Schritte:
Ausbilden einer ersten vergrabenen n-Schicht in einem p-Si­ liziumsubstrat;
Ausbilden einer Epitaxieschicht, die durch Ionenimplanta­ tion n-dotiert wird, über der Oberfläche;
Ausbilden einer ersten Oxidschicht über der Epitaxie­ schicht;
Ausbilden einer ersten Siliziumnitridschicht über der er­ sten Oxidschicht;
Implantieren eines n-Dotiermittels durch die Nitridschicht und die zweite Oxidschicht in die Epitaxieschicht;
Entfernen der Siliziumnitridschicht;
Entfernen der zweiten Oxidschicht;
Diffundieren des implantierten Dotiermittels in die Epita­ xieschicht;
Ausbilden einer zweiten Siliziumnitridschicht über der Epi­ taxieschicht, wobei die zweite Siliziumnitridschicht dünner als die erste Nitridschicht ist;
Ausbilden einer Polysiliziumschicht über der zweiten Ni­ tridschicht;
Ätzen der Polysiliziumschicht und der zweiten Nitrid­ schicht;
Ausbilden einer Platinsilizidschicht auf der Polysilizium­ schicht;
Ausbilden einer leitfähigen Schicht über der Platinsilizid­ schicht.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch ge­ kennzeichnet, daß die erste Siliziumnitridschicht als Maskier­ schicht für eine Feldoxid-Oxidation verwendet wird und daß die zweite Siliziumnitridschicht als Dielektrium im Kondensator ge­ nutzt wird.
8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch ge­ kennzeichnet, daß der Ätzschritt als Trockenätzen ausgeführt wird.
9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch ge­ kennzeichnet, daß die verbleibende Polysiliziumschicht entweder mit dem ersten oder mit dem zweiten Leitfähigkeitstyp implan­ tiert wird, um einen ohmschen Kontakt mit der leitfähigen Schicht sicherzustellen.
DE4137081A 1990-11-27 1991-11-12 Verfahren zum herstellen eines kondensators Withdrawn DE4137081A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US61921490A 1990-11-27 1990-11-27

Publications (1)

Publication Number Publication Date
DE4137081A1 true DE4137081A1 (de) 1992-06-17

Family

ID=24480933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4137081A Withdrawn DE4137081A1 (de) 1990-11-27 1991-11-12 Verfahren zum herstellen eines kondensators

Country Status (4)

Country Link
JP (1) JPH04290273A (de)
KR (1) KR920010970A (de)
DE (1) DE4137081A1 (de)
GB (1) GB2250378A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19506155A1 (de) * 1994-03-01 1995-09-07 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004006484A1 (de) * 2004-02-10 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560269A1 (de) * 2004-01-30 2005-08-03 Alcatel MOS-Kondensator in einer integrierten Halbleiterschaltung
US10707296B2 (en) * 2018-10-10 2020-07-07 Texas Instruments Incorporated LOCOS with sidewall spacer for different capacitance density capacitors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
US4864464A (en) * 1989-01-09 1989-09-05 Micron Technology, Inc. Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19506155A1 (de) * 1994-03-01 1995-09-07 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung derselben
US5736776A (en) * 1994-03-01 1998-04-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6096619A (en) * 1994-03-01 2000-08-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device comprising a capacitor with an intrinsic polysilicon electrode
DE102004006484A1 (de) * 2004-02-10 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren
US8076728B2 (en) 2004-02-10 2011-12-13 Infineon Technologies Ag Integrated circuit arrangements with ESD-resistant capacitor and corresponding method of production

Also Published As

Publication number Publication date
GB2250378A (en) 1992-06-03
GB9119888D0 (en) 1991-10-30
JPH04290273A (ja) 1992-10-14
KR920010970A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
EP0219641B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE69128568T2 (de) Kontaktstrukturen für Halbleiteranordnungen und Verfahren zu ihrer Herstellung
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE3886074T2 (de) Herstellung einer Halbleiterstruktur.
DE19728140C2 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE69130624T2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren für integrierte Schaltungen
EP0250721B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE68919172T2 (de) MOSFET und dessen Herstellungsverfahren.
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3887025T2 (de) Methode zur Herstellung von CMOS EPROM-Speicherzellen.
DE3850847T2 (de) Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor.
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE69216304T2 (de) Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren
DE69030225T2 (de) Verfahren zur Herstellung von BiMOS-Schaltungen mit hoher Leistung
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE69408248T2 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
EP0467081B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE69625007T2 (de) Halbleiterelement-Herstellungsverfahren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee