DE4336135C1 - Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium - Google Patents

Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium

Info

Publication number
DE4336135C1
DE4336135C1 DE4336135A DE4336135A DE4336135C1 DE 4336135 C1 DE4336135 C1 DE 4336135C1 DE 4336135 A DE4336135 A DE 4336135A DE 4336135 A DE4336135 A DE 4336135A DE 4336135 C1 DE4336135 C1 DE 4336135C1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
region
conductivity
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4336135A
Other languages
English (en)
Inventor
Iii Roy L Maddox
Viju K Mathews
Pierre C Fazan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/928,928 priority Critical patent/US5278085A/en
Application filed by Micron Semiconductor Inc filed Critical Micron Semiconductor Inc
Priority to DE4336135A priority patent/DE4336135C1/de
Application granted granted Critical
Publication of DE4336135C1 publication Critical patent/DE4336135C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der Halbleiterherstellung und betrifft im spezielleren ein Halbleitervorrichtungs-Herstellungsverfahren, das die Bildung sowohl n-leitender als auch p-leitender Strukturen in einer Schicht aus polykristallinem Silizium ermöglicht. Insbesondere betrifft die Erfindung ein Verfahren zum Dotieren einer Schicht aus polykristallinem Silizium mit zwei Dotierstoffen zur Bildung unterschiedlicher Gates während der Herstellung einer Halbleitervorrichtung.
Eine elektronische Schaltung wird chemisch und physisch in ein Substrat, wie z. B. einen Siliziumwafer, integriert, indem man Bereiche in dem Substrat sowie Schichten auf dem Substrat in ein Muster bringt. Diese Bereiche und Schichten können für die Herstellung von Leitern und Widerständen leitfähig oder für die Herstellung von Isolatoren und Kondensatoren isolierend sein. Sie können auch unterschiedliche Leitfähigkeitstypen, wie z. B. p-Leitfähigkeit und n-Leitfähigkeit, aufweisen, was für die Herstellung von Transistoren und Dioden wesentlich ist. Das Ausmaß von Widerstand, Kapazität und Leitfähigkeit läßt sich jeweils steuern, wie auch die körperlichen Abmessungen und Anordnungsstellen der in ein Muster gebrachten Bereiche und Schichten steuerbar sind, wodurch eine Schaltungsintegration möglich ist. Die Herstellung kann recht komplex und zeitaufwendig und somit teuer sein. Ein ständiges Bestreben in der Halbleiterherstellungsindustrie besteht daher in der Reduzierung der Fabrikationszeiten und Fabrikationskosten solcher Vorrichtungen zur Steigerung der Gewinne. Eine jegliche Vereinfachung eines Verfahrensschrittes oder eine Kombination von Vorgängen zu einem einzigen Schritt wird daher zu einem wettbewerbsfähigen Vorteil.
Eine Situation, in der eine Verfahrensvereinfachung wünschenswert ist, besteht bei der Herstellung von Strukturen in polykristallinem Silizium mit unterschiedlichen Leitfähigkeitstypen. Polykristallines Silizium ist von Natur aus ein Material mit Widerstand, doch sein Widerstand wird reduziert, wenn es mit einem Element mit niedrigeren oder höheren als vierwertigen Elektronen (abhängig vom Leitfähigkeitstyp) dotiert wird oder wenn es mit leitfähigen Siliziumverbindungen beschichtet wird. In der vorliegenden Beschreibung bezieht sich der Begriff "n-leitend" auf Silizium, das mit Atomen mit höheren als vierwertigen Elektronen (Gruppe V oder höher) dotiert worden ist, wie z. B. Arsen oder Phosphor, wodurch negativ geladene Majoritätsträger in das Silizium eingebracht werden, während der Begriff "p-leitend" sich auf Silizium bezieht, das mit Atomen mit niedrigeren als vierwertigen Elektronen (Gruppe III oder niedriger), wie z. B. mit Bor, dotiert ist, wodurch positiv geladene Majoritätsträger eingebracht werden. Den Typ der Majoritätsladungsträger bezeichnet man auch als Leitfähigkeitstyp. Weiterhin steht der Begriff Polysilizium für polykristallines Silizium. Durch Fotomaskieren werden Geometrien in der Größenordnung eines µm oder weniger für Vorrichtungselemente in der integrierten Schaltung erzielbar.
Da Vorrichtungen in der Zwischenzeit auf Abmessungen von weniger als 0,5 µm verkleinert werden, werden einige der herkömmlichen Technologien weniger nutzbar. Insbesondere die Gatestruktur einer herkömmlichen Speichervorrichtung, z. B. wird bei unter 0,35 µm zu einem Problem. Derzeit ist n⁺-Polysilizium das am häufigsten verwendete Material sowohl für n-Kanal als auch p-Kanal-Vorrichtungsgates, doch bei Verwendung desselben bei Vorrichtungen im Bereich unter 0,5 µm kann es zu ernsthaften Kurzkanaleffekten beitragen, die in Vorrichtungen mit vergrabenem p-Kanal auftreten. Ein Verfahren zur Begrenzung dieser Kurzkanaleffekte besteht in der Verwendung einer Halo-Implantation, die jedoch den Nachteil hat, daß sie die minimale Kanallänge begrenzt, die in etwa an der Grenze zum Bereich von weniger als 0,5 µm erzielbar ist. Ein Verfahren mit weniger Mängeln besteht in der Verwendung von zwei Polysilizium-Gatematerialien, wie z. B. n⁺-Polysilizium für die n-Kanal-Gates und p⁺-Polysilizium für die p-Kanal-Gates.
Die Fig. 2A bis 2C zeigen ein herkömmliches Verfahren zum Dotieren einer Schicht aus polykristallinem Silizium mit zwei verschiedenen Materialien, wie z. B. Bor zur Erzeugung von p-leitenden Bereichen und Phosphor zur Erzeugung von n-leitenden Bereichen. In Fig. 2A wird auf ein Substrat 10, das durch Dotierung gebildete Wannen aus p-leitendem Material 12 und n-leitendem Material 14 aufweist, eine Isolierschicht 16 aufgebracht, wobei es sich z. B. um Oxid zur Bildung einer Gateoxidschicht handelt, und darauf wird eine undotierte Polysiliziumschicht 18 aufgebracht. Eine Fotoresistschicht 20 wird auf der Oberfläche über den p-Wannen in ein Muster gebracht, um eine Dotierung zu verhindern, während Bereiche des Polysiliziums über den n-Wannen freibleiben. Das freiliegende Polysilizium wird mit dem Bor dotiert, um einen p-leitenden Polysiliziumbereich 18A über den n-Wannen 14 zu bilden, danach wird das Fotoresist 20 entfernt, und eine zweite Fotoresistschicht 22 wird auf den Polysiliziumbereichen über dem p-leitenden Polysilizium maskiert, wie es in Fig. 2B gezeigt ist. Das freiliegende Polysilizium wird mit Phosphor dotiert, um einen n-leitenden Polysiliziumbereich 18B zu bilden, und das Fotoresist 22 wird dann zur Bildung der in Fig. 2C gezeigten Struktur entfernt. Danach setzt sich die Waferbearbeitung in bekannter Weise fort.
Die Bildung dieser Struktur erfordert normalerweise zwei Maskierschritte. Wünschenswert wäre ein Verfahren zur Bildung der Struktur mit einem einzigen Maskierschritt, da zusätzliche Maskierschritte nicht wünschenswert sind. Z. B. könnte leicht eine Fehlausrichtung auftreten, insbesondere da die Vorrichtungsmerkmale in ihrer Größe auf weniger als 0,5 µm abnehmen.
Aus der Druckschrift US-A-4 555 842 ist ein Verfahren zum Herstellen von VLSI-CMOS-Vorrichtungen mit komplementären Durchbruchsspannungen bekannt. Bei diesem bekannten Verfahren wird ein erster Bereich eines Halbleitersubstrates mit einem ersten Material eines ersten Leitfähigkeitstyps dotiert. Danach erfolgt eine Dotierung eines zweiten Bereiches des Substrates mit einem zweiten Material eines zweiten Leitfähigkeitstyps. Daran schließt sich das Bilden einer Schicht aus Dielektrikum über dem Substrat an. Hernach wird eine Schicht aus polykristallinem Silizium über der dielektrischen Schicht sowie eine in ein Muster gebrachte Schicht über einem ersten Bereich des polykristallinem Siliziums gebildet. Daran schließt sich eine Dotierung des zweiten Bereiches des polykristallinen Siliziums mit einem ersten Material des ersten Leitfähigkeitstyps an. Schließlich wird die Schicht von dem ersten Bereich des polykristallinen Siliziums entfernt.
Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens zum Bilden einer Schicht aus polykristallinem Silizium, die unter Verwendung eines einzigen Maskierschrittes sowohl p-Leitfähigkeit als auch n-Leitfähigkeit besitzt.
Zur Lösung dieser Aufgabe ist das Verfahren erfindungsgemäß so geführt, wie es im Anspruch 1 angegeben ist. Vorteilhafte, nichttriviale Weiterbildungen sind in den Unteransprüchen 2-9 angegeben.
Gemäß der Erfindung werden in einem Halbleitersubstrat zuerst n- und p-Wannen gebildet, wonach Schichten aus Oxid (wie z. B. Gateoxid) und polykristallinem Silizium über dem Substrat gebildet werden. Als nächstes wird ein nicht-oxidierbares Dielektrikum, wie z. B. Si₃N₄, oben auf dem polykristallinen Silizium derart in ein Muster gebracht, daß es die n-Wanne bzw. Wannen in dem Substrat überdeckt. Das freiliegende Polysilizium wird auf n-Leitfähigkeit dotiert, und zwar z. B. durch Implantation oder durch Diffusion/Niederschlagen. Das Polysilizium über den p-Wannen wird dann n-leitend. Das n-leitende Polysilizium wird dann oxidiert, wobei das Ausmaß der Oxidation derart gesteuert wird, daß eine ausreichende Menge des n-leitenden Polysiliziums über den p-Wannen unoxidiert bleibt. Eine Polysiliziumdicke von 100 nm (1000 Å) ist nachweislich ausreichend, obwohl auch stärkere oder geringere Dicken möglich sind. Aufgrund der in ein Muster gebrachten, nicht-oxidierenden dielektrischen Schicht, die in der vorstehend beschriebenen Weise zuvor in dem Verfahren aufgebracht worden ist, wird das Polysilizium über den n-Wannen nicht oxidiert. Die übrige nicht-oxidierende dielektrische, in ein Muster gebrachte Schicht wird nun entfernt, ohne daß dabei eine wesentliche Menge von Oxid oder Polysilizium entfernt wird. Das Polysilizium über den n-Wannen wird dann durch Ionenimplantation oder durch Diffusion/Niederschlagen auf eine p-Leitfähigkeit dotiert.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele noch näher erläutert. In den Zeichnungen zeigen:
Fig. 1 eine Querschnittsansicht einer Struktur, wie sie sich bei einem Ausführungsbeispiel der Erfindung ergibt;
Fig. 2A-2C Querschnittsansichten unter Darstellung eines herkömmlichen Verfahrens zur Bildung einer Polysiliziumstruktur mit zwei Leitfähigkeitstypen; und
Fig. 3A-3E Querschnittsansichten unter Darstellung eines ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens zum Bilden einer Polysiliziumstruktur mit zwei Leitfähigkeitstypen, bei dem ein Maskierschritt weniger als bei herkömmlichen Verfahren erforderlich ist.
Die nachfolgende Beschreibung erfolgt unter Bezugnahme auf die Herstellung einer Speichervorrichtung, wie z. B. eines dynamischen RAM (DRAM), obwohl das Verfahren auch bei der Herstellung anderer Arten von Halbleitern verwendet werden könnte. Gemäß der Erfindung wird ein Substrat 10, das z. B. aus Silizium oder Galliumarsenid besteht, zur Bildung von p-Wannen 12 und n-Wannen 14 dotiert, wie dies in Fig. 3A gezeigt ist. Eine dünne Schicht aus Dielektrikum 16 aus einem isolierenden Material, wie z. B. Oxid, wird zur Bildung einer Gate-Dielektrikumschicht aufgebracht. Eine Schicht aus polykristallinem Silizium 18 wird über der Gate-Dielektrikumschicht ausgebildet, und eine nicht-oxidierende dielektrische Schicht 30 wird über dem Polysilizium 18 in ein Muster gebracht. Die Mustergebung kann unter Verwendung einer Schicht aus Fotoresist (nicht gezeigt) über einer vollflächigen Schicht aus dem nicht-oxidierenden Dielektrikum durchgeführt werden, wobei das freiliegende nicht-oxidierbare Dielektrikum zur Bildung der in Fig. 3A gezeigten Struktur entfernt wird.
Bei dem nicht-oxidierenden Dielektrikum 30 kann es sich z. B. um eine Schicht aus Si₃N₄ mit einer Dicke von ca. 50 nm (500 Å) handeln, obwohl auch andere Materialien und Dicken in funktionsmäßig äquivalenter Weise mäglich sind. Die nicht-oxidierende Schicht 30 kann unter Verwendung einer Resistschicht und eines Naßätzvorgangs in ein Muster gebracht werden, wobei jedoch auch andere Mustergebungsmittel möglich sind. Außerdem zeigt Fig. 3A eine wahlweise vorgesehene Pufferoxidschicht 32, obwohl diese bei der Erfindung nicht zwingend erforderlich ist. Die Dicken der Schichten hängen von den Eigenschaften der herzustellenden Vorrichtung ab und sind für den Fachmann in einfacher Weise bestimmbar.
Als nächstes wird die freiliegende Polysiliziumschicht 18 über der p-Wanne 12 dotiert, um z. B. ein n-leitendes Material 18B zu bilden, wodurch sich die in Fig. 3B gezeigte Struktur ergibt. Das freiliegende n-leitende polykristalline Silizium 18B wird mit Hilfe bekannter Mittel oxidiert, um die in Fig. 3C gezeigte oxidierte Polysiliziumstruktur 34 zu bilden.
Wie in Fig. 3D gezeigt ist, wird die nicht-oxidierende dielektrische Schicht entfernt, und zwar z. B. mittels eines Oxid-Naßätzvorgangs und eines Nitrid-Naßätzvorgangs, um dadurch das darunterliegende Polysilizium freizulegen. Der Oxid-Naßätzvorgang ist dabei zu kurz, um das dicke oxidierte Polysilizium 34 anzugreifen. Die Oberfläche der Struktur wird mit einem zu p-Leitfähigkeit führenden Dotierstoff dotiert, um dadurch in der gezeigten Weise p-leitendes Polysilizium 18A über der n-Wanne 14 zu bilden. Das oxidierte Polysilizium 34 schützt das n-leitende Polysilizium 18B während dieses Schrittes vor einer entgegengesetzten Dotierung.
Schließlich wird das oxidierte Polysilizium 34 entfernt, und zwar z. B. durch einen Oxid-Naßätzvorgang, wodurch die in Fig. 3E gezeigte Struktur übrigbleibt. Die Waferbearbeitung setzt sich dann zur Bildung der gewünschten Vorrichtung in bekannter Weise fort.
Bei dem erfindungsgemäßen Verfahren ist es möglicherweise nicht notwendig, daß das Polysilizium zuerst mit dem zu n-Leitfähigkeit führenden Material dotiert wird. Die nicht-oxidierende Schicht könnte möglicherweise das Polysilizium über der p-Wanne abdecken, und das Polysilizium könnte wahlweise zuerst mit dem zu p-Leitfähigkeit führenden Material dotiert werden, obwohl diese Reihenfolge von der Anmelderin nicht durch Tests überprüft wurde.

Claims (9)

1. Verfahren zum Dotieren einer Schicht aus polykristallinem Silizium (18) mit zwei verschiedenen Dotierstoffen zur Bildung unterschiedlicher Gates (18A, 18B) während der Herstellung einer Halbleitervorrichtung, mit folgenden Schritten:
  • a) Dotieren eines ersten Bereichs (14) eines Halbleitersubstrats (10) mit einem ersten Material eines ersten Leitfähigkeitstyps;
  • b) Dotieren eines zweiten Bereichs (12) des Substrats (10) mit einem zweiten Material eines zweiten Leitfähigkeitstyps;
  • c) Bilden einer Schicht aus Dielektrikum (16) über dem Substrat (10);
  • d) Bilden einer Schicht aus polykristallinem Silizium (18) über der dielektrischen Schicht (16);
  • e) Bilden einer in ein Muster gebrachten, nicht-oxidierenden Schicht (32) über einem ersten Bereich (18A) des polykristallinem Siliziums (18) in einer derartigen Weise, daß die nicht-oxidierende Schicht (32) über dem ersten Bereich (14) des Substrats (10) liegt und ein zweiter Bereich (18B) des polykristallinen Siliziums (18) freibleibt;
  • f) Dotieren des zweiten Bereichs (18B) des polykristallinen Siliziums (18) mit einem ersten Material des ersten Leitfähigkeitstyps;
  • g) Oxidieren des freiliegenden polykristallinen Siliziums (18B) zur Bildung einer Oxidschicht (34) über dem zweiten Bereich (18B) des polykristallinen Siliziums (18);
  • h) Entfernen der nicht-oxidierenden Schicht (32) von dem ersten Bereich (18A) des polykristallinen Siliziums (18); und
  • i) Dotieren des ersten Bereichs (18A) des polykristallinen Siliziums (18) mit einem zweiten Material des zweiten Leitfähigkeitstyps, wobei die Oxidschicht (34) während des Schrittes (i) im wesentlichen ein Dotieren des zweiten Bereichs (18B) des polykristallinen Siliziums (18) verhindert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem ersten Leitfähigkeitstyp um n-Leitfähigkeit und bei dem zweiten Leitfähigkeitstyp um p-Leitfähigkeit handelt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem ersten Leitfähigkeitstyp um p-Leitfähigkeit und bei dem zweiten Leitfähigkeitstyp um n-Leitfähigkeit handelt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es sich bei der nicht-oxidierenden Schicht (32) um Si₃N₄ handelt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die nicht-oxidierende Schicht (32) eine Dicke von ca. 50 nm besitzt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Oxidschicht (34) entfernt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Oxidschicht (34) durch einen Naßätzvorgang entfernt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem ersten Leitfähigkeitstyp um p-Leitfähigkeit und bei dem ersten Material um Bor handelt.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem ersten Leitfähigkeitstyp um n-Leitfähigkeit und bei dem ersten Material um ein aus der Gruppe bestehend aus Arsen und Phosphor ausgewähltes Material handelt.
DE4336135A 1992-08-11 1993-10-22 Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium Expired - Lifetime DE4336135C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/928,928 US5278085A (en) 1992-08-11 1992-08-11 Single mask process for forming both n-type and p-type gates in a polycrystalline silicon layer during the formation of a semiconductor device
DE4336135A DE4336135C1 (de) 1992-08-11 1993-10-22 Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/928,928 US5278085A (en) 1992-08-11 1992-08-11 Single mask process for forming both n-type and p-type gates in a polycrystalline silicon layer during the formation of a semiconductor device
DE4336135A DE4336135C1 (de) 1992-08-11 1993-10-22 Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium

Publications (1)

Publication Number Publication Date
DE4336135C1 true DE4336135C1 (de) 1995-05-04

Family

ID=25930634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4336135A Expired - Lifetime DE4336135C1 (de) 1992-08-11 1993-10-22 Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium

Country Status (2)

Country Link
US (1) US5278085A (de)
DE (1) DE4336135C1 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970703616A (ko) * 1995-03-28 1997-07-03 스미트 프레데릭 얀 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)
KR0146080B1 (ko) * 1995-07-26 1998-08-01 문정환 반도체 소자의 트윈 웰 형성방법
US5780330A (en) * 1996-06-28 1998-07-14 Integrated Device Technology, Inc. Selective diffusion process for forming both n-type and p-type gates with a single masking step
US6815295B1 (en) * 1997-05-14 2004-11-09 Renesas Technology Corp. Method of manufacturing field effect transistors
JP3077630B2 (ja) * 1997-06-05 2000-08-14 日本電気株式会社 半導体装置およびその製造方法
US6342438B2 (en) * 1998-11-06 2002-01-29 Advanced Micro Devices, Inc. Method of manufacturing a dual doped CMOS gate
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
US6821852B2 (en) * 2001-02-13 2004-11-23 Micron Technology, Inc. Dual doped gates
US6586296B1 (en) 2001-04-30 2003-07-01 Cypress Semiconductor Corp. Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks
FR2826507B1 (fr) * 2001-06-21 2004-07-02 St Microelectronics Sa Procede de traitement de zones complementaires de la surface d'un substrat et produit semi-conducteur obtenu par ce procede
US7851868B2 (en) * 2004-05-21 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Step gate electrode structures for field-effect transistors and methods for fabricating the same
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
EP2351083B1 (de) 2008-10-20 2016-09-28 The Regents of the University of Michigan Nanoskaliger crossbar-speicher auf siliziumbasis
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US20120313186A1 (en) * 2011-06-08 2012-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon gate with nitrogen doped high-k dielectric and silicon dioxide
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
JP2672607B2 (ja) * 1988-11-22 1997-11-05 株式会社東芝 半導体装置の製造方法
US5021354A (en) * 1989-12-04 1991-06-04 Motorola, Inc. Process for manufacturing a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages

Also Published As

Publication number Publication date
US5278085A (en) 1994-01-11

Similar Documents

Publication Publication Date Title
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE4340405C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit isolierender Trennschicht und Wannenbereich
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE2933849C2 (de)
EP0847593B1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE19603165A1 (de) Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE3688757T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Isolationszonen.
DE69032255T2 (de) Monolithische Halbleiteranordnung mit CCD-, bipolaren und MOS-Strukturen
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE19719670C2 (de) SRAM-Halbleiterspeichervorrichtung mit einem bipolaren Transistor und Verfahren zur Herstellung derselben
DE3883459T2 (de) Verfahren zum Herstellen komplementärer kontaktloser vertikaler Bipolartransistoren.

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MICRON TECHNOLOGY, INC. (N.D.GES.D. STAATES DELAWA

R071 Expiry of right
R071 Expiry of right