DE3650248T2 - Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode. - Google Patents

Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.

Info

Publication number
DE3650248T2
DE3650248T2 DE3650248T DE3650248T DE3650248T2 DE 3650248 T2 DE3650248 T2 DE 3650248T2 DE 3650248 T DE3650248 T DE 3650248T DE 3650248 T DE3650248 T DE 3650248T DE 3650248 T2 DE3650248 T2 DE 3650248T2
Authority
DE
Germany
Prior art keywords
region
collector
impurities
bipolar transistor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3650248T
Other languages
English (en)
Other versions
DE3650248D1 (de
Inventor
Katsumoto Soejima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Publication of DE3650248D1 publication Critical patent/DE3650248D1/de
Application granted granted Critical
Publication of DE3650248T2 publication Critical patent/DE3650248T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegenden Erfindung betrifft eine Halbleitervorrichtung, in welcher ein bipolarer Transistor und ein Isoliergate-Feldeffekttransistor (im nachfolgenden als "MOS-Transistor" bezeichnet) auf einem einzigen Chip ausgebildet sind, und insbesondere ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem bipolaren Transistor und einem MOS-Transistor, dessen Substratbereich einen Leitungstyp, entgegengesetzt zu dem des Kollektorbereichs des bipolaren Transistors, aufweist.
  • Die integrierte Schaltung, die bipolare und MOS-Transistoren aufweist, wird integrierte Bi-MOS-Schaltung genannt, und ist durch eine Hochgeschwindigkeitsoperation eines Bipolartransistors und durch eine hohe Integration eines MOS- Transistors gekennzeichnet. Ein Typ der integrierten Bi- MOS-Schaltung hat sowohl P-Kanal- als auch N-Kanal-MOS- Transistoren und wird integrierte Bi-CMOS-Schaltung genannt und hat zusätzlich zur hohen Geschwindigkeit und hohen Integration den Vorteil eines niedrigen Stromverbrauchs.
  • In einer integrierten Schaltungsvorrichtung werden Bereiche vom gleichen Leitungstyp gleichzeitig hergestellt, um die Herstellschritte zu verringern. Im Fall, daß der Leitungstyp eines Substratbereiches eines MOS-Transistors sich von dem eines Kollektorbereichs eines Bipolartransistors unterscheidet, werden die Source- und Drainbereiche des MOS- Transistors gleichzeitig mit einem Emitterbereich und einem Kollektorkontaktbereich des bipclaren Transistors gebildet. Der Emitterbereich und die Source- und Drainbereiche werden mit einem flachen Übergang gebildet, um die Integrationsdichte zu verbessern. Als ein Ergebnis ist der Kollektorkontaktbereich flach ausgebildet. Dies bewirkt eine Erhöhung des Kollektorwiderstandes des bipolaren Transistors. Die Schaltgeschwindigkeit desselben wird somit gesenkt.
  • Es ist möglich, den Kollektorkontaktbereich tiefer auszugestalten. Zu diesem Zweck sind jedoch mehrere zusätzliche Schritte erforderlich, und die Gesamtzahl der Herstellschritte wird stark erhöht, wodurch die Herstellkosten steigen.
  • Ein Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung gemäß dem Oberbegriff von Anspruch 1 und zur Verringerung des Kollektorreihenwiderstandes eines bipolaren Transistors in einer integrierten Bi-CMOS-Schaltung ist in der EP-A-O 139 266 offenbart. Bei diesem Verfahren werden Störstoffe in einem Kollektorbereich so dotiert, daß der Kollektorkontaktbereich tiefer als der Basisbereich wird und eine versenkte Schicht erreicht. Gemäß dieser Lehre sind eine beträchtlich lange Diffusionszeitdauer und eine hohe Wärmebehandlung notwendig, um einen tiefen Kollektorkontaktbereich zu bilden, was dazu führt, daß eine Rediffusion des Basisbereichs auftritt, die die elektrischen Eigenschaften des Bipolartransistors verschlechtert.
  • Es ist daher ein Ziel der Erfindung, ein Verfahren zum Herstellen einer integrierten Bi-MOS- oder integrierten Bi- CMOS-Schaltung zu schaffen, bei der der Kollektorwiderstand eines Bipolartransistors gesenkt ist, ohne daß die Anzahl der Herstellschritte groß erhöht wird.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst; die abhängigen Ansprüche beziehen sich auf Weiterentwicklungen der Erfindung.
  • Die vorliegende Erfindung wird bevorzugt bei integrierten Bi-MOS- oder integrierten Bi-CMOS-Schaltungen angewendet, deren MOS-Transistor eine Gateelektrode aus polykristallinem Silizium hat. Das polykristalline Siliziumgate wird üblicherweise durch Abscheiden einer polykristallinen Siliziumschicht auf der gesamten Oberfläche und anschließendes Dotieren der Schicht mit Störstoffen gebildet, um ihren Widerstand zu senken, gefolgt von selektivem Ätzen der Schicht, um ein Muster der Gateelektrode stehenzulassen. Gemäß der vorliegenden Erfindung wird ein Kollektorkontaktloch gebildet, bevor die polykristalline Siliziumschicht abgeschieden wird. Daher diffundieren die Störstoffe, mit denen die polykristalline Siliziumschicht dotiert ist, durch die Kollektorkontaktlöcher in einen Kollektorbereich, um einen Kollektorkontaktbereich zu bilden. Die Diffusion für den Kollektorkontaktbereich schreitet weiter fort, wenn die Source- und Drainbereiche und ein Emitterbereich gebildet werden. Als ein Ergebnis können die Tiefe und Störstoffkonzentration des Kollektorkontaktbereichs größer als jene der Source-, Drain- und Emitterbereiche gemacht werden.
  • Somit kann, lediglich durch Hinzufügen eines Schrittes des Formens des Kollektorkontaktloches, eine Halbleitervorrichtung hergestellt werden, deren Bipolartransistor einen verringerten Kollektorwiderstand hat, wobei die flachen Übergänge von Source- und Drainbereichen aufrechterhalten werden.
    • KURZE BESCHREIBUNG DER FIGUREN
  • Die vorstehenden und andere Ziele, Vorteile und Merkmale der vorliegenden Erfindung werden in der folgenden Beschreibung anhand der begleitenden Figuren erläutert. Es zeigt:
  • Fig. 1 bis 8 eine Ausführungsform gemäß der vorliegenden Erfindung jeweils in einer Querschnittansicht; und
  • Fig. 9 bis 16 eine andere Ausführungsform der vorliegenden Erfindung jeweils im Querschnitt.
    • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung schafft eine integrierte Bi-MOS- Schaltung oder eine integrierte Bi-CMOS-Schaltung, durch die die hohe Geschwindigkeit eines Bipolartransistors und eine kleine Größe jedes Transistors realisiert sind, ohne daß die Herstellkosten groß erhöht sind, und es wird eine Ausführungsform derselben anhand der Fig. 1 bis 8 beschrieben.
  • Bezugnehmend auf Fig. 1 wird ein P-Typ-Siliziumsubstrat 21 mit einem spezifischen Widerstand von 10 X-cm hergestellt, in welches Arsen als ein N-Typ-Störstoff und Bor als ein P- Typ-Störstoff selektiv eindiffundiert werden, um versenkte N&spplus;-Typ-Bereiche 22 und 23 mit einer Oberflächen-Störstoffkonzentration von 10¹&sup9; cm&supmin;³ und einen versenkten P&spplus;-Typ-Bereich 24 mit einer Oberflächen-Störstoffkonzentration von 10¹&sup7; cm&supmin;³ zu bilden. Auf dem Substrat 21 mit den versenkten Bereichen 22 bis 24 wird eine epitaxiale N-Typ-Schicht 25 mit 1 X-cm abgeschieden. In die expitaxiale Schicht 25 werden Borionen selektiv implantiert, gefolgt von einer Rückdiffusion, um einen P-Typ-Wannenbereich 26 zu bilden, der den versenkten P&spplus;-Typ-Bereich 24 erreicht. Die Wärmebehandlung zum Abscheiden der Epitaxialschicht 25 und die für die Rückdiffusion erlauben, daß die Störstoffe in den versenkten Bereichen 22 bis 24 nach oben in die Epitaxialschicht 25 diffundieren. Da der P-Wannenbereich 26 als ein Substratbereich eines N-Kanal-MOS-Transistors verwendet wird, nimmt dessen Störstoffkonzentration einen relativ kleinen Wert von 10¹&sup5; cm&supmin;³ ein. Ein rechts liegender Abschnitt der Epitaxialschicht 25, bezogen auf den P-Wannenbereich 26, wird als ein Substratbereich eines P-Kanal-MOS-Transistors verwendet und ein links liegender Seitenbereich desselben, bezogen auf den Bereich 26, wird als ein Kollektorbereich eines Bipolartransistors verwendet.
  • Bezugnehmend auf Fig. 2 werden auf der Epitaxialschicht 25 und dem P-Wannenbereich 26 über einen dünnen Oxidfilm (nicht dargestellt) Siliziumnitridfilme 27-1 bis 27-4 als ein oxidationsbeständiger Film selektiv abgeschieden. Die Filme 27-3 und 27-4 bedecken jeweils einen basisbildenden Teil und einen kollektorkontakt-bildenden Teil. Die lokale Oxidation der freigelegten Oberfläche der Epitaxialschicht wird ausgeführt, indem die Nitridfilme 27 als Maske verwendet werden, so daß dicke Siliziumoxidfilme 28 als Feldisolatoren mit einer Dicke von ungefähr 600 nm (6000 Å) gebildet werden.
  • Die Siliziumnitridfilme 27-1 bis 27-4 und die darunter befindlichen Siliziumoxidfilme werden danach entfernt, gefolgt von einer Gateoxidation. Wie in der Fig. 3 gezeigt, werden dabei Gateoxidfilme 29-1 und 29-2 für P-Kanal- und N-Kanal-MOS-Transistoren gebildet und weiterhin werden der die Basis bildende Teil und der den Kollektorkontakt bildende Teil jeweils mit Oxidfilmen 29-3 und 29-4 bedeckt. Durch den Oxidfilm 29-3 werden in dem die Basis bildenden Teil Borionen als P-Typ-Störstoffe implantiert, gefolgt von einer Temperdiffusion. Als Ergebnis wird ein Basisbereich 30 mit einer Übergangstiefe von 0,8 um und einer Oberflächen-Störstoffkonzentration von ungefähr 10¹&sup6; cm&supmin;³ gebildet.
  • Danach wird in dem Oxidfilm 29-4 gemäß der vorliegenden Erfindung ein Kollektorkontaktloch geöffnet. Zu diesem Zweck wird, wie in der Fig. 4 gezeigt, ein Photoresistfilm 31 gebildet, der die Oberfläche mit Ausnahme nur wenigstens eines der Oxidfilme 29-4 bedeckt, und dann einem Ätzmittel für den Siliziumoxidfilm ausgesetzt. Als Ergebnis wird ein Kollektorkontaktloch 32 gebildet, um einen Teil des den Kollektorkontakt-bildenden Teils freizulegen.
  • Nach dem Entfernen des Photoresistfilms 31 wird über der gesamten Oberfläche, wie in der Fig. 5 gezeigt, eine polykristalline Siliziumschicht 33 abgeschieden. In die polykristalline Siliziumschicht 33 werden Störstoffe vom N-Typ eindiffundiert, um den Widerstand der Schicht zu senken. Vorzugsweise wird als Störstoff Phosphor verwendet, weil Phosphor einen großen Diffusionskoeffizienten hat. Phosphor wird bis zu einem solchen Wert in die polykristalline Siliziumschicht 33 eindiffundiert, daß seine Störstoffkonzentration gesättigt ist (10²¹ cm&supmin;³) . Der in die Schicht 33 dotierte Phosphor geht durch das Kontaktloch 32 in den Kollektorbereich 25, so daß ein N&spplus;-Typ-Kollektorkontaktbereich 34 mit einer hohen Störstoffkonzentration gebildet wird. Die Siliziumoxidfilme 29-1 bis 29-3 sowie auch die Feldoxidfilme 28 verhindern, daß Phosphor den P-Wannenbereich 26, den Basisbereich 30 und den Substratbereich vom N-Typ erreicht.
  • Bezugnehmend auf Fig. 6 wird die polykristalline Siliziumschicht 33 mit gesenktem Widerstand selektiv entfernt, um eine Gateelektrode 41 des P-Kanal-MOS-Transistors, eine Gateelektrode 40 des N-Kanal-MOS-Transistors und eine Kollektorelektrode 42 des Bipolartransistors zu bilden. Falls gewünscht, kann ein Teil der Schicht 33 als Verdrahtungsleiter verwendet werden, um die Gateelektroden miteinander oder mit anderen Transistoren (nicht dargestellt) zu verbinden. Danach wird eine Maskenschicht 35, die eine Öffnung 36 aufweist und aus Aluminium besteht, abgeschieden, und dann werden durch die Öffnung 36 der Maskenschicht 35 Störstoffionen vom N-Typ implantiert. Die Implantationsenergie beträgt 50 KeV und die Dosismenge beträgt 5 x 10¹&sup5; cm&supmin;². Vorzugsweise wird Arsen das einen kleinen Diffusionskoeffizienten aufweist, verwendet. Falls gewünscht, kann Antimon verwendet werden. Es wird eine Temperbehandlung durchgeführt, um die implantierten Arsenionen zu aktivieren. Als Ergebnis werden gleichzeitig ein Sourcebereich 37 und ein Drainbereich 38 des N-Kanal-MOS-Transistors und ein Emitterbereich 39 des Bipolartransistors mit einer Übergangstiefe von ungefähr 0,3 um geformt. Durch die Temperbehandlung zu diesem Zeitpunkt wird Phosphor im Kollektorkontaktbereich 34 in den Kollektorbereich rückdiffundiert. Zusätzlich wird der Störstoff in der versenkten Schicht 22 ebenfalls in den Kollektorbereich rückdiffundiert. Die polykristallinen Schichten 40, 41 und 42 werden ebenfalls mit den implantierten Ionen dotiert.
  • Die Maskenschicht 35 wird entfernt, und es wird, wie in der Fig. 7 dargestellt, eine neue Maskenschicht 43 aus Aluminium abgeschieden, um den N-Kanal-MOS-Transistor, den Emitterbereich 39 und den Kontaktbereich 34 zu schützen. Dann werden unter den Bedingungen einer Implantationsenergie von 50 KeV und einer Dosismenge von 5 x 10¹&sup5; cm&supmin;² Borionen implantiert. Die implantierten Borionen werden durch eine Temperbehandlung aktiviert, so daß ein Sourcebereich und ein Drainbereich 45 des P-Kanal-MOS-Transistors und ein Basiskontaktbereich 46 gleichzeitig mit einer Tiefe von ungefähr 0,4 um gebildet werden. Diese Temperbehandlung erlaubt wiederum, daß Phosphor in den Kollektorbereich rückdiffuniert. Der Kollektorkontaktbereich 34 wird dadurch tiefer gemacht. Die Störstoffe in dem versenkten Bereich 22 werden wiederum nach oben in den Kollektorbereich rückdiffuniert. Andererseits hat Arsen einen Diffusionskoeftizienten, der kleiner als der von Phosphor ist, und daher wird die Rückdiffusion von den Emitterbereichen 39 und den Source- und Drainbereichen 37 und 38 unterdrückt, um deren flache Übergänge aufrechtzuerhalten.
  • Somit wird der Kollektorkontaktbereich 34, der durch den Schritt des Absenkens des Widerstandes der polykristallinen Siliziumschicht 33 (siehe Fig. 5) gebildet ist, tiefer als der Emitterbereich 39 und die Source- und Drainbereiche 37 und 38, wie in der Fig. 7 dargestellt, gemacht, da Phosphor, welcher in dem Bereich 34 enthalten ist, durch die nachfolgenden Temperbehandlungen in den Kollekturbereich rückdiffundiert wird. Der Störstoff in dem versenkten Bereich 22 ist Arsen, aber die Störstoffkonzentration desselben ist sehr hoch. Daher ist die Dicke des versenkten Bereichs 22 groß ausgebildet. Als Ergebnis ist der Abstand zwischen dem Kollektorkontaktbereich 34 und dem versenkten Bereich 22 klein. Bei dieser Ausführungsform ist der Kollektorkontaktbereich 34 letztendlich mit einer Tiefe von 1 um gebildet, und der versenkte Bereich 22 ist nach oben in die Epitaxialschicht 25 mit einem Wert von 2 um rückdiffundiert. Die Dicke der Epitaxialschicht 25 beträgt 4 jim. Demgemäß nimmt der Abstand zwischen den Bereichen 34 und 22 einen Wert von 1 um ein. Die Messungen des Kollektorwiderstandes des Bipolartransistors mit dem Emitterbereich 39 mit einer Fläche von 20 um² ergab einen Wert von ungefähr 105 X.
  • Wie aus der Fig. 8 zu ersehen ist, wird die Maske 43 entfernt, und danach sind die polykristallinen Siliziumgates 40 und 41 und die polykristalline Siliziumkollektorelektrode 42 mit dünnen Siliziumoxidfilmen abgedeckt. Über der gesamten Oberfläche wird ein Schutzfilm 47, wie beispielsweise ein Siliziumoxidfilm, ein Siliziumnitridfilm oder ein Phosphorsilikatglas(PSG)-Film, abgeschieden. In dem Film 47 werden Elektrodenkontaktlöcher geöffnet, und es wird ein Metall, wie beispielsweise Aluminium, abgeschieden, um eine Sourceelektrode 50 und eine Drainelektrode 51 des N-Kanal- MOS-Transistors, eine Sourceelektrode 48 und eine Drainelektrode 49 des P-Kanal-MOS-Transistors und eine Emitterelektrode 53, eine Basiselektrode 54 und eine herausführende Kollektorelektrode 52 des Bipolartransistors zu bilden.
  • Wir vorstehend beschrieben, kann allein durch Hinzufügen des Schrittes des Bildens des Kollektorkontaktloches 32 vor dem Abscheiden der polykristallinen Siliziumschicht 33 (siehe Fig. 4) eine integrierte Bi-CMOS-Schaltung gebildet werden, die einen Bipolartransistor mit einer verbesserten Schaltgeschwindigkeit und P-Kanal- und N-Kanal-MOS-Transistoren mit jeweils flachen Source- und Drainbereichen hat.
  • Bezugnehmend auf die Fig. 9 bis 16 wird eine weitere Ausführungsform der vorliegenden Erfindung beschrieben. Diese Ausführungsform umfaßt Verbesserungen zur weiteren Verringerung der Fläche eines Bipolartransistors und Verstärkung der Isolation zwischen den Transistoren. Daher werden hauptsächlich diese Verbesserungen beschrieben, und die gleichen Bauelemente, wie jene, die in Fig. 1 bis 8 gezeigt sind, werden mit den gleichen Bezugsziffern bezeichnet, um deren weitere Erläuterung weglassen zu können. Darüber hinaus entsprechen die Herstellungsschritte, wie sie in den Fig. 9 bis 16 gezeigt sind, jeweils denen, die in den Fig. 1 bis 8 gezeigt sind.
  • Wie aus der Fig. 9 zu ersehen ist, sind Borionen mit großer Dosismenge in die Epitaxialschicht 25 implantiert, um einen P&spplus;-Typ-Isolationsbereich 60 zu bilden, und danach wurde der P-Wannenbereich 26 innerhalb des Isolationsbereiches 60 gebildet. Darauffolgend wurden Phosphorionen mit kleiner Dosismenge implantiert, um einen N-Typ-Wannenbereich 61 mit einem gewünschten Störstoffprofil zu bilden, der als ein Substratbereich eines P-Kanal-MOS-Transistors verwendet wird.
  • Unter Verwendung eines Siliziumnitridfilmes 27 als Maske wird eine lokale Oxidation ausgeführt, um den Feldoxidfilm 28 zu bilden. Bei dieser Ausführungsform bedeckt ein Siliziumnitridfilm 25 einen den Bipolartransistor bildenden Abschnitt, der einen basisbildenden Teil und einen kollektorkontakt-bildenden Teil aufweist, wie dies in der Fig. 10 gezeigt ist.
  • Gemäß dieser Ausführungsform wird nur der Siliziumnitridfilm 27-5 entfernt, und die verbleibenden Filme 27-1 und 27-2 bleiben. Die lokale Oxidation wird wiederum unter diesen Bedingungen ausgebildet, um den Siliziumoxidfilm dick zu machen, welcher den bipolartransistor-bildenden Abschnitt bedeckt. Die belassenen Siliziumnitridfilme 27-1 und 27-2 werden danach entfernt, gefolgt von einer Gateoxidation. Als Ergebnis, und wie in der Fig. 11 gezeigt, sind der P-Wannenbereich 26 und der N-Wannenbereich 61 jeweils mit Gateoxidfilmen 29-2 und 29-1 bedeckt, während der bipolartransistor-bildende Abschnitt mit einem Siliziumoxidfilm 62 abgedeckt ist, der eine größere Dicke als die Gateoxidfilme 29 hat. Dieser Aufbau kann durch die folgenden Schritte erhalten werden: Die Siliziumnitridfilme 27-1, 27- 2 und 27-5 werden gleichzeitig entfernt, und dann wird die thermische Oxidation durchgeführt, gefolgt von dem Entfernen der Oxidationsfilme über den Wannenbereichen 26 und 61, um die Gateoxidation auszuführen.
  • Da der Siliziumoxidfilm 62 dick ist, bildet die selektive Borionenimplantation einen Basisbereich 30, der flacher als der der ersten Ausführungsform ist.
  • Wie in der Fig. 12 gezeigt, ist ein Photoresistfilm 31 mit zwei Öffnungen ausgebildet, und der Oxidfilm 62 wird dann selektiv unter Verwendung des Photoresistfilms 31 als Maske geätzt. Als Ergebnis werden im Film 62 ein Kollektorkontaktloch 32 und ein Emitterkontaktloch 63 geöffnet, um die jeweiligen Teile des Kollektorbereiches und des Basisbereiches 30 freizulegen.
  • Nach dem Entfernen des Photoresistfilms 31 wird über der gesamten Oberfläche, wie in der Fig. 13 gezeigt, ein polykristalliner Siliziumfilm 33 abgeschieden. Phosphor wird in den polykristallinen Siliziumfilm diffundiert. Zu diesem Zeitpunkt ist ein Teil der Siliziumschicht 33, der das Emitterkontaktloch 63 füllt, mit einer Maskenschicht 64, die beispielsweise aus Siliziumoxid hergestellt ist, bedeckt. Daher bildet der Phosphor einen Kollektorkontaktbereich 34, indem er durch das Kontaktloch 32 hindurchgeht, aber er kann nicht durch das Loch 63 hindurchgehen.
  • Wie aus der Fig. 14 zu ersehen ist, ist die polykristalline Siliziumschicht 33 selektiv entfernt. Eine Gateelektrode 40 des N-Kanal-MOS-Transistors, eine Gateelektrode 41 des P- Kanal-MOS-Transistors und eine Kollektorkontaktelektrode 42 des Bipolartransistors werden dabei geformt, und weiterhin wird eine polykristalline Siliziumschicht 65 für eine Emitterelektrode gebildet. Da die Schicht 65 nicht mit Phosphor dotiert ist, ist ihr Widerstand extrem hoch. Die polykristallinen Siliziumelektroden 40 und 42 und die Schicht 65 werden oxidiert, um über diesen dünne Siliziumoxidfilme zu bilden. Danach wird für die darauffolgende selektive Arsenionenimplantation eine Maskenschicht 35 aus Aluminium abgeschieden. Die Maskenschicht 35 hat sowohl eine Öffnung 35 für den N-Kanal-MOS-Transistor als auch eine Öffnung 66 für die Schicht 65. Die Arsenionenimplantation wird durchgeführt, gefolgt von einer Temperbehandlung. Dabei werden ein N-Typ-Sourcebereich 37 und ein Drainbereich 38 gebildet, und weiterhin wird die Verringerung des Widerstandes der Schicht 65 durchgeführt. Arsen diffundiert durch das Emitterkontaktloch 63 in den Basisbereich 30. Als Ergebnis werden ein Emitterbereich 39 und eine Emitterelektrode 65' gebildet.
  • Wie aus der Fig. 15 zu ersehen ist, ist anstatt der Maske 35 eine neue Maskenschicht 43 abgeschieden, und es werden dann Borionen implantiert, gefolgt von einer Temperbehandlung. Als Ergebnis werden ein P-Typ-Sourcebereich 44 und ein Drainbereich 45 und ein P-Typ-Basiskontaktbereich 46 gebildet.
  • Nachdem die Maske 43 entfernt worden ist, wird ein PSG-Film 47 als ein Schutzfilm auf der gesamten Oberfläche abgeschieden, wie dies in der Fig. 16 gezeigt ist. In dem PSG- Film 47 werden Kontaktlöcher geöffnet, um Aluminiumelektroden 49 bis 51 und 54 zu bilden.
  • Gemäß dieser Ausführungsform ist das Kollektorkontaktloch 32 vor dem Abscheiden der polykristallinen Siliziumschicht 33 gebildet, und daher ist der Kollektorwiderstand des Bipolartransistors, wie vorstehend erwähnt, gesenkt. Darüber hinaus ist der Basisbereich 30 mit einem flachen Übergang gebildet, und der Feldoxidfilm 28 zwischen dem Basisbereich 30 und dem Kollektorkontaktbereich 34 (siehe Fig. 2) ist nicht erforderlich, so daß der Bipolartransistor mit verringerter Größe gebildet wird. Die Integrationsdichte ist somit weiter erhöht.
  • Da der Oxidfilm 62 dicker als die Gateoxidfilme 29 ist, können die Arsenionen, die für die flachen Source- und Drainbereiche 37 und 38 implantiert sind, nicht den Basisbereich 30 erreichen. Daher ist das Emitterkontaktloch 63 gleichzeitig mit dem Kollektorkontaktloch 32 gebildet, und Arsen kann durch das Emitterkontaktloch 63 in den Basisbereich 30 diffundieren.
  • Obwohl jede Ausführungsform der vorliegenden Erfindung eine integrierte Bi-CMOS-Schaltung ist, ist die vorliegende Erfindung auch bei einer integrierten Bi-MOS-Schaltung, die einen Bipolartransistor und einen P-Kanal- oder N-Kanal- MOS-Transistor umfaßt, anzuwenden. Anstatt des Siliziumsubstrats kann ein isolierendes Substrat verwendet werden. Bei den vorstehenden Ausführungsformen ist hier der polykristalline Siliziumfilm 33 vor der Musterbildung zum Bilden der Kollektorelektrode 42 und der Gateelektroden 40 und 41 (siehe Fig. 5 und 6 und Fig. 13 und 14) mit Phosphor dotiert. Der polykristalline Siliziumfilm 33 kann jedoch zuerst strukturiert werden, und danach kann Phosphor in die strukturierten polykristallinen Siliziumschichten dotiert werden, um den Kollektorkontaktbereich, die Kollektorelektrode und die Gateelektroden zu bilden. Anstatt eines nicht mit Störstoffen dotierten polykristallinen Siliziumfilms 33 kann ein polykristalliner Siliziumfilm, der mit Störstoffen dotiert ist, verwendet werden.

Claims (3)

1. Verfahren der Herstellung einer integrierten Schaltungsvorrichtung mit einem Bipolartransistor des NPN-Typs, einem ersten Isoliergate-Transistor des N-Kanaltyps und einem zweiten Isoliertortransistor des P-Kanaltyps auf einem einzelnen Wafer (21, 25), mit den Schritten der Ausbildung eines versenkten n&spplus;-Typ-Bereichs (22), entsprechend dem Bereich, in dem der Bipolartransistor auszubilden ist, Ausbildung eines Kollektorbereichs (ein Teil von 25) des Bipolartransistors auf dem versenkten Bereich in dem Wafer, Ausbilden eines ersten Substratbereichs (26) des ersten Isoliergate-Transistors in dem Wafer, Ausbilden eines zweiten Substratbereichs (ein weiterer Teil von 25; 61) des zweiten Isoliergate-Transistors in dem Wafer, Abdecken des Kollektorbereichs und des ersten und des zweiten Substratbereichs mit einem ersten Isolierfilm (29, 62), Ausbilden eines Basisbereichs (30) im Kollektorbereich, Ausbilden eines Kollektor-Kontaktloches (32) in dem ersten Isolierfilm zum Freilegen eines Teils des Kollektorbereichs, Abscheiden einer polykristallinen Siliziumschicht (33), die sich über den ersten Isolierfilm erstreckt, in Kontakt mit dem Teil des Kollektorbereichs über das Kollektor-Kontaktloch, Dotieren von ersten Störstoffen, die für einen N-Typ stehen, in den Kollektorbereich von der polykristallinen Siliziumschicht durch das Kollektorkontaktloch zur Ausbildung eines Kollektorkontaktbereichs (34), Strukturieren der polykristallinen Siliziumschicht zur Ausbildung einer Kollektorelektrode (42) des Bipolartransistors und einer ersten und einer zweiten Gate-Elektrode (40, 41) des ersten bzw. des zweiten Isoliergate-Transistors, selektives Dotieren von zweiten Störstoffen, die für den N-Typ stehen, in den ersten Substratbereich zur Ausbildung von Source- und Drainbereichen (37, 38) des ersten Isoliergate-Transistors, selektives Dotieren von dritten Störstoffen, die für den N- Typ stehen, in den Basisbereich zur Ausbildung eines Emitterbereichs (39) und selektives Dotieren von vierten Störstoffen, die für einen P-Typ stehen, in den zweiten Substratbereich zur Ausbildung von Source- und Drainbereichen (44, 45) des zweiten Isoliergatetransistors,
dadurch gekennzeichnet, daß der Diffusionskoeffizient der ersten Störstoffe größer ist als der Diffusionskoeffizient jedes, des zweiten und des dritten Störstoffes, daß die ersten Störstoffe in den Kollektorbereich derart dotiert werden, daß der Kollektorkontaktbereich (34) den versenkten Bereich (22) nicht erreicht, daß die Schritte des selektiven Dotierens des zweiten und des dritten Störstoffes vor dem Schritt des selektiven Dotierens der vierten Störstoffe durchgeführt werden und daß die den Kollektorkontaktbereich (34) bildenden ersten Störstoffe in den Kollektorbereich durch Wärmebehandlungen rückdiffundiert werden, die zur Ausbildung des Emitterbereichs des Bipolartransistors und der Source- und Drainbereiche des ersten und des zweiten Isoliergate-Transistors ausgeführt werden, so daß der Kollektorkontaktbereich tiefer wird.
2. Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung nach Anspruch 1,
wobei der erste Störstoff Phosphor, der zweite und der dritte Störstoffe Arsen und der vierte Störstoff Bor sind.
3. Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung nach Anspruch 2,
wobei der Schritt des selektiven Dotierens der zweiten Störstoffe gleichzeitig mit dem Schritt des selektiven Dotierens der dritten Störstoffe durchgeführt wird, zur Ausbildung der Source- und Drainbereiche (37, 38) des ersten Isoliergate-Transistors und des Emitterbereichs (39) des Bipolar-Transistors gleichzeitig miteinander.
DE3650248T 1985-10-17 1986-10-17 Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode. Expired - Fee Related DE3650248T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23267185 1985-10-17

Publications (2)

Publication Number Publication Date
DE3650248D1 DE3650248D1 (de) 1995-04-06
DE3650248T2 true DE3650248T2 (de) 1995-10-26

Family

ID=16942969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3650248T Expired - Fee Related DE3650248T2 (de) 1985-10-17 1986-10-17 Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.

Country Status (4)

Country Link
US (1) US4927776A (de)
EP (1) EP0219831B1 (de)
JP (1) JPH0628296B2 (de)
DE (1) DE3650248T2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3787407D1 (de) * 1986-07-04 1993-10-21 Siemens Ag Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung.
JP2565317B2 (ja) * 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
DE68921995T2 (de) * 1988-01-19 1995-12-07 Nat Semiconductor Corp Verfahren zum Herstellen eines Polysiliciumemitters und eines Polysiliciumgates durch gleichzeitiges Ätzen von Polysilicium auf einem dünnen Gateoxid.
US5124817A (en) * 1988-01-19 1992-06-23 National Semiconductor Corporation Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US5093707A (en) * 1988-04-27 1992-03-03 Kabushiki Kaisha Toshiba Semiconductor device with bipolar and cmos transistors
SE461428B (sv) * 1988-06-16 1990-02-12 Ericsson Telefon Ab L M Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena
JPH0348459A (ja) * 1989-04-26 1991-03-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH03155661A (ja) * 1989-08-02 1991-07-03 Nec Corp Ｃｍｏｓトランジスタのｎウェルの製造方法
US5262345A (en) * 1990-01-25 1993-11-16 Analog Devices, Inc. Complimentary bipolar/CMOS fabrication method
US5219784A (en) * 1990-04-02 1993-06-15 National Semiconductor Corporation Spacer formation in a bicmos device
US5231042A (en) * 1990-04-02 1993-07-27 National Semiconductor Corporation Formation of silicide contacts using a sidewall oxide process
FR2663464B1 (fr) * 1990-06-19 1992-09-11 Commissariat Energie Atomique Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
US5281544A (en) * 1990-07-23 1994-01-25 Seiko Epson Corporation Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
US5034351A (en) * 1990-10-01 1991-07-23 Motorola, Inc. Process for forming a feature on a substrate without recessing the surface of the substrate
DE69126596T2 (de) * 1990-11-14 1997-10-02 Samsung Semiconductor Inc BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom
GB2255226B (en) * 1991-04-23 1995-03-01 Intel Corp Bicmos process for counter doped collector
US5629547A (en) * 1991-04-23 1997-05-13 Intel Corporation BICMOS process for counter doped collector
US5158900A (en) * 1991-10-18 1992-10-27 Hewlett-Packard Company Method of separately fabricating a base/emitter structure of a BiCMOS device
EP0901058A1 (de) * 1991-10-30 1999-03-10 Harris Corporation Zweistufiger Stromspiegel
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
US5648288A (en) * 1992-03-20 1997-07-15 Siliconix Incorporated Threshold adjustment in field effect semiconductor devices
JPH07106452A (ja) * 1993-10-04 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5444004A (en) * 1994-04-13 1995-08-22 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
JP2755185B2 (ja) * 1994-11-07 1998-05-20 日本電気株式会社 Ｓｏｉ基板
JPH08172100A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 半導体装置
JP3444002B2 (ja) * 1995-02-14 2003-09-08 ソニー株式会社 半導体装置およびその製造方法
JP3006825B2 (ja) * 1995-03-30 2000-02-07 日本電気株式会社 半導体集積回路装置の製造方法
US6137142A (en) * 1998-02-24 2000-10-24 Sun Microsystems, Inc. MOS device structure and method for reducing PN junction leakage
US20030134479A1 (en) * 2002-01-16 2003-07-17 Salling Craig T. Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147267A (en) * 1981-03-05 1982-09-11 Mitsubishi Electric Corp Manufacture of semiconductor integrated circuit device
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
JPS5931052A (ja) * 1982-08-13 1984-02-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPS59186359A (ja) * 1983-04-08 1984-10-23 Hitachi Ltd 半導体装置
US4637125A (en) * 1983-09-22 1987-01-20 Kabushiki Kaisha Toshiba Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
JPS6080267A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体集積回路装置の製造方法
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors

Also Published As

Publication number Publication date
JPH0628296B2 (ja) 1994-04-13
EP0219831A3 (en) 1989-06-28
EP0219831A2 (de) 1987-04-29
JPS62174966A (ja) 1987-07-31
DE3650248D1 (de) 1995-04-06
EP0219831B1 (de) 1995-03-01
US4927776A (en) 1990-05-22

Similar Documents

Publication Publication Date Title
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE2933849C2 (de)
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE3789350T2 (de) Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE2916364C2 (de)
DE69020708T2 (de) Verfahren zur Herstellung von biMOS-Halbleiterbauelementen mit verbesserter Schnelligkeit und Zuverlässigkeit.
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE69621088T2 (de) Bipolartransistor und Verfahren zur Herstellung
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
EP0071665A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE19520958A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69117988T2 (de) Halbleitervorrichtung mit Ladungstransfer-Bauelement, MOSFETs und Bipolartransistoren - alle in einem einzelnen Halbleitersubstrat gebildet
DE2633714A1 (de) Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee