DE3334153A1 - Verfahren zur herstellung einer halbleitereinrichtung - Google Patents

Verfahren zur herstellung einer halbleitereinrichtung

Info

Publication number
DE3334153A1
DE3334153A1 DE19833334153 DE3334153A DE3334153A1 DE 3334153 A1 DE3334153 A1 DE 3334153A1 DE 19833334153 DE19833334153 DE 19833334153 DE 3334153 A DE3334153 A DE 3334153A DE 3334153 A1 DE3334153 A1 DE 3334153A1
Authority
DE
Germany
Prior art keywords
mask
conductivity type
film
mosfet
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833334153
Other languages
English (en)
Inventor
Shuji Koganei Tokyo Ikeda
Kouichi Kunitachi Tokyo Nagasawa
Yoshio Hachiouji Tokyo Sakai
Norio Kodaira Tokyo Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3334153A1 publication Critical patent/DE3334153A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf ein Verfahren zur Herstellungeiner Halbleitereinrichtung und betrifft insbesondere ein Verfahren zur Herstellung einer MOS-integrierten Schaltungseinrichtung (IC), die aus MOS(Metall-Oxid-Halbleiter)-Transistoren aufgebaut ist.
- CMOS-(komplementäre MOS-)ICs, deren jedes MOS-Transistoren der beiden entgegengesetzten Kanal-Leitfähigkeitstypen, d.h. mit P- und N-Kanälen, enthält , weisen sehr geringe Energieverluste, hohe Arbeitsgeschwindigkeit und ähnliche Vorteile auf und werden für verschiedene Schaltungen verwendet.
Zur Herstellung eines CMOS-IC wird generell das folgende Verfahren angewendet. Zunächst wird auf einem N-SiliziumhaIbleitersübstrat ein polykristalliner Siliziumfilm erzeugt, der zu Gate-Elektroden wird, und in dem Substrat wird ein P-Trogbereich geformt, der selektiv mit einem durch chemischen Niederschlag aus der Dampfphase (CVD) gebildeten Siliziun dioxidfilm (SiO_-Film) bedeckt wird. Unter Verwendung dieses als Maske wird in die nicht mit dem Film bedeckten Bereiche des N-Siliziumsubstrats Bor eindiffundiert, um Source- und Drain-Zonen des P -Typs zu bilden. Danach wird der SiO2-FiIm entfernt, derjenige Oberflächenteil des N-Siliziumhalbleitersubstrats, in dem der P-Trogbereich nicht geformt ist, wird durch erneuten CVD-Niederschlag selektiv mit einem SiO3-FiIm bedeckt, und unter Verwendung dieses SiO2 -FiImS als Maske wird in die Oberfläche des P-Trogbereichs Phosphor zur Erzeugung von Source- und Drain-Bereichen des N-Typs eindiffundiert. Anschließend wird der durch CVD-Niederschlag erzeugte und als Maske beim Eindiffundieren von Phosphor verwendete SiO~-Film entfernt. Daraufhin wird auf der gesamten Substratoberfläche wiederum durch CVD-Nieder-
schlag ein neuer SiO2-FiIm als Passivierungsfilm gebildet. In diesem neuen SiO2-FiIm werden Kontaktlöcher geformt, und auf die gesamte Oberfläche wird ein Al-Film aufgedampft/ der anschließend fotolithografisch zu Al-Elektroden geformt wird.
Die Erfinder haben jedoch festgestellt, daß bei diesem Verfahren das folgende Problem auftritt. Wird der durch CVD-Niederschlag erzeugte SiO2-FiIm durch Ätzen entfernt, so wird auch die darunterliegende SiO2--Feldschicht teilweise geätzt. Infolgedessen tritt in der Oberfläche der SiO-FeId-schicht eine Stufe auf- Wird nun auf der SiO^-Feldschicht eine Al-Verdrahtung oder dergleichen erzeugt, so ergibt sich das Problem, daß die Al-Verdrahtung an der Stufe leicht bricht. Ein Bruch der Al-Verdrahtung tritt besonders deutlieh dann auf, wenn die Verdrahtung eines polykristallinen Siliziumfilms auf der SiO2~Feldschicht ausgebildet wird. Dies kommt daher, daß dann, wenn der durch CVD-Niederschlag erzeugte SiO2-FiIm geätzt wird, die unter der Verdrahtung des polykristallinen Siliziumfilms liegende SiO^-Feldschicht seitlich geätzt bzw. unterätzt wird, so daß die Stufe in der Oberfläche der SiO2-Feldschicht an diesem Teil (d.h. der Abstand von der Oberfläche der Verdrahtung des polykristallinen Siliziumfilms zur seitlich geätzten Oberfläche der SiO2-Feldschicht) abrupter (größer) wird. Dadurch erhöht sich die Gefahr, daß die Al-Verdrahtung infolge der Stufe bricht.
Andererseits ist in den letzten Jahren die Anwendung eines Doppelschicht-Aufbaus von polykristallinen Siliziumfilmen bei einem CMOS-IC untersucht worden. Die Erfinder haben ein solches CMOS-IC mit Doppelschicht-Aufbau untersucht und unter Verwendung des oben beschriebenen herkömmlichen Herstellverfahrens erzeugt. Dabei sind sie auf die folgenden Probleme gestoßen. Die zweite Schicht aus polykristallinem Siliziumfilm, die auf dem gestuften Teil der Oberfläche der SiO2-Feldschicht wie oben beschrieben aufgetragen ist, wird beim Ätzen zur fotolithografischen Her-
stellung des vorgegebenen Musters nicht ausreichend entfernt. Aufgrund des vorhandenen polykristallinen Siliziumfilms fließt daher ein Leckstrom zwischen den Verdrahtungsleitern der zweiten Schicht (Ebene) aus polykristallinen! Siliziumfilm. Zur Lösung dieses Problems hat man daran gedacht, die Verdrahtungsabstände in dem polykristallinen Siliziumfilm groß zu machen. Diese Maßnahme erfordert jedoch viel Verdrahtungsfläche und behindert daher eine Erhöhung der Integrationsdichte.
Bei der Herstellung eines solchen CMOS-IC, das einen Doppelschicht-Aufbau aus polykristallinen Siliziumfilmen aufweist, besteht ferner das Problem eines komplizierten Fertigungsvorgangs, wenn das herkömmliche Verfahren zur Herstellung des CMOS-IC, wie oben beschrieben, so wie es ist angewendet wird. Dies kommt daher, daß, wie oben erläutert, die durch CVD-Niederschlag erzeugten SiO2~Filme jeweils als Masken bei der Erzeugung der Source- und Drain-Bereiche des N -Typs bzw. des P -Typs verwendet werden, und daß außer diesen als Masken dienenden SiO2-Filmen der durch CVD-Niederschlag gebildete neue SiO2-FiIm als Zwischenschicht-Isolierfilm zwischen der ersten und der zweiten Schicht aus polykristallinen Siliziumfilmen dient.
Der Erfindung liegt die Aufgabe zugrunde, Nachteile, wie sie bei vergleichbaren Verfahren nach dem Stand der Technik auftreten, mindestens teilsweise zu beseitigen. Eine speziellere Aufgabe der Erfindung kann darin gesehen werden, ein Verfahren zur Herstellung einer Halbleitereinrichtung anzugeben, bei dem die Entstehung einer Stufe aufgrund unerwünschter Ätzung der Oberfläche einer Feldoxidschicht vermieden wird. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Herstellverfahren anzugeben, . mit dem sich eine Halbleitereinrichtung des Mehrschicht-Aufbaus in einem einfachen Fertigungsverfahren ohne Kompli^- zierung herstellen läßt.
Erfindungsgemäß weist ein Verfahren zur Herstellung
_ 8 _ -·-· - "■· ·-' ···■'"· 3334Ί53
einer Halbleitereinrichtung die folgenden Verfahrensschritte auf: Bedecken eines ersten Halbleiterbereichs eines ersten Leitfähigkeitstyps mit einer ersten Maske, wobei der erste Halbleiterbereich in einem Teil eines Halbleiterkörpers ausgebildet ist, um einen MOSFET eines ersten Kanal-Leitfähigkeitstyps zu erzeugen; und Bedecken eines zweiten Halbleiterbereichs eines zweiten Leitfähigkeitstyps mit einer zweiten Maske, wobei der zweite Halbleiterbereich in einem anderen Teil des Halbleiterkörpers gebildet ist, um einen MOSFET eines ersten Kanal-Leitfähigkeitstyps zu erzeugen. Die erste Maske dient dabei als Maske beim Einbringen eines Störstoffs zur Ausbildung des MOSFETs mit dem ersten Kanal-Leitfähigkeitstyp. Da die erste Maske sich in einer Eigenschaft von einem durch thermische Oxidation des Halbleiterkörpers erzeugte Oxidfilm unterscheidet, wird die darunter liegende Schicht beim Wegätzen der Maske nicht beschädigt. Die zweite Maske dient als Maske beim Einbringen eines Störstoffs zur Erzeugung des MOSFETs mit dem zweiten Kanal-Leitfähigkeitstyp. Diese zweite Maske wird ohne weitere Bearbeitung als Zwischenschicht-Isolierfilm verwendet.
Das erfindungsgemäße Verfahren und weitere Vorteile werden anhand eines bevorzugten Ausführungsbeispiels in Verbindung mit den Zeichnungen näher erläutert; in den Zeichnungen zeigen die Figuren 1A bis 1N jeweils einen Schnitt durch den Aufbau eines CMOS-IC in verschiedenen Stadien des Herstellverfahrens.
Gemäß Fig. 1A wird zunächst eine Hauptfläche eines Siliziumhalbleitersubstrats 1 eines ersten Leitfähigkeitstyps, zum Beispiel des N -Typs (mit einem spezifischen Widerstand von 8 bis 12 Scm) als Halbleiterkörper zur Erzeugung eines Siliziumdioxidfilms (SiO„-Film) 2 einer Dicke von 43 nm thermisch oxidiert. Auf dem SiO^-FiIm 2 wird durch CVD-Niederschlag ein Siliziumnitridfilm (Si-N4-FiIm) 3 gebildet und photolithografisch mit einem Muster versehen, so daß 5 aus dem Si^N.-Film 3 eine oxidations-undurchlässige Maske erzeuat wird.
Anschließend werden unter Verwendung der Maske aus dem Si3N4-FiIm 3 Ionen eines Störstoffs des ersten Leitfähigkeitsoder N-Typs, zum Beispiel Phosphorionen, in die Oberfläche
12 -2 des Substrats 1 mit 125 keV und 2 χ 10 cm implantiert.
Als Ergebnis ersteht eine ionen-implantierte Schicht 4. Ferner wird unter Verwendung des Si N.-Films 3 als Maske derjenige Bereich der Substrathauptfläche, in dem die ionen-implantierte Schicht 4 gebildet ist, örtlich thermisch oxidiert. Somit wird dieser Teil der Substrathauptfläche gemäß Fig. IB mit einem 120 nm dicken SiO3-FiIm 5 bedeckt. Anschließend wird der Si N4-FiIm 3 weggeätzt. Ferner werden Ionen eines Störstoffs des zweiten bzw. P-Leitfähigkeitstyps, zum Beispiel Borfluoridionen (BF ), wie sie in Fig. 1C mit der Bezugsziffer 6 bezeichnet sind, mit 60 keV und 3 χ 10 ein implantiert. Dabei wird der Dickenunterschied zwischen dem SiO9-FiIm 2 und dem SiO-FiIm 5 ausgenutzt, so daß sich eine borimplantierte Schicht 7 gemäß Fig. 1C nur unter dem dünnen SiOx-FiIm 2 bildet.
Im nächsten Schritt werden die Störstoffe der ionenimplantierten Schichten 4 und 7 durch eine sechs-stündige Wärmebehandlung bei 1200°C in nicht-oxidierender Atmosphäre, zum Beispiel Stickstoffgas (N„), tief eindiffundiert. Auf diese Weise werden gemäß Fig. 1D ein N-Trogbereich 8 als erster Halbleiterbereich und ein P -Trogbereich 9 als zweiter Halbleiterbereich gebildet. Der erste Trogbereich dient zur Erzeugung eines MOSFETs eines zweiten oder P-Kanalleitfähigkeitstyps, während der zweite Trogbereich 9 zur Erzeugung eines MOSFETs eines ersten oder N-Kanalleitfähigkeitstyps dient. Anschließend wird auf der gesamten Oberfläche durch CVD-Niederschlag ein oxidations-undurchlässiger Si-N4-FiIm 10 ausgebildet.
Sodann wird gemäß Fig. 1E der Si3N4-FiIm 10 photolithographisch zu einem Muster bearbeitet, das Bereiche zur Ausbildung der Bauelemente bestimmt. Ferner werden Ionen eines P-Störstoffs, zum Beispiel Borfluoridionen (BF ), die in Fig. 1E mit 11 bezeichnet sind, nur durch den dünnen
SjO2-PiIm 2 m.it 6O keV und 3 χ 10 cm in das Silizium substrat 1 implantiert. Dabei dienen der Si N.-Film 10 und der SiO-FiIm 5 als Masken. Auf diese Weise entsteht eine ionen-implantierte Schicht 12 als Kanalstopper. Im nächsten Schritt wird unter Verwendung des Si-.N.-Films 10 als Maske das Siliziumsubstrat örtlich thermisch oxidiert, so daß auf ausgewählten Bereichen eine etwa 950 nm dicke SiO„-Feldschicht 14 aufwächst. Gleichzeitig wird der Störstoff der ionen-implantierten Schicht 12 zur Ausbildung eines P-Kanalstopperbereichs 13 diffundiert. Danach werden der Si N -Film 10 und die darunter gelegenen SiO„-Filme 2 und 5 weggeätzt. Dadurch werden diejenigen Oberflächenteile des N-Siliziumsubstrats, die den Bereichen zur Ausbildung von Bau- oder Schaltungselementen entsprechen, freigelegt. Durch thermische Oxidation der freiliegenden Oberflächenteile werden etwa 3 5 nm dicke Gate-Oxidfilme auf denjenigen Bereichen erzeugt, von denen der Si3N4-FiIm 10 die SiO -Filme 2 und 5 entfernt worden sind. Dieser Zustand ist in Fig. 1F gezeigt. Die mit den Gate-Oxidfilmen 15 versehenen Teile des P -Trogbereichs 9 und des N-Trogbereichs 8 sollen als Schaltungselementbereiche bezeichnet werden.
Als nächstes wird auf den gesamten Oberflächen der Schaltungselementbereiche und der SiO -Feldschicht 14 ein 400 nm dicker polykristalliner Siliziumfilm einer ersten Ebene durch CVD-Niederschlag aufgebracht. In diesen polykristallinen Siliziumfilm wird als Störstoff Phosphor eingebracht, um seinen spezifischen Widerstand herabzusetzen. Sodann wird der polykristalline Siliziumfilm photolithographisch zu einem Muster aus polykristallinen Siliziumschichten geformt, die die Gate-Elektroden 16, 17 der jeweiligen MISFETs sowie eine polykristalline Siliziumverdrahtungsleitung 18 der ersten Ebene bilden, wie dies in Fig. 1G gezeigt ist. Vor der Ausbildung der polykristallinen Siliziumschichten können in die Oberflächen der Schaltungselementbereiche Borionen zur Steuerung der Schwellenspannungen Vth der MISFETs implantiert werden.
Anschließend wird 10 min lang eine Dampfoxidation bei 875 C durchgeführt, um auf den Oberflächen der polykristallinen Siliziumschichten 16, 17 und 18 etwa 40 ran dicke Siliziumdioxidfilme 23 zu erzeugen.
Sodann wird auf dem P -Trogbereich 9 und dem N-Trogbereich 8 (auf der gesamten Substratoberfläche) durch CVD-Niederschlag ein Si3N4-FiIm 19 gebildet. Dieser Film kann sich in seinen Eigenschaften von dem darunter liegenden Isolierfilm, daß heißt der SiO^-Feldschicht, unterscheiden. Mit anderen Worten kann der Film 19 eine andere Ätzgeschwindigkeit aufweisen als die SiO_-Feldschicht. Unter Verwendung von Photoresistschichten als Maske wird der Si-N4-FiIm 19 durch einen Plasma-Ätzvorgang unter Verwendung eines Gases aus CF + 0 selektiv entfernt, so daß ein Muster vorgegebener Form entsteht. Dabei werden auf Grund der unterschiedlichen Ätzgeschwindigkeiten die darunter liegenden Filme aus der SiO2~Feldschicht 14 usw. nicht geätzt. Auf diese Weise wird eine Maske gebildet, die den N-Trogbereich 8 bedeckt und zum Einbringen eines N-Störstoffs in das Substrat dient.
Unter Verwendung des Si3N4-FiImS 19 als erste Maske wird in diesem Zustand ein Ionenstrahl 20 eines N-Störstoffs,
16 —2 —
vorzugsweise Arsen, mit 80 keV und 10 cm in den P Trogbereich 9 gerichtet. Sodann werden in den auf beiden Seiten der Gate-Elektrode 17 gelegenen Oberflächenteilen des P -Trogbereichs 9 arsen-implantierte Schichten 21 und erzeugt, die die Source- und Drain-Bereiche bilden. Dieser Zustand ist in Fig. 1H dargestellt. Als Verfahren zum Einbringen dieses Störstoffs ist Ionenimplantation günstig, doch kann man sich auch der Diffusion bedienen. In diesem Fall muß der SiO-FiIm 15 auf denjenigen Oberflächenteilen des P -Trogbereichs 9, in denen die Source- und Drain-Bereiche erzeugt werden sollen, vor der Diffusion selektiv entfernt werden.
Anschließend wird gemäß Fig. 11 auf den gesamten Oberflächen des N-Trogbereichs 8 und des P -Trogbereichs 9 (auf der gesamten Substratoberfläche) durch CVD-Niederschlag
ein SiO0-FiIm 24 erzeugt. Dieser Film dient als Zwischenschicht-Isolierfilm zwischen den polykristallinen Siliziumschichten der ersten und der zweiten Ebene. Er kann auch durch einen Phosphorsilikatglasfilm (PSG) ersetzt sein. Wesentlich ist, daß sich der Film 24 in der Ätzgeschwindigkeit von dem darunter liegenden Si^N.-Film 19 unterscheiden kann. Dadurch wird dann, wenn der Si-N.-Film 19 entfernt wird, eine Beschädigung des als Zwischenschicht-Isolierfilm zu verwendenden Films ähnlich wie bei der SiO -Feldschicht 1.4 verhindert.
Wie in Fig. U gezeigt, wird nur derjenige Teil des SiO -Films 24, der auf dem N-Trogbereich 8 liegt, unter Verwendung eines HF und NH.F in einem Mischungsverhältnis von 1 : 6 enthaltenden Ätzmittels weggeätzt. Sodann wird der unter diesem Teil liegende Si-N.-Film 19 durch einen Plasma-Ätzvorgang und unter Verwendung eines Gases von CF. + 0 entfernt. Dabei sollte der ungeätzt bleibende Endabschnitt des SiO„-Films 24, wie in Fig. U gezeigt, auf dem verbleibenden Abschnitt des Si^N -Films 19 liegen.
Auf diese Weise wird zuverlässig verhindert, daß in der SiO -Feldschicht 14 auf Grund der Ätzung des SiO2-FiImS 24 eine Stufe auftritt. Durch Tempern des so gebildeten Aufbaus in nicht-oxidierender Atmosphäre, zum Beispiel in einer Stickstoffatmosphäre, wird der Störstoff der arsenimplantierten Schichten 21, 22 einer Eintreib-Diffusion unterworfen, um den Source-Bereich 25 und den Drain-Bereich 26 des N-Typs zu erzeugen. Damit ist der N-Kanal-MOSFET, bei dem es sich um den MOSFET des ersten Kanalleitfähigkeitstyps handelt, fertig. Unter Verwendung der zweiten Maske aus dem SiO-FiIm 24, der auf dem P -Trogbereich 9 verblieben ist, wird ferner die Oberfläche des N-Trogbereichs
15 -2 8 mit Borionen 27 mit 30 keV und 1,5 χ 10 cm bestrahlt.
Unter Verwendung der Gate-Elektrode 16 und des SiO_-Films 23 an deren Seitenfläche als Maske werden zu beiden Seiten der Gate-Elektrode 16 bor-implantierte Schichten 28 und 29
erzeugt, die die Source- bzw. Drain-Bereiche bilden.
Nachdem die auf dem Sourcebereich 25 und dem Drainbereich 26 sowie der polykristallinen Siliziumverdrahtungsleitung 18 liegenden SiO„-Filme 24, 23 und 15 photolithographisch entfernt worden sind, wird auf der gesamten Oberfläche gemäß Fig. 1K durch CVD-Niederschlag ein 200 nm dicker polykristalliner Siliziumfilm 30 der zweiten Ebene aufgetragen.
Der polykristalline Siliziumfilm 30 wird anschließend photolithographisch bearbeitet, um die in Fig. 1L gezeigten polykristallinen Siliziumschichten 31, 32, 33 und 34 der zweiten Ebene zu erzeugen. Die polykristallinen Siliziumschichten 31 und 34 werden durch Einbringen eines Störstoffs, zum Beispiel Phosphor, mit niedrigem spezifischen Widerstand versehen und als Verdrahtungsleitungen benutzt. Die Verdrahtungsleitungen aus dem polykristallinen Siliziumfilm der zweiten Ebene, etwa die polykristallinen Siliziumschichten 31 und 34, werden nur auf dem P-Trogbereich angeordnet. Teile der polykristallinen Siliziumschichten 31 und 3 4 können dabei ohne Einbringen des Störstoffs als hochohmige Widerstandselemente verwendet werden. In die polykristallinen Siliziumschichten 32 und 33 wird kein Störstoff eingebracht. Diese Schichten werden mit niedrigem spezifischen Widerstand durch Diffusion von Al-Atomen aus der Al-Verdrahtung versehen, die in einem späteren Verfahrensschritt angeschlossen wird. Die Anwesenheit der polykristallinen Siliziumschichten 32 und 33 erleichtert die Ausbildung von Kontaktlöchern.
Anschließend werden, wie in Fig. 1M gezeigt, ein Si0„-FiIm 35 und ein Phosphorsilikatglasfilm 36 durch CVD-Niederschlag aufgetragen, die dann zur Erzeugung von Kontaktlöchern 40, 41, 42, 43 und 44 photolithographisch bearbeitet werden. Danach erfolgt ein Tempern 20 min lang bei 95O°C in einer Stickstoffatmosphäre.
Durch diese Temperung werden die bor-implantierten Schichten 28 und 29 einer Eintreib-Diffusion unterzogen,
wodurch der Source-Bereich 37 und der Drain-Bereich 38 des P*-Typs gebildet werden. Damit ist der P-Kanal-MOSFET, bei dem es sich um den MOSFET des zweiten Kanalleitfähigkeitstyps handelt, fertig.
Anschließend wird gemäß Fig. 1N Aluminium durch Vakuumaufdampfung aufgebracht und zur Herstellung von Aluminium-Verdrahtungsleitungen 50, 51, 52, 53 und 54 photolithographisch bearbeitet. Nach einem Tempern des soweit hergestellten Aufbaus 60 min lang bei 450 C in Wasserstoffgas (H„) wird die gesamte Oberfläche mit einem abschließenden Passivierungsfilm, beispielsweise einem durch Plasma-CVD-Niederschlag gebildeten Siliziumnitridfilm, bedeckt. Damit ist das Herstellverfahren beendet.
Im Rahmen der vorliegenden Erfindung dient der Si N Film 19 , der eine andere Ätzgeschwindigkeit aufweist als die SiO„-Feldschicht 14, als erste Maske beim Ionen-Implantieren des N-Störstoffs in den zweiten Trogbereich 9 des P -Typs indem in Fig. 1H veranschaulichten Verfahrensschritt. Daher wird beim Entfernen des Si_N.-Films 19 die darunter
liegende SiO_-Feldschicht 14 nicht geätzt. Ferner verbleibt der SiO2-CVD-FiIm 24, der als zweite Maske bei der Ionenimplantation des P-Störstoffs in den ersten Trogbereich des N-Typs dient, als Zwischenschicht-Isolierfilm auch nach der Ionenimplantation des P-Störstoffs.Daher wird die darunter liegende SiO2~Feldschicht 14 nicht geätzt. Infolgedessen entsteht in der Oberfläche der SiO -Feldschicht 14 keine stufe, so daß sich ein Brechen der auf der SiO^-Schicht gebildeten Al-Verdrahtungsleitung in Folge der Stufe sowie das Auftreten von Leckströmen zwischen den polykristallinen Siliziumverdrahtungsleitungen verhindern lassen. Ferner wird das Verfahren nicht kompliziert, da im Gegensatz zum Stand der Technik durch das Entfernen der zweiten Maske beim Einbringen des P-Störstoffs kein neuer Zwischenschicht-Isolierfilm gebildet wird. Die Erfindung ist besonders 5 wirksam beim Herstellen eines CMOS-IC mit Doppelschicht-Aufbau aus polykristallinen! Silizium, da sich dieser Aufbau
erzeugen läßt, ohne das Verfahren zu komplizieren.
Die Erfindung beschränkt sich nicht auf das obige Ausführungsbeispiel, sondern läßt sich auf verschiedene Weise abändern. Das Ausführungsbeispiel ist zwar anhand eines Doppelschicht-Aufbaus unter Verwendung von polykristallinen Filmen beschrieben worden, doch läßt sich die Erfindung beispielsweise auch bei der Herstellung eines Mehrschicht-Aufbaus aus einem Material anwenden, das von dem polykristallinen Siliziumfilm verschieden ist,
10' beispielsweise eines Mehrschicht-Aufbaus mit Schichten aus hochschmelzenden Metallen wie etwa Molybdän und Tantal oder auch eines Mehrschicht-Aufbaus mit Schichten aus hochschmelzendem Metall und aus polykristallinem Silizium. Ferner ist das obige Ausführungsbeispiel so erläutert worden, daß zuerst eine Ionenimplantation des N -Störstoffs durchgeführt wird, um den N-Kanal-MOSFET als MOSFET des ersten Kanalleitfähigkeitstyps zu erzeugen, woraufhin die Ionenimplantation des P -Störstoffs zur Erzeugung des P-Kanal-MOSFETs als MOSFET des zweiten Kanalleitfähigkeitstyps erfolgt. Auch der umgekehrte Fall ist jedoch möglich, bei dem nach Erzeugung der Source- und Drain-Bereiche eines P-Kanal-MOSFETs als MOSFET des ersten Kanalleitfähigkeitstyps die Source- und Drain-Bereiche eines N-Kanal-MOSFETs als MOSFET des zweiten Kanalleitfähigkeitstyps erzeugt werden. In diesem Fall wird ein auf dem P-Kanal-MOSFET gebildeter Isolierfilm als Maske zur Erzeugung der Source- und Drain-Bereiche des N-Kanal-MOSFETs verwendet, und dieser Film wird unverändert belassen und als Zwischenschicht-Isolierfilm verwendet.
Der in Fig. 1H gezeigte Si N.-Film 9 kann auch durch einen polykristallinen Siliziumfilm ersetzt werden. Wesentlich ist, daß der Film 19 sich in der Ätzgeschwindigkeit von der darunter liegenden SiO -Feldschicht unterscheidet. Bei dem in Fig. 1H dargestellten Verfahrensschritt kann es sich bei dem Oxidfilm, der auf der Oberflächen der polykristallinen Siliziumfilme 16, 17 und 18 gebildet wird,
um einen durch CVD-Niederschlag erzeugten SiO„~Film an Stelle des oben beschriebenen, durch Dampfoxidation hergestellten Films handeln. Da jedoch bei einem solchen durch CVD-Niederschlag gebildeten SiO-FiIm die Gefahr einer Uberätzung besteht, ist der durch thermische Oxidation erzeugte Film günstiger.
Als Material 24 für die in Fig. 11 gezeigte zweite Maske muß ein Film gewählt werden, der als Zwischenschicht-Isolierfilm verwendet werden kann, hohe Qualität aufweist und gut abdeckt. Während der in dem obigen Ausführungsbeispxel erwähnte, durch CVD-Niederschlag erzeugte SiO_-Film ein günstiges konkretes Material darstellt, ist beispielsweise auch ein PSG-FiIm günstig. Dagegen eignet sich ein Si^N.-FiIm als Zwischenschicht-Isolierfilm nicht, da er an der Grenzfläche Ladungen einfängt. Ferner können die in den Figuren 11 und U dargestellten Verfahrensschritte auch durch die nachstehende Maßnahme ausgeführt werden. Nach dem Implantieren der N-Störstoffionen 20 in die Oberfläche des P -Trogbereichs 9 unter Verwendung des Si3N4-FiImS 19 als erste Maske gemäß Fig. 1H wird dieser Si N4-FiIm 19 mit heißer Phosphorsäure entfernt, woraufhin der SiO„-Film zur Erzeugung der zweiten Maske durch CVD-Niederschlag auf den gesamten Oberflächen des N-Trogbereichs 8 und des P Trogbereichs 9 ausgebildet wird. Danach wird der SiO„-Film 24 auf dem N-Trogbereich 8 selektiv entfernt, um im wesentlichen den gleichen Aufbau wie in Fig. U zu erhalten.
Die vorstehend beschriebene Erfindung ist besonders effektiv bei Anwendung auf einen statischen Speicher mit wahlfreiem Zugriff (RAM), bei dem Speicherzellen aus N-Kanal-MOSFETs in einem P-Trogbereich aufgebaut und Lastwiderstände aus einem polykristallinen Siliziumfilm gebildet sind und eine CMOS-Schaltung als peripherer Schaltkreis dienst (vergleiche die japanische Patentanmeldung Nr. 56-15733), um die Leistungsverluste niedrig zu machen. In diesem Fall werden die Lastwiderstände der Speicherzellen und die zugehörigen Verdrahtungen aus der polykristallinen
"324153
Siliziumschicht der zweiten Ebene erzeugt. Dabei wird eine polykristalline Siliziumschicht, die die Gate-Elektrode
eines die CMOS-Schaltung des peripheren Schaltkreises
bildenden MOSFETs ergeben soll, gleichzeitig mit der polykristallinen Siliziumschicht der ersten Ebene erzeugt,
die die MOSFETs für die Speicherzellen ergibt. In der
periph^ren Schaltung ist die polykristalline Siliziumschicht der zweiten Ebene unnötig. Als Isolierschicht zwischen
den polykristallinen Siliziumschichten der zweiten und der ersten Ebene, wobei die letztere die Gate-Elektroden der
N-Kanal-MOSFETs der Speicherzellen bildet, eine bei
der Diffusion eines P-Störstoffs verwendete Maske benutzt. Auf diese Weise läßt sich ein statischer RAM mit niedrigen Energieverlusten herstellen, ohne daß komplizierte Verfahren angewendet werden müßten. Die Erfindung ist nicht nur auf
den oben beschriebenen statischen RAM anwendbar, sondern
auch auf integrierte Halbleiterschaltungen, bei denen eine CMOS-Schaltung und bipolare Transistoren auf dem gleichen
Substrat vorgesehen sind. Im übrigen ist die Erfindung auf jede beliebige, aus einem CMOS-Schaltkreis gebildete HaIbleitereinrichtuna anwendbar.
PS/CG
-42- Leerseite

Claims (8)

  1. I'ATENTANWÄh'IK ; : · ; - ; .. STREHL SCHÜBEL-liÖPF SCHULZ
    WIDENMAYERSTKASSE 17. I)-HOOO MÜNCHEN 22
    HITACHI, LTD.
    DEA-26 173
    21. September 1983
    Verfahren zur Herstellung einer Halbleitereinrichtuna
    PATENTANSPRÜCHE
    Verfahren zur Herstellung einer Halbleitereinrichtung, gekennzeichnet durch folgende Verfahrensschritte:
    (a) Herstellen eines Halbleiterkörpers (1), der in seiner Hauptfläche einen ersten Halbleiterbereich (8) eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich (9) eines zweiten Leitfähigkeitstyps enthält, wobei die Hauptfläche durch einen mittels thermischer Oxidation des Halbleiterkörpers (1) erzeugten dicken Oxidfilm (14) in eine Vielzähl von Bereichen isoliert ist,
    (b) Bedecken des ersten Halbleiterbereichs (8) mit einer ersten Maske (19), die eine andere Ätzgeschwindigkeit hat als der Oxidfilm (14),
    (c) selektives Einbringen eines Störstoffs (20) des ersten Leitfähigkeitstyps in den zweiten Halbleiterbereich, (9) unter Verwendung der ersten Maske (19),
    (d) Bedecken des zweiten Halbleiterbereichs (9) mit
    einer zweiten Maske (24), die eine andere Ätzgeschwindigkeit aufweist als die erste Maske (19),
    (e) Wegätzen der ersten Maske (19) mit Ausnahme der mit der zweiten Maske (24) bedeckten Teile, und
    (f) selektives Einbringen eines Störstoffs (27) des
    zweiten Leitfähigkeitstyps in den ersten Halbleiterbereich ; (8) unter Verwendung der zweiten Maske (24).
  2. 2.. Verfahren nach Anspruch 1, gekennzeichnet durch die weiteren Verfahrensschritte:
    (g) Ausbilden eines Gate-Oxidfilms (15), der dünner ist als der dicke Oxidfilm (14), auf Bereiche der Hauptfläche, die nicht mit dem dicken Oxidfilm (14) versehen sind, durch thermische Oxidation des Halbleiterkörpers (1) nach Durchführung des Verfahrensschrittes (a) ,
    (h) selektive Ausbildung einer Leiterschicht (16, 17, 18) auf dem dünnen Oxidfilm (15) nach Durchführung des Verfahrensschrittes (g), wobei die Leiterschicht als Maske (16, 17) beim Einbringen der Störstoffe (20, 27) in den Verfahrensschritten (c) und (f) sowie als Gate-Elektroden dient,
    (i) wobei der Verfahrensschritt (c) die Einleitung von Störstoff (20) zur Erzeuaung eines Source- oder Drain-Bereichs
    (21, 22) eines MOSFETs eines ersten Kanalleitfähigkeitstyps umfaßt,
    (j) wobei der Verfahrensschriftt (f) das Einbringen von Störstoff (27) zur Erzeugung eines Source- oder Drainbereichs (28, 29) eines MOSFETs eines zweiten Kanalleitfähigkeitstyps umfaßt, und
    (k) selektives Aufbringen einer polykristallinen Silizium-Schicht (30; 31...34) auf der zweiten Maske (24) nach Durchführung des Verfahrensschrittes (f).
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß der erste Leitfähigkeitstyp ein N-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp ein P-Leitfähigkeitstyp ist und daß ' der MOSFET des ersten Kanalleitfähigkeitstyps ein N-Kanal-MOSFET und der MOSFET des zweiten Kanalleitfähigkeitstyp ein P-Kanal-MOSFET ist.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß Teile der polykristallinen Siliziumschicht (31, 34) einen niedrigen spezifischen Widerstand, andere Teile einen hohen spezifischen Widerstand aufweisen.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß die Halbleitereinrichtung als Halbleiterspeicher verwendet wird, der aus den N-Kanal-MOSFETs und den Teilen der polykristallinen Siliziumschicht (31, 34) mit hohem Widerstand aufgebaute Speicherzellen enthält.
  6. 6. Vorfnhron nach οι nein flor Ansprüche 1 bis 5, dadurch Gekennzeichnet , daß die Leiterschicht (16, 17, 18) aus einer polykristallinen Siliziumschicht hergestellt wird.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß die erste Maske (19) aus einem Siliziumnitridfilm hergestellt wird.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß die zweite Maske (24) aus einem Siliziumdioxidfilm oder einem Phosphorsilikatglasfilm hergestellt wird.
DE19833334153 1982-09-24 1983-09-21 Verfahren zur herstellung einer halbleitereinrichtung Withdrawn DE3334153A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57164832A JPS5955054A (ja) 1982-09-24 1982-09-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE3334153A1 true DE3334153A1 (de) 1984-03-29

Family

ID=15800773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833334153 Withdrawn DE3334153A1 (de) 1982-09-24 1983-09-21 Verfahren zur herstellung einer halbleitereinrichtung

Country Status (10)

Country Link
US (1) US4549340A (de)
JP (1) JPS5955054A (de)
KR (1) KR910006674B1 (de)
DE (1) DE3334153A1 (de)
FR (1) FR2533749B1 (de)
GB (1) GB2128401B (de)
HK (1) HK71187A (de)
IT (1) IT1167659B (de)
MY (1) MY8700604A (de)
SG (1) SG37487G (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116167A (ja) * 1983-11-29 1985-06-22 Toshiba Corp 半導体記憶装置及びその製造方法
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4642878A (en) * 1984-08-28 1987-02-17 Kabushiki Kaisha Toshiba Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
ATE45248T1 (de) * 1984-12-13 1989-08-15 Siemens Ag Verfahren zum herstellen einer die aktiven bereiche einer hochintegrierten cmos-schaltung trennenden isolation.
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
JPH01151268A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp 半導体装置の製造方法
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
JPH03155661A (ja) * 1989-08-02 1991-07-03 Nec Corp Ｃｍｏｓトランジスタのｎウェルの製造方法
GB2237445B (en) * 1989-10-04 1994-01-12 Seagate Microelectron Ltd A semiconductor device fabrication process
EP0511877A1 (de) * 1991-05-01 1992-11-04 STMicroelectronics, Inc. Herstellung von CMOS-Vorrichtungen
US5187114A (en) * 1991-06-03 1993-02-16 Sgs-Thomson Microelectronics, Inc. Method of making SRAM cell and structure with polycrystalline P-channel load devices
US5204279A (en) * 1991-06-03 1993-04-20 Sgs-Thomson Microelectronics, Inc. Method of making SRAM cell and structure with polycrystalline p-channel load devices
US5525823A (en) * 1992-05-08 1996-06-11 Sgs-Thomson Microelectronics, Inc. Manufacture of CMOS devices
US5292681A (en) * 1993-09-16 1994-03-08 Micron Semiconductor, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
US5731218A (en) * 1993-11-02 1998-03-24 Siemens Aktiengesellschaft Method for producing a contact hole to a doped region
JP2934738B2 (ja) * 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
JPH09260510A (ja) * 1996-01-17 1997-10-03 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11330385A (ja) 1998-05-20 1999-11-30 Mitsumi Electric Co Ltd Ｃｍｏｓデバイス
JP3890254B2 (ja) * 2002-05-07 2007-03-07 沖電気工業株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1918054A1 (de) * 1968-04-10 1969-10-23 Comp Generale Electricite Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2127569A1 (de) * 1970-06-25 1971-12-30 Western Electric Co Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten Halbleiterschaltungen
DE2352762A1 (de) * 1972-11-01 1974-05-16 Ibm Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE2435905B2 (de) * 1974-07-25 1976-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer halbleiteranordnung
US4208781A (en) * 1976-09-27 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
CA1017073A (en) * 1974-06-03 1977-09-06 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
JPS53115173A (en) * 1977-03-18 1978-10-07 Hitachi Ltd Production of semiconductor device
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
JPS5513953A (en) * 1978-07-18 1980-01-31 Fujitsu Ltd Complementary integrated circuit
JPS56124270A (en) * 1980-03-05 1981-09-29 Hitachi Ltd Manufacture of semiconductor device
JPS56150853A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Manufacture of semiconductor device
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4382827A (en) * 1981-04-27 1983-05-10 Ncr Corporation Silicon nitride S/D ion implant mask in CMOS device fabrication
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
US4409726A (en) * 1982-04-08 1983-10-18 Philip Shiota Method of making well regions for CMOS devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1918054A1 (de) * 1968-04-10 1969-10-23 Comp Generale Electricite Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2127569A1 (de) * 1970-06-25 1971-12-30 Western Electric Co Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten Halbleiterschaltungen
DE2352762A1 (de) * 1972-11-01 1974-05-16 Ibm Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE2435905B2 (de) * 1974-07-25 1976-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer halbleiteranordnung
US4208781A (en) * 1976-09-27 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen

Also Published As

Publication number Publication date
SG37487G (en) 1987-07-24
GB2128401A (en) 1984-04-26
GB8325513D0 (en) 1983-10-26
GB2128401B (en) 1986-02-26
IT1167659B (it) 1987-05-13
US4549340A (en) 1985-10-29
IT8322981A0 (it) 1983-09-23
FR2533749A1 (fr) 1984-03-30
KR840005928A (ko) 1984-11-19
FR2533749B1 (fr) 1986-03-28
KR910006674B1 (ko) 1991-08-30
MY8700604A (en) 1987-12-31
JPS5955054A (ja) 1984-03-29
HK71187A (en) 1987-10-09

Similar Documents

Publication Publication Date Title
DE3685970T2 (de) Verfahren zum herstellen eines halbleiterbauelements.
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3106202C2 (de)
DE19527131B4 (de) Halbleitervorrichtung mit einer T-förmigen Gatestruktur und Verfahren zu deren Herstellung
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE2620155C2 (de)
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE2933849C2 (de)
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE2916364C2 (de)
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2707652A1 (de) Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3312720C2 (de)
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
DE3132809A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3887025T2 (de) Methode zur Herstellung von CMOS EPROM-Speicherzellen.
DE3131240A1 (de) Halbleitervorrichtungen und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination