DE2923737A1 - Passivierung eines integrierten schaltkreises - Google Patents

Passivierung eines integrierten schaltkreises

Info

Publication number
DE2923737A1
DE2923737A1 DE19792923737 DE2923737A DE2923737A1 DE 2923737 A1 DE2923737 A1 DE 2923737A1 DE 19792923737 DE19792923737 DE 19792923737 DE 2923737 A DE2923737 A DE 2923737A DE 2923737 A1 DE2923737 A1 DE 2923737A1
Authority
DE
Germany
Prior art keywords
layer
contact openings
psg
sealing layer
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792923737
Other languages
English (en)
Inventor
Robert Herman Dawson
George Luther Schnable
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2923737A1 publication Critical patent/DE2923737A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft eine Passivierung eines einen Halbleiterkörper mit in diesem gebildeten Halbleiterbauelementen enthaltenden, integrierten Schaltkreises. Sie bezieht sich ferner auf ein Verfahren zum Passivieren eines einen Halbleiterkörper mit darin gebildeten Halbleiterbauelementen enthaltenden integrierten Schaltkreises, insbesondere zum Herstellen des die Passivierung darstellenden Passivieraufbaus.
Die Verwendung einer Phosphorsilikatglas-Schicht (PSG-Schicht), welche sowohl vor als auch nach dem Einbringen von zu darunter befindlichen dotierten Halbleiterzonen führenden Kontaktöffnungen über die Oberfläche des Halbleitersubstrats zum Fließen gebracht wird bzw. worden ist, ist seit mehreren Jahren in der HalbleiterIndustrie bekannt. Solche dotierten, konturierten Glasschichten werden wegen der zum Herstellen solcher Schichten und nach dem Herstellen der Schichten angewendeten Verfahren als "Reflow-Schichten" oder "Reflow-Gläser" bezeichnet. Im allgemeinen waren bisher benutzte Reflow-Gläser mit 7 bis 10 Gew. % Phosphor dotiert. Solche Gläser werden durch chemisches Aufdampfen auf die Substratoberfläche aufgebracht und dann auf der Oberfläche des Substrats in einem auf zwischen etwa 1050 und 10750C erhitzten Ofen, in den Phosphoroxychlorid-Dampf (POCl^) geleitet wird, zum Fließen gebracht. Beim Fließen rinnt und sinkt das Glas in Hohlräume bzw. Poren des Substrats, so daß die Oberfläche geglättet und schroffe Oberflächenbereiche vergleichmäßigt konturiert und gerundet werden.
Eine Folge der Wirkung des POCl, ist, daß die äußere Schicht des Glases im allgemeinen einen sehr hohen Phosphorgehalt aufweist. Bisher wurde die phosphorreiche äußere Schicht im allgemeinen durch Ätzen oder durch Behandeln des Substrats in kochendem Wasser abgetragen.
909851/0818
Nach dem Fljs3en des Glases wird auf die Oberfläche des Glases eine Fotolackschicht aufgebracht und dann begrenzt. Das Glas wird anschließend zum Bilden von Kontaktöffnungen geätzt, wobei steile Ränder mit scharfen Kanten an der Oberseite der Öffnung entstehen. Zum Entfernen der scharfen Kanten wird das Glas ein zweites Mal zum Fließen, d.h. zum "Reflow" gebracht, so daß die scharfen Kanten geglättet und die stellen Ränder gerundet werden und demgemäß jedes auf die Oberfläche des Substrats aufgebrachte Metall auf glatten Konturen und nicht mehr auf scharfen Rändern liegt. Normalerweise wird der "Reflow"-Vorgang in einer nichtoxidierenden Atmosphäre , zum Beispiel in Stickstoff, bei Temperaturen zwischen etwa 1050 und 11000C während einer Zeitdauer zwischen etwa 1 und 10 Minuten ausgeführt. Höhere Temperaturen und/oder längere Behandlungszeiten werden zu entsprechendem Fließen von PSG-Schichten mit niedrigerem Phosphorgehalt benötigt.
Es wird vermutet, daß bestimmte Arten der Korrosion von Aluminium die zu Schwierigkeiten bei der Langzeit-Zuverlässigkeit von integrierten Schaltkreisen mit Aluminium-Metallisierung führen,durch aus in kondensiertem Wasserdampf gelöstem Phosphoroxid entstandener Phosphorsäure verursacht werden. Es wäre daher wünschenswert, den Anteil der Phosphorzusätze in der PSG-Schicht bzw. in dem PSG-FiIm unter 7 % zu senken. Bisher bedeutete jede Verminderung des Anteils der Phosphorzusätze unter 7 % eine Verschlechterung der topologischen Konturierung der Oberfläche, weil die PSG-Schicht oder der "Film" bei niedriger Phosphor-Konzentration nicht mehr entsprechend gut fließt.
Es ist ferner bekannt, daß PSG-Filme in Gegenwart von Wasserdampf leichtflüssiger werden. Beim "Reflow" des PSG konnte bisher jedoch Dampf nicht verwendet werden, weil die Kontakt-
909851/0818
flächen beim Reflow freigelegt werden und daher der Dampf das in den Kontaktöffnungen freigelegte Siliziumsubstrat erheblich oxidieren würde. Außerdem kann jeder Wasserdampf, der das dotierte Glas durchdringt oder die Siliziumdioxid/ Silizium-Grenzfläche im Bereich eines MOS-Kanals oder Feldbereichs erreicht, Grenzflächenzustände erzeugen , die nur schwierig aus der Vorrichtung auszutempern sind.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Passivierkombination bzw. einen Passivieraufbau eingangs genannter Art sowie ein Verfahren zum Passivieren eines einen Halbleiterkörper mit darin gebildeten Halbleiterbauelementen enthaltenden integrierten Schaltkreises zu schaffen, bei denen Phosphorsilikatglas-Filme (PSG-Filme) mit einem Phosphoranteil von weniger als 7 Gew. % verwendet werden können, ohne daß Schwierigkeiten hinsichtlich des Fließens zu befürchten sind.
Die erfindungsgemäße Lösung ist für eine Passivierung eines einen Halbleiterkörper mit in diesem gebildeten Halbleiterbauelementen enthaltenden, integrierten Schaltkreises gekennzeichnet durch (a) eine auf der Oberfläche des Halbleiterkörpers gebildete, undurchdringliche Schicht bzw. Dichtschicht; (b) eine unmittelbar auf der Dichtschicht gebildete Phosphorsilikatglas-Schicht (PSG-Schicht); (c) sich durch die PSG-Schicht und die Dichtschicht bis zu einer darunter befindlichen Halbleiterzone erstreckende Kontaktöffnungen mit oberseitig abgerundetem Rändern in der PSG-Schicht; und (d) eine auf der PSG-Schicht liegende sich über die abgerundeten Ränder durch die Kontaktöffnungen hindurch erstreckende Metallschicht zum elektrischen Kontaktieren aller unter irgendeinem Teil der Kontaktöffnungen liegenden Halbleiterzonen.
909881/0818
Für das eingangs genannte Verfahren zum Passivieren eines integrierten Schaltkreises ist die erfindungsgemäße Lösung der Aufgabe gekennzeichnet durch folgende Verfahrensschritte: (a) Bedecken des Halbleiterkörpers mit einer undurchdringlichen Schicht bzw. Dichtschicht; (b) Bedecken der Dichtschicht mit einer PSG-Schicht; (c) Bilden von durch die PSG-Schicht hindurchführenden Kontaktöffnungen; (d) Aufheizen der PSG-Schicht in Gegenwart von Dampf bis zu einer zum Abrunden der Ränder der Kontaktöffnungen ausreichenden Temperatur; (e) Vertiefen der Kontaktöffnungen durch die durch sie freigelegten Bereiche der Dichtschicht; und (f) Aufbringen eines Metalls auf die Oberfläche der PSG-Schicht, derart, daß es sich in die Kontaktöffnungen erstreckt und die durch letztere freigelegten darunterliegenden Halbleiterbereiche kontaktiert.
Mit dem erfindungsgemäßen Verfahren lassen sich PSG-Filme mit weniger als 7 Gew. % Phosphor herstellen. Alternativ kann das Verfahren auch zum Fließen von PSG-Schichten mit mehr als 7 % Phosphor angewendet werden, wobei aber das Fließen bei niedrigeren Temperaturen auszuführen ist.
Gemäß weiterer Erfindung wird eine Siliziumnitridschicht (SiJNf, ) auf die Oberfläche eines Halbleitersubstrats aufgebracht, bevor dieses mit dem PSG-FiIm beschichtet wird. Die Siliziumnitridschicht stellt eine undurchdringliche Sperre für Dampf dar und verhindert auf diese Weise das Oxidieren der darunter befindlichen Halbleiterbereiche. Folglich kann ein PSG-FiIm mit einem Phosphorgehalt von weniger als 7 Gew. % auf die Oberfläche der Siliziumnitridschicht aufgebracht und mit Hilfe von Dampf zum Fließen gebracht werden, ohne daß Wasserdampf zur Silizium/Siliziumdioxid-Grenzschicht vordringen kann. Das Entstehen von schädlichen Oberflächen-
909851/0818
zuständen und die Oxidation des freigelegten Siliziums ist damit verhindert.
Versuche haben ergeben, daß zu den bereits aufgezählten Vorteilen ein zusätzlicher synergistischer Vorteil durch das Einfügen eines Siliziumnitrid-Films unter dem PSG-FiIm hinzukommt. Dieser Vorteil hängt damit zusammen, daß PSG-Filme leicht Defekte aufweisen oder erhalten, welche zu Kurzschlüssen zwischen der darüber liegenden Aluminium-Metallisierung und dem darunter liegenden Substrat führen. Der unter dem PSG-FiIm liegende Siliziumnitrid-Film verhindert das Entstehen solcher Kurzschlüsse.
Ein weiterer bisher beobachteter synergistischer bzw. zusammenwirkender Vorteil ergibt sich daraus, daß Dampf die äußere Oberfläche des PSG-Films auslaugt und auf diese Weise den Phosphorgehalt vermindert, so daß die Möglichkeit einer Korrosion noch mehr herabgesetzt wird.
Als Komposit-Passivierung bzw. Passivierkombination oder -aufbau ist erfindungsgemäß nach Vorstehendem ein Doppelschichtsystem vorgesehen, dessen Unterschicht, z.B. Siliziumnitrid, gewisse Wachteile der dichtenden Oberschicht , z.B. Phosphorsilikat-Glas, ausgleicht. Die undurchdringliche Unterschicht bzw. Dichtschicht aus Materialien, wie Siliziumnitrid, verhindert eine Oxidation der darunter liegenden freigelegten Halbleiterbereiche sowohl während des "Fließens" als auch während des "Wiederfließens" (Reflow). Das Fließen der Oberschicht aus Phosphorsilikatglas (PSG) kann daher in einer Dampf enthaltenden Atmosphäre ausgeführt werden, so daß es möglich ist, eine PSG-Schicht mit einem Gehalt von weniger als etwa 7 Gew. % Phosphor zu verwenden. Durch Vermindern des Phosphorgehaltes der PSG-Schicht wird die Zuverlässigkeit des Halbleiterbauelements verbessert.
909851/0818
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 eine Draufsicht auf einen Teil eines integrierten Schaltkreises mit zwei N-Kanal- und zwei P-Kanal-Isolierschicht-Feldeffekttransistoren;
Fig. 2 bis 6 Querschnitte längs der Linien 2-2 bis 6-6 in Fig. 1; und
Fig. 7 bis 12 verschiedene Herstellungsphasen des Schaltkreises gemäß Fig. 1 veranschaulichende Querschnitte.
Erfindungsgemäß lassen sich integrierte Halbleiterschaltungen, insbesondere Metall-Oxid-Halbleiter-Bauelemente (MOS), komplementäre MOS-Schaltkreise (CMOS) und integrierte CMOS-Schaltkreise nach der sogenannten Silizium-auf-Saphir-Technik (SOS) herstellen. Mit Vorteil können auch CMOS-Logik-Kreise bzw. logische Schaltungen mit geschlossener Konfiguration (closed CMOS logic = C L), wie sie zum Beispiel in der US-PS 4 063 274 beschrieben sind, hergestellt werden.
Die sich durch die Erfindung ergebenden Vorteile erweisen sich als günstig zum Beispiel beim Herstellen von integrierten MOS-Schaltkreisen, welche Gates aus Aluminium oder anderen Metallen oder aber dotierte polykristalline Silizium-Gates des in integrierten C L-Schaltkreisen verwendeten Typs besitzen. Mit Rücksicht darauf, daß durch die Erfindung die Herstellungsausbeute und Zuverlässigkeit von integrierten
C L-Schaltkreisen verbessert werden soll und sich die Erfindung beim Herstellen solcher dotierte polykristalline
909851/08 18
Silizium-Gates besitzender Schaltkreise als höchst vorteilhaft erwiesen hat, wird als bevorzugtes Ausführungsbeispiel zum Beschreiben der Erfindung das Herstellen eines integrierten
ρ
C L-Schaltkreises 10 gemäß Fig. 1 herangezogen. Für den Fachmann ist jedoch klar, daß die Erfindung mit Änderungen, auf die im folgenden noch hingewiesen werden wird, auch beim Herstellen von anderen integrierten Schaltkreisen als C L-Kreisen, z. B. üblichen CMOS-Kreisen, oder bipolaren analogen integrierten Schaltkreisen mit Vorteil anzuwenden ist.
Der integrierte Schaltkreis 10 gemäß Fig. 1 enthält einen Halbleiterkörper 12, zum Beispiel aus Silizium, welcher zunächst den einen Leitungstyp (im Beispiel N-Leitung) aufweist und eine in den Fig. 2 bis 6 gezeigte Oberfläche 14 besitzt. Im Ausführungsbeispiel besteht der Halbleiterkörper 12 aus massivem Silizium, es können jedoch auch andere Arten von Halbleitermaterial benutzt werden. Beispielsweise kann der Halbleiterkörper 12 auch als epitaxiale Siliziumschicht auf einem isolierenden Substrat, wie das bei Silizium-auf-Saphir-Technik (SOS) der Fall wäre, vorliegen.
Im Halbleiterkörper 12 vorgesehene Elemente, das sind die Sources 44 und 40, die Drains 42, 45, 38 und 39 sowie die Kanalzonen 47, 49, 41 und 43, und auf der Oberfläche 14 vorgesehene Gate-Elektroden 24 bis 27 definieren zwei P-Kanal-Isolierschicht-Feldeffekttransistoren (Feldeffekttransistoren mit isoliertem Gate = IGFET) 16 und 17 und zwei N-Kanal IGFETs 18 und 19 sowie Mittel 20 und 21 zum Isolieren der P-Kanal IGFETs 16 und 17 von den N-Kanal IGFETs 18 und 19. Zu diesen verschiedenen Elementen gehören eine erste, im folgenden als Feldschirm 22 bezeichnete rahmenartige Struktur und weitere im folgenden als Aktiv-Gates 24 bis 27 bezeichnete rahmenartige Strukturen. Zu jeder dieser rahmenartigen Strukturen gehört
909851/0818
eine Isolierschicht 28 (vergleiche Fig. 2 bis 6) und eine auf der Isolierschicht liegende Leiterschicht 30. Obwohl die Schichten 28 und 30 in Jeder Gate-Konfiguration getrennt von den entsprechenden Schichten anderer rahmenartiger Strukturen sind, werden die Isolierschicht 28 und die Leiterschicht 30 zur Vereinfachung durchweg mit denselben Bezugszeichen versehen. Der Feldschirm 22 und jeder der Aktiv-Gates 24 und 27 besitzen geschlossene Geometrie. Jedoch nur die Kanalzonen der IGFETs 16 und 18 umgeben deren Drains 42 bzw. 38. Der Feldschirm 22 umgibt ein erstes Oberflächenteil 32 der Oberfläche 14 und wird von einem Schutzband 33 und von einem zweiten Oberflächenteil bzw. Isoliermittel 21 umgeben. Die Aktiv-Gates 26 und 27 befinden sich auf dem ersten Oberflächenteil 32 der Oberfläche 14.
Im Halbleiterkörper 12 ist eine Wannenzone 36 mit dem Leitungstyp des Halbleiterkörpers 12 entgegengesetzten Leitungstyp - im Bespiel also P-Leitung - angrenzend an den ersten Oberflächenteil 32 der Oberfläche 14 gebildet worden. Innerhalb der P-Wannenzone 36 befinden sich Zonen (Drains) 38 und 39 mit N+-Leitung, welche an durch die Aktiv-Gates 26 bzw. 27 umgebene Teile der Oberfläche 12 angrenzen. Innerhalb der P-Wannenzone 36 befindet sich eine andere Zone (Source) 40 mit N -Leitung, welche an einen Teil der Oberfläche 14 angrenzt, der das Aktiv-Gate 26 und einen Teil des Aktiv-Gates 27 umgibt. Die Zonen (Drain/Source) 38 und 40 stellen die Enden einer Kanalzone 41 des IGFET 18 gemäß Fig. 4 dar, während die Zonen (Drain/Source) 39 und 40 die Enden einer Kanalzone 43 des IGFET 19 gemäß Fig. 3 bilden.
Die Zonen (Drains) 42 und 45 mit P+-Leitung befinden sich im Halbleiterkörper 12 angrenzend an von den Aktiv-Gates 24 und 25 umgebenen Tä-len der Oberfläche 14. Eine weitere Zone (Source) 44 mit P+-Leitung befindet sich im Halbleiter-
909851/0818
körper 12 angrenzend an einen die Aktiv-Gates 24 und 25 umgebenen Teil der Oberfläche 14. Die Zonen (Drain/Source) 42 und 44 stellen die Enden eines Kanals 47 des IGFETs 16 gemäß Fig. 4 dar, während die Zonen (Drain/Source) 45 und 44 die Enden eines Kanals 49 des IGFET 17 gemäß Fig. 3 bilden. Die Strukturen jedes Aktiv-Gates 24 bis 27 und des Feldschirms 22 besitzen eine innere Umfangsgrenze und eine äußere Umfangsgrenze. Zur Vereinfachung sind die äußeren Umfangsgrenzen der rahmenartigen Strukturen durchweg mit dem Bezugszeichen 46 versehen, während die entsprechenden inneren Umfangsgrenzen durchweg mit 48 bezeichnet worden sind. Jede der Zonen 32, 21, 38, 39, 42 und 45 besitzt eine Oberfläche mit einer im wesentlichen an entweder die innere Umfangsgrenze 48 oder die äußere Umfangsgrenze 46 anstoßenden Schnittgrenze.
Zum Bilden eines ohmschen Kontakts zur Wannenzone 36 dient u. a. ein erster Teil (Drain) 42 der Oberfläche 14. Vorzugsweise gehört hierzu eine Wannenkontaktζone 50 mit P+-Leitung, welche eine höhere Dotierstoffkonzentration als die Wannenzone 36 besitzt. Die Wannenkontaktζone 50 umfaßt einen Teil des ersten Oberflächenteils 32 der Oberfläche 14, welche zwischen dem Feldschirm 22 und den Afciv-Gates 26 und 27 liegt. Im Ausführungsbeispiel umgibt die Wannenkontaktζone 50 die Zone (Source) 40, welche wiederum das Aktiv-Gate 26 ganz aber das Aktiv-Gate 27 nicht vollständig umgibt. Auf der gesamten Oberfläche der integrierten Schaltung 10 liegt eine Isolierschicht 52. Durch diese führen Öffnungen 54, um die verschiedenen Zonen und leitenden Schichten des Bauelements kontaktieren zu können. Die erfindungsgemäß wesentliche Isolierbeschichtung 52 kann vorzugsweise eine Drei-Schiht-Struktur aufweisen. Wie weiter unten genauer erläutert werden wird, sind erfindungsgemäß aber nur zwei Schichten notwendig. Im bevorzugten Ausführungsbeispiel gehört zur Isolierbeschichtung 52 eine Isolierschicht 53, welche vorzugsweise
909851/0818
aus undotiertem, auf der Oberfläche 14 und den rahmenartigen Strukturen 22 und 24 bis 27 liegendem Siliziumdioxid besteht. Auf der Isolierschicht 53 bzw.auf der undotierten Siliziumdioxid-Schicht befindet sich erfindungsgemäß eine undurchdringliche Schicht bzw. Dichtschicht 55, die von Dampf oder Sauerstoff nicht durchdrungen werden kann. Vorzugsweise besteht die Dichtschicht 55 aus Siliziumnitrid. Auf der Dichtschicht 33 bzw. Siliziumnitrid-Schicht liegt eine Schutzschicht 57 aus einem Material, das eine glatte Oberflächenkontur zum Aufbringen eines Metallisierungsmusters sicherstellt, weldies zum Verbinden der verschiedenen IGFETs der integrierten Schaltung 10 dient. Im bevorzugten Ausführungsbeispiel der Erfindung besteht die Schutzschicht aus einer PSG-Schicht 57 mit einer Phosphor-Konzentration zwischen 5 und 7 Gew. %, wie weiter unten eingehend erläutert werden wird.
Wie die Fig. 1 und 2 zeigen, besitzt ein Source/Substrat-Leiter 56 einen sich durch die Öffnung 54 erstreckenden Teil zum Kontaktieren der P+-leitenden Wannenkontaktzone 50. Nach Fig. 4 und 3 besitzen Drain-Leiter 58 und 59 Teile, welche sich durch die Öffnungen 54 als Kontakt der Zonen 38 bzw. 39 erstrecken. Durch eine weitere Öffnung 54 erstreckt sich ein Gate-Leiter 60 zum Kontaktieren der Leiterschicht 30 des Aktiv-Gates 26 gemäß Fig. 1 und 5. Ein anderer Gate-Leiter 61 erstreckt sich durch eine Öffnung 54 und kontaktiert die Leiterschicht 30 des Aktiv-Gates 27. Ähnlich kontaktieren Drain-Leiter 62 und 63 die Drain-Zonen 42 bzw. 45 der IGFETs 16 bzw. 17 gemäß Fig. 1, 3 und 4, während Gate-Leiter 64 und 65 die Leiterschichten 30 der Aktiv-Gates 24 bzw. 25 gemäß Fig. 1 und 5 kontaktieren. Schließlich stellt ein Source-Leiter 66 den Kontakt mit der Source-Zone 44 her.
9098S1/0818
Der Feldschirm 22 und das Schutzband 33 bilden Mittel zum Isolieren der P-Kanal IGFETs 16 und 17 gegenüber den N-Kanal-IGFETs 18 und 19. Bei Betrieb der integrierten Schaltung sind das Schutzband 33, der Feldschirm 22 und die P+-Source-Fläche 44 mit Hilfe einer Stromzuleitung 68 gemäß Fig. 1 und 6 gemeinsam auf eine Spannungsquelle Vj^. geschaltet. Die Stromzuleitung 68 stellt einen Kontakt der Leiterschicht 30 des Feldschirms 22, des N+-Schutzbandes 33 und der P+-Source-Fläche 44 durch Öffnungen 54 in der Isolierbeschichtung dar. Das Schutzband 33 würde zwar auch allein zum gegenseitigen Isolieren der P-Kanal IGFETs 16 und 17 und der N-Kanal IGFETs 18 und 19 ausreichen, der Feldschirm stellt jedoch sicher, daß bei irgendeinem beim Herstellen entstandenen Fehler oder Bruch des Schutzbandes der Feldschirm als Gate eines P-Kanal IGFETs wirkt, dessen Drain die P+-¥annenkontaktzone 50 und dessen Source die P+- Source-Fläche 44, welche ständig durch das Vp.jy-Potential des Leiters 68 gesperrt bzw. bis zur Stromlosigkeit negativ vorgespannt ist, darstellt.
Die verschiedenen in den Fig. 1 bis 6 dargestellten Leiter verbinden nicht die IGFETs 16 bis 19, um etwa eine Schaltfunktion auszuüben. Insoweit die integrierte Schaltung beschrieben worden ist, kann sie allgemein für viele verschiedene Schaltungstypen angewendet werden. Die beschriebene integrierte Schaltung stellt daher lediglich ein Ausführungsbeispiel dar, anhand dessen die großen Vorteile der Erfindung dargelegt werden können.
Anhand der Fig. 7 bis 12 wird ein bevorzugtes Verfahren zum Herstellen der erfindungsgemäßen PassMerung beschrieben, insbesondere die Anwendung des Verfahrens auf einen massiven Halbleiterkörper beim Herstellen von integrierten C L-Schaltkreisen. Zum Vereinfachen zeigt jeder der Querschnitte gemäß Fig. 7 bis 12 nur die Struktur in seiner Ebene.
909851/0818
Das Verfahren gemäß Ausführungsbeispiel geht von einem Halbleiterkörper 12 aus (100) Silizium mit'N-Leitung aus. Der erste Verfahrensschritt besteht darin, eine Oxidschicht auf der Oberfläche 14 des Halbleiterkörpers 12 thermisch aufzuwachsen. Vorzugsweise wird die Oxidschicht 69 durch Aufheizen des Halbleiterkörpers 12 in einer Dampfatmosphäre auf eine Temperatur von etwa 110O0C thermisch aufgewachsen, wobei die Aufwachszeit so gewählt wird, daß eine Oxidschicht 69 mit einer Dicke von etwa 600 Nanometer (nm) aufwächst.
Gemäß Fig. 7 wird eine Fotolackschicht 71 auf die Oxidschicht 69 aufgebracht und mit Hilfe einer ersten Fotomaske begrenzt sowie anschließend zum Freilegen von Teilen der Oxidschicht entwickelt. Die freigelegten Teile der Oxidschicht 69 werden dann weggeätzt, und damit Teile der Oberfläche 14 des Halbleiterkörpers 12 freigelegt. Der Halbleiterkörper 12 wird dann in einen Ionenimplantations-Apparat gesetzt, um Akzeptoren, z. B. Bor, in den Halbleiterkörper 12 zu implantieren. Vorzugsweise wird Bor in solcher Menge implantiert, daß beim Entfernen der Fotolackschicht 71 eine implantierte Oberflächenkonzentration von Bor von etwa 1,3 x 10 Atomen/cm vorliegt. Das implantierte Bor wird dann in einem auf etwa 12000C erhitzten Ofen während einer Zeitdauer von etwa 16 Stunden in den Halbleiterkörper 12 eindiffundiert, um die P-leitende Wannenzone 36 mit einer endgültigen Akzeptorkonzentration von etwa 2 χ 10 Atomen Bor/cm zu bilden.
Als nächstes wird der Rest der Oxidschicht 69 abgetragen und damit die Oberfläche 14 freigelegt. Auf der Oberfläche 14 wird dann eine Gate-Oxid-Schicht (Isolierschicht) 28 aufgewachsen. Das geschieht vorzugsweise durch Aufheizen des Halbleiterkörpers 12 auf eine Temperatur von etwa 8700C in einer Dampf und eine geringe Menge HCl-Gas enthaltenden Atmosphäre wärend einer zum Aufwachsen einer Oxidschicht 28 mit einer Dicke von etwa 100 nm ausreichenden Zeit.
909851/0818
232373?
Nach dem Aufwachsen der Oxid-Schicht 28 wird der Halbleiterkörper 12 in einen Abscheidereaktor gesetzt, indem auf den Halbleiterkörper 12 eine Leiterschicht 30, vorzugsweise aus polykristallinem Silizium, niedergeschlagen wird. Es kann jede bekannte Abscheidereaktion nagewendet werden, zum Beispiel das thermische Abscheiden von Silan (SiH^). Das Abscheiden wird für eine so lange Zeitdauer fortgesetzt, daß eine Leiterschicht 30 mit einer Dicke von etwa 350 nm entsteht. Mit Hilfe üblicher photolithographischer Technik und einer zweiten Fotomaske wird die Leiterschicht 30 als nächstes so begrenzt, daß ein Muster mit der Struktur des Feldschirms 22 und den Strukturen der Aktiv-Gates nach dem Ätzen entsteht. Das Ätzen unerwünschten polykristallinen Materials kann in einem Plasmar-Reaktor ausgeführt werden, der eine geringe Menge Tetrafluorkohlenstoff-Gas und Stickstoff enthält. Nach dem Ätzen wird der restliche Fotolack abgestreift (Fig. 8).
Es werden nun eine neue Fotolackschicht auf die Oberfläche des Scheibchens aufgebracht und eine dritte Fotomaske zum Begrenzen derlir N+-Zonen vorgesehenen Bereiche benutzt. Der Fotolack wird begrenzt, belichtet sowie entwickelt und dann werden die freigelegten Bereiche der Gate-Oxid-Schicht 28 durch Ätzen abgetragen, um die Oberfläche 14 des Halbleiterkörpers 12 freizulegen.
Nach dem Entfernen des restlichen Fotolacks wird das verbleibende polykristalline Silizium ebenfalls freigelegt. Der Halbleiterkörper 12 wird nun für etwa 5 bis 8 Minuten in einen Phosphoroxychlorid-Dotierstoff enthaltenden und auf etwa 10500C aufheizenden Diffusionsofen gesetzt, um die N+-Zonen 33, 38 und gemäß Fig. 9 zu bilden und das Material der aus polykristallinem Silizium bestehenden Leiterschicht 30 N zu dotieren und es dadurch leitend zu machen.
909851/0818
Die von der aus polykristallinem Silizium bestehenden Leiterschicht 30 nicht bedeckten Teile der Oxidschicht 28 werden dann durch Ätzen entfernt, wobei die Teile der aus polykristallinem Silizium bestehenden Leiterschicht 30 als Ätzmaske dienen. Der Halbleiterkörper 12 wird nun in einen Ofen zum Aufwachsen thermischen Oxids auf der freigelegten Oberfläche gesetzt. Auf N+-dotiertem Silizium wachsen Oxide schneller als auf schwach dotiertem Silizium. In der Zeit, in der auf dem schwach dotiertem Silizium Oxid bis zu einer Dicke von etwa 90 nm aufwächst, entsteht auf den N+-dotierten Bereichen thermisches Oxid mit einer Dicke von etwa 250 nm.
Gemäß Fig. 10 wird das Oxid nun so geätzt, daß die dünneren Bereiche abgetragen werden und restliches Oxid 70 auf den N+-dotierten Bereichen und den aus polykristallinem Silizium bestehenden Leiterstreifen 30 verbleibt. Der Halbleiterkörper 12 wird dann in einen auf etwa 100O0C erhitzten Diffusionsofen gesetzt und für eine Zeitdauer von etwa 20 Minuten einer Bornitrid-Diffusion zum Bilden der P+-Zonen 42, 44 und 50 ausgesetzt. Die P -Diffusion hat eine niedrigere Konzentration als die vorherige N -Diffusion, so daß die N+-dotierten, aus polykristallinem Silizium bestehenden Leiterstreifen 30 N -dotiert bleiben.
Nach der P -Diffusion werden die verbleibenden Teile des restlichen Oxids 70 oberhalb der N+-Zonen und auf den aus polykristallinem Silizium bestehenden Leiterstreifen 30 durch Ätzen abgetragen. Zum erneuten Oxidieren der polykristallinen Silizium-Gates wird der Halbleiterkörpers 12 anschließend in einem auf etwa 8700C erhitzten Ofen während einer Zeitdauer von etwa 15 Minuten in Gegenwart von Dampf und HCl behandelt.
909851/0818
292373?
Als nächstes wird die erfindungsgema.ße Isolierbeschichtung 52 hergestellt. Dazu wird zuerst eine undotierte Siliziumdioxid-Schicht 53 auf die Oberfläche 14 aufgebracht. Vorzugsweise wird die undotierte Siliziumdioxid-Schicht 53 durch chemisches Aufdampfen (CVD) bis zu einer Dicke von etwa 150 nm niedergeschlagen. Es erfolgt dann ein Verdichten des CVD-Films durch Aufheizen während einer Zeitdauer von etwa 10 Minuten in einer Stickstoff-Atmosphäre (N2) bei etwa 10000C. Mit Hilfe einer Fotolack-Schicht und einer vierten Fotomaske werden nun die Kontaktöffnungen 54 begrenzt und in die undotierte Siliziumdioxid-Schicht 53 eingebracht.
Als nächstes wird eine Siliziumnitrid-Schicht 55 (Si^N.) durch Reaktion von Silan und Amoniak bei einer Temperatur von etwa 800°C bis zu einer Dicke von etwa 90 nm niedergeschlagen. Die Siliziumnitrid-Schicht 55 ist zum Bilden einer undurchdringlichen Sperre und damit zum Verhindern eines Oxidierens der beim nachfolgenden Ätzen freigelegten Oberfläche 14 erforderlich.
Nach dem Abscheiden der Siliziumnitrid-Schicht 55 wird eine einen Phosphorgehalt von zwischen etwa 5 und 7 Gew. % aufweisende PSG-Schicht 57 auf die Oberfläche der Siliziumnitrid-Schicht 55 bei einer Temperatur von etwa 4000C aufgebracht. Vorzugsweise wird die PSG-Schicht 57 aus der Reaktion zwischen Silan und Phosphin abgeschieden. Nach dem Bilden der PSG-Schicht 57 werden in dieser Kontaktöffnungen 54 hergestellt, die mit den vorher in der undotierten Siliziumdioxid-Schicht 53 (Isolierschicht) erzeugten KontaktÖffnungen deckungsgleich sind. Die Kontaktöffnungen 54 in der PSG-Schicht 57 werden vorzugsweise durch Ätzen mit Hilfe von Flußsäure erzeugt, wobei der Ätzvorgang im wesentlichen aufhört, wenn die Siliziumnitrid-Schicht 55 erreicht ist.
9098S1/0818
Nach dem Ätzen der PSG-Schicht 57 liegt die Struktur gemäß Fig. 11 vor, welche scharfe Kanten an den Stellen aufweist, wo die Kontaktöffnungen 54 durch die PSG-Schicht 57 hindurchgeführt sind; polykristalline Siliziumstreifen, die über die entsprechende Topologie verlaufen, sind also sehr schwierig mit Metall zu beschichten. Um die scharfen Kanten in der PSG-Schicht 57 zu entfernen und die Topologie über dem polykristallinen Siliziumstreifen zu verbessern, wird die PSG-Schicht 57 für eine Zeitdauer von etwa 15 Minuten in einer Dampf enthaltenden Atmosphäre auf etwa 1050 C erhitzt. Während dieses entscheidenden Verfahrensschritts "fließt" das PSG (Phosphorsilikat-Glas) und es entstehen glattkonturierte Kanten, auf die Metall aufgebracht werden kann.
Nur weil die Behandlungsatmosphäre Dampf enthält, ist es möglich, eine PSG-Schicht 57 mit einem Phosphorgehalt von weniger als 7 % und trotzdem einen ausreichend guten "Fluß" in relativ kurzer Behandlungszeit bei 1050 C zu erhalten. Eine Dampf enthaltende Atmosphäre kann aber nur benutzt werden, wenn erfindungsgemäß eine undurchdringliche Siliziumnitrid-Schicht 55 vorliegt, durch welche die thermische Oxidation von unterhalb der Öffnungen 54 in der PSG-Schicht liegenden Kontaktbereichen verhindert wird. Durch die Erfindung ist also ein Verfahren geschaffen worden, bei dem Dampf zum Zerfließen einer PSG-Schicht angewendet werden kann, welche zwar eine ausreichende Menge Phosphor zum Fließen und Gettern enthält, deren Phosphorgehalt aber nicht so groß ist, daß Probleme hinsichtlich Langzeit-Zuverlässigkeit, z. B. "Schwarzmetall" (black metal)-Schwierigkeiten, zu befürchten sind. Ein zusätzlicher Vorteil des Dampf-Fließens der PSG-Schicht besteht darin, daß Verunreinigungen aus der oberen Oberfläche der PSG-Schicht 57 während des durch den Dampf unterstützten Fließens herausgelaugt werden.
909851/0818
292373?
Nach dem Fließen unter Dampf wird der Ofen während etwa 5 Minuten mit Stickstoff gespült, woraufhin der Halbleiterkörper 12 in den sogenannten "weißen Elefanten" (white elephant), ein Rohr am Ende des Ofens, gezogen wird, in dem der Halbleiterkörper 12 in einer Stickstoffatmosphäre gekühlt wird.
Nach dem Herausnehmen des Halbleiterkörpers 12 aus dem Ofen werden die zwischen den Kontaktöffnungen 54 in der undotierten Siliziumdioxid-Schicht 53 und der PSG-Schicht 57 liegenden Teile der Siliziumnitrid-Schicht 55 entfernt, indem der Halbleiterkörper 12 in eine Ätzlösung gegeben wird, welche aus einer Mischung von Phosphorsäure (H^PO^) und 10 % oder weniger Schwefelsäure (HpSO-) besteht. Diese MisJaung wird auf 180°C erhitzt und wirkt solange auf den Halbleiterkörper 12 ein, bis sich die Kontakt öffnungen 54- bis zur Oberfläche 14 hinein erstrecken.
Als nächstes erfolgt ein Tempern für etwa 16 Stunden bei etwa 7400C in einem aus einer Mischung von Wasserstoff und Stickstoff bestehenden Formiergas. Daraufhin kann der Halbleiterkörper 12 zum Entfernen irgendwelchen auf der Oberfläche 14 gebildeten Oxids in gepufferte Flußsäure getaucht werden.
Als nächstes wird eine Metallschicht (Drainleiter) 59, z. B. aus Aluminium, auf die Oberfläche der Isolierbeschichtung 52 so aufgedampft, daß die in Fig. 12 dargestellte Struktur entsteht. Mit Hilfe eines photolithographischen Verfahrens wird die Metallschicht 59 so begrenzt, daß Anschlußleitungen zu den verschiedenen IGFETs auf der integrierten Schaltung entstehen. Daraufhin wird ein Metallschutz-Passivieroxid mit einer Dicke von etwa 1000 nm auf der Oberfläche des gesamten Halbleiterkörpers 12 gebildet, und es werden auf photolithographische Weise Anschlußfeld-Öffnungen in dem Passivieroxid
909851/0816
hergestellt. Das Bilden des Passivieroxids und der Anschlußfeldöffnungen ist bekannt und nicht ausdrücklich in den Figuren dargestellt worden.
Obwohl als bevorzugtes Ausführungsbeispiel der Erfindung
ρ
das Herstellen von C L-Schaltkreisen beschrieben worden ist, können natürlich Änderungen des bevorzugten Ausführungsbeispiels, ohne den Rahmen der Erfindung zu verlassen, vorgesehen werden. Wenn z. B. eine zusätzliche Konturierung der PSG-Schicht 57 erwünscht ist, um eine glattere Kontur in den Kontaktöffnungen 54 der Siliziumnitrid-Schicht 55 zu erreichen, besteht die einzige erforderliche Abänderung des beschriebenen Verfahrens darin, daß die Kontakt öffnungen 54 in der undotierten Siliziimdioxid-Schicht 53 erst nach dem Verlängern der Kontaktöffnung 54 durch die Siliziumnitrid-Schicht 55 erzeugt werden. An dieser Stelle des Verfahrens kann ein "Reflow" , d. h. ein zweites Fließen der PSG-Schicht ausgeführt werden, ohne irgendwelche P -Bereiche dem Phosphor der PSG-Schicht 57 auszusetzen, weil die undotierte Siliziumdioxid-Schicht 53 dann als Abschirmung bzw. Schutzschirm der P -Zonen wirkt. Nach dem erneuten Fließen können die Kontaktöffnungen 54 durch die undotierte Siliziumdioxid-Schicht 53 hindurch ohne zusätzliche photolithographische Maßnahmen verlängert werden, indem der Körper in eine gepufferte Flußsäurelösung gegeben und die Siliziumnitrid-Schicht 55 als Ätzmaske benutzt wird.
Da beim bevorzugten Ausführungsbeispiel der Erfindung das "Reflow" an sich nicht erforderlich ist, muß auch die undotierte Siliziumdioxid-Schicht 53 nicht unbedingt vorhanden sein. Diese Schicht 53 hat aber verschiedene Vorteile. Beispielsweise kann die Schicht 53 in der oben beschriebenen Weise im Voraus begrenzt werden, so daß der Ort der Kontaktöffnungen 54 mit größerer Genauigkeit zu bestimmen ist, als das beim Ätzen durch die dicke PSG-Schicht 57 möglich wäre. Außerdem
909851/0818
bildet die Schicht 53 eine Diffusionssperre, für den Fall, daß ein "Reflow" der PSG-Schicht 57 nach dem Herstellen der Kontaktöffnungen 54 durch die Siliziumnitrid-Schicht 55 erwünscht ist. Wenn ein solcher "Reflow" vorgesehen ist, soll ein Vorausbegrenzen der Kontaktöffnungen 54 durch die undotierte Schicht 53 hindurch nicht vor dem Aufbringen der Siliziumnitrid-Schicht 55 erfolgen.
Das "Reflow" kann auch ohne Verwendung der undotierten Siliziumdioxid-Schicht 53 erfolgen, indem nach den oben aufgezählten Verfahrensschritten der Halbleiterkörper 12 auf eine zum Aufwachsen von Oxid auf allen freigelegten Teilen der Oberfläche 14 ausreichende Temperatur erhitzt wird, die aber zum Verursachen eines "Reflow" der PSG-Schicht 57 nicht ausreicht. Diese Verfahrensweise kann wiederum ohne Verwendung der undotierten Siliziumoxid-Schicht 53 ausgeführt werden.
Wenn auch der "Reflow"-Schritt beim bevorzugten Ausführungsbeispiel der Erfindung nicht erforderlich ist, gibt es andere zum Herstellen von NMOS-, PMOS- oder bipolarer integrierter Schaltkreise geeignete Verfahren, in denen das erfindungsgemäß an sich mögliche nochmalige Fließen wünschenswert wäre. Die Siliziumdioxid-Schicht 53 kann ebenso wie die alternativ vorgesehenen thermisch oxidierten Bereiche der Oberfläche 14, welche durch die in die Siliziumnitrid-Schicht 55 in oben beschriebener Weise eingebrachten Kontaktöffnungen freigelegt werden, wie angegeben als Abschirmung verwendet werden. Eine solche ist aber nur zum Schützen freigelegter Zonen mit P-Leitung gegenüber einer Umdotierung durch Phosphor aus der PSG-Schicht 57 erforderlich. Wenn also der Erfindungsgegenstand ausschließlich zum Herstellen von NMOS-Vorrichtungen benutzt wird, existiert die Möglichkeit einer Umdotierung nicht, weil
909851/Q818
_ 24 -
keine freigelegten P-leitenden Zonen vorliegen.
Die Erfindung kann auch auf noch anderen Gebieten als oben angegeben zum Lösen anderer Probleme bei der Herstellung von Halbleiterbauelementen angewendet werden. Beispielsweise läßt sich die Erfindung zum Konturieren andernfalls schroffer Topologien, die bei integrierten bipolaren Schaltkreisen mit dielektrischer Isolierung vorkommen können, anwenden. Bei solchen Strukturen wird während des Verfahrensschritts, in dem das auf dem fertiggestellten Bauelement liegende Oxid aufgetragen wird, ein Graben bzw. eine Rinne in der dielektrischer Isolation gebildet. Es können zwar bestimmte Metalle, wie Gold oder Silber, zusammenhängend auf solche Gräben oder Rinnen elektroplattiert bzw. galvanisiert werden, bei bestimmten Anwendungen jedoch wäre es sehr vorteilhaft, Aluminium auf diese Struktur aufzudampfen. Durch die Erfindung lassen sich relativ glattkonturierte Oberflächen erzeugen, auf die Aluminium in besser zusammenhängenden Flächen als bisher aufzudampfen ist.
Die Erfindung kann auch zum Profilieren bzw. Nachformen der Stufe angewendet werden, die im Aluminium-Gate-MOS-Verfahren entsteht. Die zwischen dem dicken Feldoxid in den Feldzonen und den aktiven Bereichen des Bauelements entstehende Stufe wird wesentlich dünner.
Ferner ist die Erfindung vorteilhaft beim Herstellen von Hochfrequenz-Transistoren mit schmalen, zu kleinen Anschlußfeidern führenden Metallstreifen, wobei die Anschlußfelder von der Oberfläche des Halbleitermaterials durch ein dickes Oxid abgesetzt sind. Eine bisher mit dem Bilden dieser Strukturen verbundene Schwierigkeit bestand darin, daß die jeweilige Metallisierung von den hochgelegenen Anschlußflächen längs der steilen Wände des Oxids, auf dem sich die Anschlußflächen
909851/0818
befinden, nach unten zu den schmalen Metallstreifen floß. Bei Anwendung der Erfindung kann ein flacher profilierter Bereich erzeugt werden, auf dem eine aufgebrachte Metallisierung begrenzt bleibt.
Es ist bisher ausgeführt worden, daß ein Vorteil der Erfindung darin besteht, daß eine PSG-Schicht mit vermindertem Phosphorgehalt zum Fließen gebracht werden kann, weil bei der erfindungsgemäß vorgesehenen Gegenwart von Dampf die PSG-Schicht bereits bei vermindertem Phosphorgehalt bei einer gegebenen Temperatur fließt. Natürlich kann erfindungsgemäß eine PSG-Schicht mit gegebenem Phosphorgehalt statt dessen auch bei niedriger Temperatur zum Fließen gebracht werden. Die Erfindung ist daher auch vorteilhaft beim Herstellen von strahlungsgehärteten integrierten Schaltkreisen einzusetzen, bei denen die Herstellungstemperatur so niedrig wie möglich gehalten werden soll.
Strahlungsgehärtete integrierte Schaltkreise können daher eine PSG-Schicht aufweisen, welche schon bei Temperaturen von weniger als 10000C zum Fließen zu bringen ist, indem eine PSG-Schicht mit ausreichend Phosphor vorgesehen wird, so daß die Schicht in Gegenwart von Dampf bei niedrigerer Temperatur fließt. Beispielsweise kann eine 10 Gew. % Phosphor enthaltende PSG-Schicht bei etwa 9500C zum Fließen gebracht werden. Der Phosphorgehalt von 10 % ist zwar höher als anfangs diskutiert. Durch die Erfindung wird hiermit aber ein Fließen der PSG-Schicht bei einer zum Herstellen von strahlungsgehärteten integrierten Schaltkreisen erforderlich niedrigeren Temperatur ermöglicht. PSG-Schichten können auch bei bipolar integrierten bzw. analogen integrierten Schaltkreisen angewendet werden, wo durch Fließen bei relativ niedriger Temperatur unerwünschte Seitendiffusionen vermieden werden.
9098511//
2323737
Die Erfindung ist grundsätzlich vorteilhaft bei der Herstellung aller integrierten Schaltkreise, bei denen relativ glatte Konturen erforderlich sind. Ein weiteres Beispiel solcher integrierter Schaltkreise ist einer, bei dem polykristalline Gates und/oder Verbindungsleiter vorgesehen sind, auf die eine Gold-Metallisierung elektroplattiert wird. Ohne die erfindungsgemäß geglättet konturierten Oberflächen würde das Gold bevorzugt an den steilen Wänden des das polykristalline Silizium bedeckenden Dielektrikums haften, wo eine Metallisierung nicht erwünscht ist. Schließlich wird durch die Gegenwart der undurchdringlichen Siliziumnitrid-Schicht erreicht, daß Metallisier-Verfahren mit relativ hohem Verunreinigungsgrad entweder des Metalls oder der Auftragstechnik selbst zum Herstellen der integrierten Schaltkreise benutzt werden können. Als Beispiele seien das "Heißmetall"-Abscheiden, d. h. das Aufdampfen von Aluminium bei erhitztem Substrat, oder "Lösungs-Plattier"-Verfahren genannt.
eerse
it

Claims (10)

  1. 292373?
    Dr.-lng. Reimar König ■ Dipi.-Ing. Kiaus Bergen Cecilienallee "76 4 Düsseldorf 3O Telefon 45SOOS Patentanwälte
    ΛΑ.
    32 980 B
    RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)
    "Passivierung eines integrierten Schaltkreises"
    Patentansprüche:
    Passivierung eines einen Halbleiterkörper mit in diesem gebildeten Halbleiterbauelementen enthaltenden, integrierten Schaltkreises, gekennzeichnet durch
    (a) eine auf der Oberfläche (14) des Halbleiterkörpers (12) gebildete, undurchdringliche Schürt bzw. Dichtschicht (55);
    (b) eine unmittelbar auf der Dichtschicht (55) gebildete Phosphorsilikatglas-Schicht (57);
    (c) sich durch die Phosphorsilikatglas-Schicht (57) und die Dichtschicht (55) bis zur darunter befindlichen Halbleiterzone erstreckende Kontaktöffnungen (54) mit oberseitig abgerundetem Rändern in der Phosphorsilikatglas-Schicht (57); und
    (d) eine auf der Phosphorsilikatglas-Schicht (57) liegende, sich über die abgerundeten Ränder durch die Kontaktöffnungen (54) hindurch erstreckende Metallschicht (36, 58) zum elektrischen Kontaktieren aller unter irgendeinem Teil der Kontaktöffnungen (54) liegenden Halbleiterzonen.
  2. 2. Passivierung nach Anspruch 1, gekennzeichnet durch Siliziumnitrid als Material für die Dichtschicht (55).
  3. 3. Passivierung nach Anspruch 1 oder 2, gekennzeichnet durch eine Phosphorsilikatglas-Schicht (57) mit einem Phosphorgehalt von weniger als
    7 Gew. %.
  4. 4. Passivierung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
    die Phosphorsilikatglas-Schicht (57) sich durch die
    Kontaktöffnungen (54) erstreckt, welche ihrerseits durch die Dichtschicht (55) reichen.
  5. 5. Verfahren zum Passivieren eines einen Halbleiterkörper
    mit darin gebildeten Halbleiterbauelementen enthaltenden integrierten Schaltkreises, insbesondere zum Herstellen
    des Passivieraufbaus nach einem oder mehreren der Ansprüche 1 bis 4,gekennzeichnet durch folgende Verfahrensschritte:
    (a) Bedecken des Halbleiterkörpers (12) mit einer Dichtschicht (55);
    (b) Bedecken der Dichtschicht (55) mit einer Phosphorsilikatglas-Schicht (57) bzw. PSG-Schicht;
    (c) Bilden von durch die PSG-Schicht (57) hindurchführenden Kontaktöffnungen (54);
    (d) Aufheizen der PSG-Schicht (57) in Gegenwarten Dampf
    bis zu einer zum Abrunden der Ränder der Kontaktöffnungen (54) ausreichenden Temperatur;
    9098S1/081&
    (e) Vertiefen der KontaktÖffnungen (54) durch die durch sie freigelegten Bereiche der Dichtschicht (55); und
    (f) Aufbringen eines Metalls (56, 58) auf die Oberfläche der PSG-Schicht (57), derart, daß dieses sich in die KontaktÖffnungen (54) erstreckt und die durch letztere freigelegten, darunter liegenden Halbleiterbereiche kontaktiert.
  6. 6. Verfahren nach Anspruch 5> dadurch gekennzeichnet , daß der Halbleiterkörper (12) vor
    dem Aufbringen der Dicht-Schicht (55) mit einer Schicht (53) aus einem vom Material der Dichtschicht unterschiedlichen Material bedeckt wird, wobei die Dichtschicht (55) bevorzugt verglichen mit dem Material der zuerst aufzubringenden Schicht (53) zu ätzen ist.
  7. 7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet , daß die PSG-Schicht (57) in
    Gegenwart von Dampf auf eine ausreichende Temperatur zum Fließen des Materials der PSG-Schicht (57) über die Ränder der Kontaktöffnungen (54) erhitzt wird, nachdem die Kontaktöffnungen (54) durch die Dichtschicht (55) verlängert worden sind.
  8. 8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5» insbesondere nach Anspruch 5, dadurch gekennzeichnet , daß für die PSG-Schicht (57) ein Phosphorsilikatglas mit mehr als 7 Gew. % Phosphor verwendet und das Aufheizen bei einer Temperatur von weniger als
    ungefähr 10000G ausgeführt wird.
  9. 9. Verfahren nach einem oder mehreren der Ansprüche 5 bis 7, insbesondere nach Anspruch 5, dadurch gekennzeichnet , daß für die PSG-Schicht (57) ein
    909851/0810
    23737
    Phosphorsilikatglas mit weniger als 7 Gew. % Phosphor verwendet und das Aufheizen zum Fließen bei einer Temperatur über etwa 95O0C ausgeführt wird.
  10. 10. Verfahren nach einem oder mehreren der Ansprüche 5 bis 9, gekennzeichnet durch folgende Verfahrensschritte:
    (a) Aufheizen des Halbleiterkörpers (12) in einer oxidierenden Atmosphäre nach dem Vertiefen der Kontaktöffnungen (54) auf eine ausreichende Temperatur zum Aufwachsen eines Oxids auf den durch die Kontaktöffnungen (54) freigelegten Bereichen des Substrats, bei der das Phosphorsilikatglas noch nicht fließt, während einer zum Aufwachsen einer Oxidschicht mit einer die Dicke der Dichtschicht (55) übersteigenden Dicke ausreichenden Zeit;
    (b) daraufhin Aufheizen des Halbleiterkörpers (12) in einer Dampf enthaltenden Atmosphäre auf eine höhere Temperatur, bei der die PSG-Schicht (57) über die Ränder der Kontaktöffnungen in die Dichtschicht (55) fließt; und
    (c) schließlich Entfernen des beim Verfahrensschritt (a) aufgewachsenen Halbleiteroxids.
    909851/0S18
DE19792923737 1978-06-19 1979-06-12 Passivierung eines integrierten schaltkreises Ceased DE2923737A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/917,106 US4273805A (en) 1978-06-19 1978-06-19 Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer

Publications (1)

Publication Number Publication Date
DE2923737A1 true DE2923737A1 (de) 1979-12-20

Family

ID=25438348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792923737 Ceased DE2923737A1 (de) 1978-06-19 1979-06-12 Passivierung eines integrierten schaltkreises

Country Status (12)

Country Link
US (1) US4273805A (de)
JP (1) JPS553700A (de)
BR (1) BR7903787A (de)
CA (1) CA1125439A (de)
DE (1) DE2923737A1 (de)
FR (1) FR2429493A1 (de)
GB (1) GB2023342B (de)
IN (1) IN149514B (de)
IT (1) IT1121252B (de)
PL (1) PL123900B1 (de)
SE (1) SE443260B (de)
YU (1) YU42187B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442037A1 (de) * 1983-11-18 1985-05-30 Hitachi Microcomputer Engineering Ltd., Kodaira, Tokio/Tokyo Verfahren zur herstellung einer integrierten halbleiterschaltung

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE32351E (en) * 1978-06-19 1987-02-17 Rca Corporation Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
US4668973A (en) * 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
IT1140645B (it) * 1979-03-05 1986-10-01 Rca Corp Materiale composito di passivazione per un dispositivo semiconduttore comprendente uno strato di nitruro di silicio (si alla terza in alla quarta) ed uno strato di vetro al fosfosilicato (psg) e metodo di fabbricazione delle stesso
JPS5618469A (en) * 1979-07-24 1981-02-21 Fujitsu Ltd Semiconductor device
JPS56108247A (en) * 1980-01-31 1981-08-27 Sanyo Electric Co Ltd Semiconductor device
JPS56115560A (en) * 1980-02-18 1981-09-10 Toshiba Corp Manufacture of semiconductor device
JPS56116670A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS57113235A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
DE3270353D1 (en) * 1981-03-16 1986-05-15 Fairchild Camera Instr Co Method of inducing flow or densification of phosphosilicate glass for integrated circuits
US4349584A (en) * 1981-04-28 1982-09-14 Rca Corporation Process for tapering openings in ternary glass coatings
US4363830A (en) * 1981-06-22 1982-12-14 Rca Corporation Method of forming tapered contact holes for integrated circuit devices
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
US4395304A (en) * 1982-05-11 1983-07-26 Rca Corporation Selective etching of phosphosilicate glass
US4420503A (en) * 1982-05-17 1983-12-13 Rca Corporation Low temperature elevated pressure glass flow/re-flow process
JPS58219748A (ja) * 1982-06-15 1983-12-21 Toshiba Corp 半導体装置
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
US4544617A (en) * 1983-11-02 1985-10-01 Xerox Corporation Electrophotographic devices containing overcoated amorphous silicon compositions
US4528211A (en) * 1983-11-04 1985-07-09 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4575921A (en) * 1983-11-04 1986-03-18 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4515668A (en) * 1984-04-25 1985-05-07 Honeywell Inc. Method of forming a dielectric layer comprising a gettering material
US4606114A (en) * 1984-08-29 1986-08-19 Texas Instruments Incorporated Multilevel oxide as diffusion source
US4613556A (en) * 1984-10-18 1986-09-23 Xerox Corporation Heterogeneous electrophotographic imaging members of amorphous silicon and silicon oxide
JPS6218040A (ja) * 1985-07-17 1987-01-27 Matsushita Electronics Corp リンケイ酸ガラス被膜の平坦化方法
US4996576A (en) * 1986-11-24 1991-02-26 At&T Bell Laboratories Radiation-sensitive device
US5142346A (en) * 1987-04-03 1992-08-25 Texas Instruments Incorporated Floating gate JFET image sensor
JPH01123417A (ja) * 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US4966870A (en) * 1988-04-14 1990-10-30 International Business Machines Corporation Method for making borderless contacts
JPH01283838A (ja) * 1988-05-10 1989-11-15 Toshiba Corp 半導体装置
US5168340A (en) * 1988-08-17 1992-12-01 Texas Instruments Incorporated Semiconductor integrated circuit device with guardring regions to prevent the formation of an MOS diode
JPH0289346A (ja) * 1988-09-27 1990-03-29 Toshiba Corp 半導体装置及びその製造方法
JPH04239723A (ja) * 1991-01-23 1992-08-27 Nec Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089992A (en) * 1965-10-11 1978-05-16 International Business Machines Corporation Method for depositing continuous pinhole free silicon nitride films and products produced thereby
US3961414A (en) * 1972-06-09 1976-06-08 International Business Machines Corporation Semiconductor structure having metallization inlaid in insulating layers and method for making same
US3833919A (en) * 1972-10-12 1974-09-03 Ncr Multilevel conductor structure and method
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
JPS51138166A (en) * 1975-05-24 1976-11-29 Fujitsu Ltd Production method of semiconductor device
US4142004A (en) * 1976-01-22 1979-02-27 Bell Telephone Laboratories, Incorporated Method of coating semiconductor substrates
IT1088852B (it) * 1976-11-01 1985-06-10 Rca Corp Struttura passivante per un dispositivo simeconduttore
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4063274A (en) * 1976-12-10 1977-12-13 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442037A1 (de) * 1983-11-18 1985-05-30 Hitachi Microcomputer Engineering Ltd., Kodaira, Tokio/Tokyo Verfahren zur herstellung einer integrierten halbleiterschaltung

Also Published As

Publication number Publication date
YU144579A (en) 1983-02-28
CA1125439A (en) 1982-06-08
GB2023342A (en) 1979-12-28
FR2429493B1 (de) 1984-07-06
BR7903787A (pt) 1980-02-05
GB2023342B (en) 1982-12-22
YU42187B (en) 1988-06-30
PL123900B1 (en) 1982-12-31
SE443260B (sv) 1986-02-17
FR2429493A1 (fr) 1980-01-18
IN149514B (de) 1982-01-02
IT1121252B (it) 1986-04-02
US4273805A (en) 1981-06-16
JPS553700A (en) 1980-01-11
IT7923271A0 (it) 1979-06-04
PL216429A1 (de) 1980-05-05
SE7905253L (sv) 1979-12-20

Similar Documents

Publication Publication Date Title
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2661099C2 (de)
DE3019850C2 (de)
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3311635C2 (de)
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2916364C2 (de)
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2640525A1 (de) Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch dieses verfahren hergestellt ist
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2623015A1 (de) Verfahren zur herstellung von cmos/sos-halbleitereinrichtungen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3202608A1 (de) Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8131 Rejection