JPH0289346A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0289346A
JPH0289346A JP63241518A JP24151888A JPH0289346A JP H0289346 A JPH0289346 A JP H0289346A JP 63241518 A JP63241518 A JP 63241518A JP 24151888 A JP24151888 A JP 24151888A JP H0289346 A JPH0289346 A JP H0289346A
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
layer metal
sio2 film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63241518A
Other languages
English (en)
Other versions
JPH0576187B2 (ja
Inventor
Toshihiko Katsura
桂　敏彦
Masayasu Abe
正泰 安部
Koichi Mase
間瀬　康一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63241518A priority Critical patent/JPH0289346A/ja
Priority to KR1019890013911A priority patent/KR930004981B1/ko
Priority to EP19890117848 priority patent/EP0365854A3/en
Publication of JPH0289346A publication Critical patent/JPH0289346A/ja
Publication of JPH0576187B2 publication Critical patent/JPH0576187B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は絶縁膜による平坦化技術に関するもので、特に
多層配線構造に使用されるものである。
（従来の技術） 近年、半導体装置の高集積化に伴い多層配線構造には絶
縁膜による平坦化技術が必須となってきた。この技術と
しては、現在、薄膜の形成時に基板側にも直流又は交流
バイアスを加え、基板表面のスパッタリングを行いつつ
薄膜を堆積する方法、すなわちバイアス・スパッタ法、
バイアス・プラズマＣＶＤ法、バイアス・ＥＣＲプラズ
マＣＶＤ法などが知られている（以下、これらを総称し
て「基板バイアスを印加する方法」という。）。なお、
これらの方法を利用する際においては、薄膜のリーク電
流（通常のプラズマＣＶＤ法によるＳｉＯｚＭと比較し
た場合、リーク電流は１００倍以上になる（測定温度約
２００℃）。）を低減させること及び生産性を良くする
ことを考慮に入れて、絶縁膜は、一般に生産性が良い通
常のプラズマＣＶＤ法等による５ｉ０２膜又は５ｉＯＮ
膜と基板バイアスを印加する方法による膜との積層膜構
造にしている。
従来、多層配線構造の一例としては第４図（ａ）、（ｂ
）に示す、半導体基板４１上に熱酸化膜４２を介して形
成された第１層金属配線４３上に、基板バイアスを印加
する方法による第１の絶縁膜４４及び通常のプラズマＣ
ＶＤ法による第２の絶縁膜４５が形成され（同図（ａ）
参照）、この第２の絶縁膜４５上に第２層金属配線４６
が形成されたもの（同図（ｂ）参照）がある。また、第
５図（ａ）。
（ｂ）に示す、第１層金属配線４３上に、通常のプラズ
マＣＶＤ法による第１の絶縁膜４７及び基板バイアスを
印加する方法による第２の絶縁膜４８が形成され（同図
（ａ）参照）、この第２の絶縁膜４８上に第２層金属配
線４９が形成されたもの（同図（ｂ）参照）がある。
前者の例では、平坦化のための第１の絶縁膜４４を形成
する際に、基板側にバイアスを加えることによる正イオ
ンのスパッタ・エツチング効果（堆積とエツチングとが
同時に進行すること）を利用しているため、第１層金属
配線４３表面やバルクに欠陥を生じ易い。この欠陥はス
トレスマイグレーションやエレクトロマイグレーシジン
を引き起こし、前記金属配線４３の断線等の原因となる
ので半導体装置の信頼性に直接影響してくる。後者の例
では、第１層金属配線４３表面の欠陥を回避することか
できるが、この金属配線４３段差部における第１の絶縁
膜４７のステップカバレージが不十分となる。このため
、基板バイアスを印加する方法により第２の絶縁膜４８
を堆積しても、平坦化が完全とはならない。よって、第
２層金属配線４９のステップカバレージは悪化し、この
金属配線４９の信頼性が低下する。
（発明が解決しようとする課題） このように、従来の半導体装置は第１層金属配線の信頼
性向上と絶縁膜による平坦化効果を同時に満たすことが
できない欠点があった。
よって、本発明の目的は、多層配線構造における層間絶
縁膜が生産性良く形成できるとともに平坦化効果を有し
、しかも配線の信頼性を低下させることがない半導体装
置を提供することである。
［発明の構成］ （課題を解決するための手段とその作用）上記目的を達
成するために本発明の半導体装置は、多層配線構造にお
ける層間絶縁膜が、まず、配線を保護するためこの配線
の表面に接して形成される第１の絶縁膜、例えばプラズ
マＣＶＤ法による５ｉ０２膜、５ｉＯＮ膜、Ｓｉ３Ｎ４
膜若しくはＰＳＧ膜、ＬＴＯ＠、スピン・オン・ガラス
膜又はポリ・イミド膜により５００人〜３０００人に薄
く形成されている。また、半導体基板上を平坦化するた
め前記第１の絶縁膜上には基板バイアスを印加する方法
により第２の絶縁膜が形成されている。さらに、この第
２の絶縁膜上には生産性を向上させるため前記第１の絶
縁膜と同様の方法により第３の絶縁膜が形成されている
。
このような構成であれば、第１の絶縁膜が配線を保護し
ているΦで、前記第１の絶縁膜上に基板バイアスを印加
する方法により第２の絶縁膜を形成しても、前記配線に
ダメージを与えることはない。また、この後に第３の絶
縁膜を形成することにより、生産性を向上させることが
できるとともに、第２の絶縁膜上は平坦であるから第３
の絶縁膜表面も平坦に形成される。よって、層間絶縁膜
による平坦化効果も損なわない。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第１図（ａ）、（ｂ）は本発明の半導体装置の断面図を
示したものである。従来と同様に、半導体基板ｌ上には
熱酸化膜２及び第１層金属配線３８〜３ｃが形成されて
いる。また、前記第１層金属配線３ａ〜３Ｃ上には通常
のプラズマＣＶＤ法により配線保護膜としての５ｉ０２
１）％４が形成され、こ（７）Ｓｉ０２膜４上にはバイ
アス・スパッタ法により５ｉ０２膜５が形成されＣいる
。さらに、この５ｉ０２膜５上には通常のプラズマＣＶ
Ｄ法により５ｉ０２膜６が形成されている（同図（ａ）
？照）。さらに、前記Ｓ　ｉ　０７．、膜Ｂ上にはスパ
ック法によって第２層金属配線７が形成されている（同
図（ｂ）参照）。なお、前記第１層金属配線３ａ〜３ｃ
の配線厚、配線幅、配線間隔がそれぞれ１．０．ｍ、、
１．５７ｓ、２．Ｏｈｍ程度である場合に、配線保護膜
としての前記５ｉｏ２膜４の膜厚は５００人〜３０００
人が最適である。また、前記第１層金属配線３ａ〜３Ｃ
にはＡｌｌやＡ１合金を用い、前記配線保護膜にはプラ
ズマＣＶＤ法によるＳ　ｉ　０２膜、５ｉＯＮ膜、Ｓｉ
３Ｎ４膜若しくはＰＳＧ膜、ＬＴＯ膜、スピン・オン争
ガラス膜又はポリ・イミド膜を用いる。
このような構造であれば、配線保護膜が第１層金属配線
３ａ〜３ｃを覆って形成されるので、バイアス・スパッ
タ法による５ｉ０２膜５で半導体基板１上を平坦化して
も、第１層金属配線３ａ〜３Ｃにダメージを与えること
がない。なお、前記配線保護膜上をバイアス・スパッタ
法による５ｉ０２膜５のみで形成すると生産に時間がか
かり過ぎ実用的でないので、生産性が良い通常のプラズ
マＣＶＤ法による５ｉ０２膜６との積層構造にして生産
性を向上させるとともにリーク電流の低減を達成してい
る。
次に、本発明による半導体装置を形成し、この半導体装
置を用いて第１層金属配線３ａ〜３Ｃの通電試験を行い
、この金属配線３の信頼性を評価した。まず、半導体基
板ｌに通常の熱酸化により熱酸化膜２を約３０００人形
成した後、Ａｌ−１％Ｓｉ膜又はｌ−１％５ｉ−１％Ｃ
ｕ膜を約１．０ｐスパツタリング法により形成した。そ
して、コノＡＩ　−１％Ｓ　ｉ　ａｌ［又ハＡ１１−１
　％Ｓ　ｉ　−１％Ｃｕ膜をフォトリソグラフィー法及
びＲＩＥ法を用いて配線幅／配線間隔−１，５μｓ／２
．Ｏｐに、また配線長が２−層になるようにパターニン
グした。この後、全面には通常のプラズマＣＶＤ法によ
り５ＩＯ２膜４を形成した。なお、この５ｉ０２膜４の
膜厚として５００人、１５００人、３０００人のものを
それぞれ用意した。さらに、この５ｉ０２膜４上にはバ
イアススパッタ法により５ｉ０２膜５を約８０００人形
成し、この５ｉ０２膜５上には通常のプラズマＣＶＤ法
によりＳ　ｉ　０２膜６を約８０００人形成した。そし
て、この５ｉ０２膜Ｂ上に第２層金属配線７としてＡ！
Ｉ−１％Ｓｉ膜を約１．０ＩＩＪａスパツタリング法に
より形成した。
このように形成された半導体装置について試験を行なっ
たところ第２図に示すような結果が得られな。通電条件
としては電流密度Ｊ−１，０Ｘ１０６Ａ／ｃ■２、通電
時間Ｔ−１０００時間である。また、試料数は各構造に
対してそれぞれ１００サンプルである。同図によれば配
線の保護膜厚５００Å以上において断線不良率は０％で
ある。これはＡΩ−１％Ｓｉ膜、ＡＮ−１％５ｉ−１％
Ｃｕ膜共にエレクトロマイグレーション又はストレスマ
イグレーションによる断線不良が生じなかったことを意
味する。また、第１層金属配線３段差部における配線保
護膜のステップカバレージについて調べてみたところ、
５００人〜３０００人の範囲においては良好であること
が判明した。
さらに、へΩ−１％Ｓｉ膜よりなる第１層金属配線３ａ
〜３ｃ上に配線保護膜としてプラズマＣＶＤ法による５
ｉＯＮ膜、Ｓｉ３Ｎ４膜若しくはＰＳＧＩＩＩ、ＬＴＯ
膜、スピン・オン・ガラス膜又はポリ・イミド膜を用い
ることにより同様の通電試験を行なった。その結果、第
３図に示すように、配線保護膜にプラズマＣＶＤ法によ
るＳ　ｉ　０２膜４を用いた場合と同様の効果が得られ
ることが確認された。
なお、平坦化効果を有する絶縁膜の形成方法としては、
バイアス・スパッタ法の他にも基板バイアスを印加する
方法を使える。また、本発明は前記第２層金属配線７上
に第３層金属配線がある場合において、これらの間に形
成される層間絶縁膜にも適用できることは言うまでもな
い。すなわち、多層配線構造における配線間の層間絶縁
膜の形成に対して有効である。
［発明の効果］ 以上、説明したように本発明の半導体装置によれば次の
ような効果を奏する。
多層配線構造における層間絶縁膜を三層構造にすること
で、配線の信頼性向上並びに層間絶縁膜による平坦化効
果及び生産性の向上を達成することができる。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる半導体装置を説明す
るための断面図、第２図及び第３図はそれぞれ本発明に
よる半導体装置の特性を示す図、第４図及び第５図はそ
れぞれ従来の半導体装置を示す断面図である。 ｌ・・・半導体基板、２・・・熱酸化膜、３ａ〜３Ｃ・
・・第１層金属配線、４．　５．　６・・・５ｉ０２膜
。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板と、この半導体基板上に形成される配線と、
    この配線を保護するためこの配線の表面に接して形成さ
    れる第１の絶縁膜と、前記半導体基板上を平坦化するた
    め基板バイアスを印加する方法により前記第１の絶縁膜
    上に形成される第２の絶縁膜と、この第２の絶縁膜上に
    形成される第３の絶縁膜とを具備してなる多層配線構造
    の半導体装置。
JP63241518A 1988-09-27 1988-09-27 半導体装置及びその製造方法 Granted JPH0289346A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63241518A JPH0289346A (ja) 1988-09-27 1988-09-27 半導体装置及びその製造方法
KR1019890013911A KR930004981B1 (ko) 1988-09-27 1989-09-27 반도체 장치
EP19890117848 EP0365854A3 (en) 1988-09-27 1989-09-27 Semiconductor device having a multi-layered wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241518A JPH0289346A (ja) 1988-09-27 1988-09-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0289346A true JPH0289346A (ja) 1990-03-29
JPH0576187B2 JPH0576187B2 (ja) 1993-10-22

Family

ID=17075537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241518A Granted JPH0289346A (ja) 1988-09-27 1988-09-27 半導体装置及びその製造方法

Country Status (3)

Country Link
EP (1) EP0365854A3 (ja)
JP (1) JPH0289346A (ja)
KR (1) KR930004981B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574962A (ja) * 1991-09-17 1993-03-26 Hitachi Ltd 半導体装置及びその製造方法
JPH09321047A (ja) * 1996-05-24 1997-12-12 Nec Corp 半導体装置の製造方法
US5905298A (en) * 1996-10-03 1999-05-18 Fujitsu Limited Semiconductor device having an insulation film of low permittivity and a fabrication process thereof
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
JP2021047422A (ja) * 2015-09-08 2021-03-25 コーニング インコーポレイテッド 光学系構成部品を形成する方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2252667A (en) * 1990-10-08 1992-08-12 Gold Star Electronics Contact in DRAM device
US5268333A (en) * 1990-12-19 1993-12-07 Samsung Electronics Co., Ltd. Method of reflowing a semiconductor device
KR950034755A (ja) * 1994-05-27 1995-12-28
JPH0855913A (ja) * 1994-06-07 1996-02-27 Texas Instr Inc <Ti> サブミクロン相互接続の選択的空隙充填方法
JPH0855910A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 半導体装置の製造方法
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5289468A (en) * 1976-01-21 1977-07-27 Hitachi Ltd Semiconductor device
JPS58197824A (ja) * 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置
JPS5957456A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
EP0177845A1 (de) * 1984-09-28 1986-04-16 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5289468A (en) * 1976-01-21 1977-07-27 Hitachi Ltd Semiconductor device
JPS58197824A (ja) * 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置
JPS5957456A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574962A (ja) * 1991-09-17 1993-03-26 Hitachi Ltd 半導体装置及びその製造方法
JP3010824B2 (ja) * 1991-09-17 2000-02-21 株式会社日立製作所 半導体装置及びその製造方法
JPH09321047A (ja) * 1996-05-24 1997-12-12 Nec Corp 半導体装置の製造方法
US5905298A (en) * 1996-10-03 1999-05-18 Fujitsu Limited Semiconductor device having an insulation film of low permittivity and a fabrication process thereof
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
JP2021047422A (ja) * 2015-09-08 2021-03-25 コーニング インコーポレイテッド 光学系構成部品を形成する方法

Also Published As

Publication number Publication date
EP0365854A2 (en) 1990-05-02
JPH0576187B2 (ja) 1993-10-22
EP0365854A3 (en) 1990-12-05
KR900005593A (ko) 1990-04-14
KR930004981B1 (ko) 1993-06-11

Similar Documents

Publication Publication Date Title
JPH11186320A (ja) 多層パッドを具備した半導体素子及びその製造方法
JPH06181209A (ja) 半導体装置の製造方法
JPH0289346A (ja) 半導体装置及びその製造方法
TW560002B (en) Semiconductor device and process for the same
JPH06124948A (ja) 配線形成方法
JPS6199372A (ja) 電極配線
JPH0689893A (ja) 半導体装置
JPS6149452A (ja) 半導体素子
JPS61284928A (ja) 半導体装置
JP2637726B2 (ja) 半導体集積回路装置の製造方法
KR100482364B1 (ko) 반도체소자의다층패드및그제조방법
JP2942063B2 (ja) 半導体装置の製造方法
JPS61203654A (ja) 半導体装置及びその製造方法
JPH02284447A (ja) 半導体装置の製造方法
JPS61237450A (ja) 半導体装置の製造方法
JPH036827A (ja) 半導体装置の製造方法
JPH02117154A (ja) 半導体装置の製造方法
JPS63143839A (ja) 半導体集積回路の製造方法
JPH088249A (ja) 層間絶縁膜の形成方法
JPH08274164A (ja) 半導体装置
JPH01135044A (ja) 半導体装置
JPH0362554A (ja) 半導体装置及びその製造方法
JPS63152151A (ja) 半導体装置
JPH05267476A (ja) 半導体装置の製造方法
JPH0536842A (ja) 多層配線形成法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees