JPH01138734A - 複導電体層を有する半導体装置およびその製造方法 - Google Patents
複導電体層を有する半導体装置およびその製造方法Info
- Publication number
- JPH01138734A JPH01138734A JP62298122A JP29812287A JPH01138734A JP H01138734 A JPH01138734 A JP H01138734A JP 62298122 A JP62298122 A JP 62298122A JP 29812287 A JP29812287 A JP 29812287A JP H01138734 A JPH01138734 A JP H01138734A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- conductor layer
- layer
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 168
- 239000004020 conductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 150000001875 compounds Chemical class 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 239000000126 substance Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 219
- 238000001039 wet etching Methods 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 5
- 239000007791 liquid phase Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 20
- 238000002844 melting Methods 0.000 abstract description 15
- 230000008018 melting Effects 0.000 abstract description 15
- 229910021332 silicide Inorganic materials 0.000 abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は複導電体層を有する半導体装置およびその製
造方法に関し、特に配線層と層間絶縁膜とが交互に積層
された多層配線を有する半導体装置の改良に関するもの
である。
造方法に関し、特に配線層と層間絶縁膜とが交互に積層
された多層配線を有する半導体装置の改良に関するもの
である。
［従来の技術］
近年、半導体装置において素子の微細化が進むにつれて
、半導体装置の高集積化、高密度化が進んでいる。その
ため、半導体装置の多層配線技術において下層配線膜に
よる段差が問題となっている。
、半導体装置の高集積化、高密度化が進んでいる。その
ため、半導体装置の多層配線技術において下層配線膜に
よる段差が問題となっている。
第１２Ａ図〜第１２Ｃ図は下層配線膜による反差を示す
断面図である。図において、半導体基板１上にトランス
ファゲート絶縁膜８が形成されている。トランスファゲ
ート絶縁膜８上には下層配線膜としてたとえば、トラン
スファゲート電極９が間隔を隔てて形成されている。ト
ランスファゲート電極９の上には上層配線膜との絶縁を
図るために酸化膜１２が形成されている。第１２Ａ図で
はトランスファゲート電極９の間の間隔が広いため、こ
のトランスファゲート電極９による酸化膜１２の段差は
それほど厳しくはない。しかし、第１２Ｂ図に示すよう
に、半導体装置が高集積化、高密度化するにつれて、ト
ランスファゲート電極９の間の間隔が狭くなると、トラ
ンスファゲート電極９による酸化膜１２の段差も急峻に
なる。また、半導体装置の高集積化、高密度化が進むに
つれて、トランスファゲート電極９の間隔が狭くなるだ
けでなく、トランスファゲートトランジスタの性能を低
下させないためには、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ）構造のような改善されたトラン
スファゲートトランジスタ構造が必要不可欠となる。こ
のＬＤＤ構造を形成するためには第１２Ｃ図に示すよう
に、トランスファゲート電極９の両側に側壁酸化膜１０
の形成を要する。このような理由のため、トランスファ
ゲート電極９による段差が益々急峻なものになる。
断面図である。図において、半導体基板１上にトランス
ファゲート絶縁膜８が形成されている。トランスファゲ
ート絶縁膜８上には下層配線膜としてたとえば、トラン
スファゲート電極９が間隔を隔てて形成されている。ト
ランスファゲート電極９の上には上層配線膜との絶縁を
図るために酸化膜１２が形成されている。第１２Ａ図で
はトランスファゲート電極９の間の間隔が広いため、こ
のトランスファゲート電極９による酸化膜１２の段差は
それほど厳しくはない。しかし、第１２Ｂ図に示すよう
に、半導体装置が高集積化、高密度化するにつれて、ト
ランスファゲート電極９の間の間隔が狭くなると、トラ
ンスファゲート電極９による酸化膜１２の段差も急峻に
なる。また、半導体装置の高集積化、高密度化が進むに
つれて、トランスファゲート電極９の間隔が狭くなるだ
けでなく、トランスファゲートトランジスタの性能を低
下させないためには、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ）構造のような改善されたトラン
スファゲートトランジスタ構造が必要不可欠となる。こ
のＬＤＤ構造を形成するためには第１２Ｃ図に示すよう
に、トランスファゲート電極９の両側に側壁酸化膜１０
の形成を要する。このような理由のため、トランスファ
ゲート電極９による段差が益々急峻なものになる。
すなわち、ｍ １２ Ｂ図に示すような凸形状の段差（
ポジティブ・スロープ）から第１２Ｃ図に示すような凹
形状の段差（ネガティブ・スロープ）へ変化する。この
ような傾斜の急な段差が、酸化膜１２の上に形成される
上層配線の短絡や断線という問題を引き起こす。
ポジティブ・スロープ）から第１２Ｃ図に示すような凹
形状の段差（ネガティブ・スロープ）へ変化する。この
ような傾斜の急な段差が、酸化膜１２の上に形成される
上層配線の短絡や断線という問題を引き起こす。
そこで、上述のような下層配線膜による段差を解消する
ために、配線間隔の領域に形成される層間絶縁膜として
、スピン・オン・グラス（Ｓｐｉｎ ｏｎ、Ｇｌａｓ
ｓ、以下、ｒｓＯＧＪと称する。）膜を用いた多層配線
を有する半導体装置が、特開昭６１−１０２７５４号公
報に開示されている。ＳＯＧ膜は、シリコン化合物をア
ルコールなどの有機溶媒に溶解した液を膜状に塗布し、
熱処理して有機溶媒を蒸発させて得られるシリコン酸化
膜である。第１３Ａ図〜第１３Ｄ図はこのようなＳＯＧ
膜を用いて、２層構造からなる層間絶縁膜を形成する、
従来の複導電体層を有する半導体装置の製造方法の一例
を工程順に示す断面図である。
ために、配線間隔の領域に形成される層間絶縁膜として
、スピン・オン・グラス（Ｓｐｉｎ ｏｎ、Ｇｌａｓ
ｓ、以下、ｒｓＯＧＪと称する。）膜を用いた多層配線
を有する半導体装置が、特開昭６１−１０２７５４号公
報に開示されている。ＳＯＧ膜は、シリコン化合物をア
ルコールなどの有機溶媒に溶解した液を膜状に塗布し、
熱処理して有機溶媒を蒸発させて得られるシリコン酸化
膜である。第１３Ａ図〜第１３Ｄ図はこのようなＳＯＧ
膜を用いて、２層構造からなる層間絶縁膜を形成する、
従来の複導電体層を有する半導体装置の製造方法の一例
を工程順に示す断面図である。
まず、第１３Ａ図を参照して、Ｌ、ＤＤ構造を有するト
ランスファゲートトランジスタが形成される。このトラ
ンスファゲートトランジスタは、Ｐ型の半導体基板１上
に形成されたトランスファゲート絶縁膜８上に間隔を隔
てて形成されたトランスファゲート電極９と、トランス
ファゲート電極９の両側壁に形成された側壁酸化膜１０
と、トランスファゲート電極９の間の半導体基板１に形
成されたＮ型不純物拡散領域１１とから構成される。
ランスファゲートトランジスタが形成される。このトラ
ンスファゲートトランジスタは、Ｐ型の半導体基板１上
に形成されたトランスファゲート絶縁膜８上に間隔を隔
てて形成されたトランスファゲート電極９と、トランス
ファゲート電極９の両側壁に形成された側壁酸化膜１０
と、トランスファゲート電極９の間の半導体基板１に形
成されたＮ型不純物拡散領域１１とから構成される。
その後、半導体基板１の上方全面に酸化膜１２ｂく堆積
される。酸化膜１２上にはＳＯＧがスピン（回転）塗布
される。このＳＯＧは塗布後、８００℃以下の低温度で
熱処理が施されることにより、硬化され、ＳＯＧ膜１３
が形成される。このようにＳＯＧ膜１３が形成されるこ
とにより、トランスファゲート電極９による段差が緩和
される。
される。酸化膜１２上にはＳＯＧがスピン（回転）塗布
される。このＳＯＧは塗布後、８００℃以下の低温度で
熱処理が施されることにより、硬化され、ＳＯＧ膜１３
が形成される。このようにＳＯＧ膜１３が形成されるこ
とにより、トランスファゲート電極９による段差が緩和
される。
次に、第１３Ｂ図を参照して、写真製版技術と反応性イ
オンエツチング（Ｒｅａｃｔｉｖｅ １ｏｎ Ｅｔ
ｃｈｉｎｇ）技術によって、層間絶縁膜としての酸化＠
１２と５ＯＧＩｌｉ１３に異方性エツチングが施される
。この異方性エツチングによって上層配線との接続のた
めのコンタクト孔１５が形成される。
オンエツチング（Ｒｅａｃｔｉｖｅ １ｏｎ Ｅｔ
ｃｈｉｎｇ）技術によって、層間絶縁膜としての酸化＠
１２と５ＯＧＩｌｉ１３に異方性エツチングが施される
。この異方性エツチングによって上層配線との接続のた
めのコンタクト孔１５が形成される。
第１３Ｃ図を参照して、コンタクト孔１５が清浄化され
る。このコンタクト孔１５の清浄化はコンタクト抵抗の
低減化、および安定化のために行なわれるものである。
る。このコンタクト孔１５の清浄化はコンタクト抵抗の
低減化、および安定化のために行なわれるものである。
前記工程で層間絶縁膜を異方性エツチングした際に、コ
ンタクト孔１５に付着する重合体、たとえば、炭素（Ｃ
）とフッ素（Ｆ）との結合体を基本として、この基本単
位の１重結合体や２重結合体からなる重合体を除去した
り、コンタクト孔１５表面に自然に成長してしまう薄い
酸化膜を除去したりするために、たとえば、フッ酸を用
いてウェットエツチング処理が施される。このとき、Ｓ
ＯＧのウェットエツチング速度が非常に大きいため、Ｓ
ＯＧ膜１３が完全に除去される。
ンタクト孔１５に付着する重合体、たとえば、炭素（Ｃ
）とフッ素（Ｆ）との結合体を基本として、この基本単
位の１重結合体や２重結合体からなる重合体を除去した
り、コンタクト孔１５表面に自然に成長してしまう薄い
酸化膜を除去したりするために、たとえば、フッ酸を用
いてウェットエツチング処理が施される。このとき、Ｓ
ＯＧのウェットエツチング速度が非常に大きいため、Ｓ
ＯＧ膜１３が完全に除去される。
さらに、第１３Ｄ図を参照して、多結晶シリコン膜１６
、高融点金属シリサイド膜１７が半導体基板１の上方全
面に堆積される。その後、多結晶シリコン膜１６および
高融点金属シリサイド膜１７が配線パターンに従って選
択的に除去されることにより、上層配線が形成される。
、高融点金属シリサイド膜１７が半導体基板１の上方全
面に堆積される。その後、多結晶シリコン膜１６および
高融点金属シリサイド膜１７が配線パターンに従って選
択的に除去されることにより、上層配線が形成される。
この場合、コンタクト孔１５の形状はＳＯＧ膜１３が除
去されても全く問題はなく、コンタクト孔１５上に形成
される上層配線に断線を発生させることもない。
去されても全く問題はなく、コンタクト孔１５上に形成
される上層配線に断線を発生させることもない。
従来の庚導電体層を有する半導体装置は以上のように構
成されているので、以下の問題点があった。
成されているので、以下の問題点があった。
第１３Ｃ図に示すように、コンタクト孔１５を清浄化す
るためのウェットエツチング処理により、層間絶縁膜を
構成し、段差を解消するためのＳＯＧ膜１３が、ウェッ
トエツチング処理に対する耐性が弱いために、完全に除
去されてしまう。そのため、スピン塗布されたＳＯＧ膜
１３によって緩和された段差は、ＳＯＧ膜１３がウェッ
トエツチングにより除去されることによって、再び急峻
な段差として現われる。この傾斜の急な段差が次工程で
形成される多結晶シリコン膜１６、高融点金属シリサイ
ド膜１７からなる上層配線間の短絡を生じさせる原因と
なるという問題点があった。
るためのウェットエツチング処理により、層間絶縁膜を
構成し、段差を解消するためのＳＯＧ膜１３が、ウェッ
トエツチング処理に対する耐性が弱いために、完全に除
去されてしまう。そのため、スピン塗布されたＳＯＧ膜
１３によって緩和された段差は、ＳＯＧ膜１３がウェッ
トエツチングにより除去されることによって、再び急峻
な段差として現われる。この傾斜の急な段差が次工程で
形成される多結晶シリコン膜１６、高融点金属シリサイ
ド膜１７からなる上層配線間の短絡を生じさせる原因と
なるという問題点があった。
そこで、この発明は上記のような問題点を解消するため
になされたもので、トランスファゲート電極などの下層
配線に起因する傾斜の急な段差によって、上層配線の短
絡が生じないとともに、上層配線との接続のための孔の
部分における断線をも防止１することが可能な、複導電
体層を付する半導体装置およびその製造方法を提供する
ことを目的とする。
になされたもので、トランスファゲート電極などの下層
配線に起因する傾斜の急な段差によって、上層配線の短
絡が生じないとともに、上層配線との接続のための孔の
部分における断線をも防止１することが可能な、複導電
体層を付する半導体装置およびその製造方法を提供する
ことを目的とする。
［問題点を解決するための手段］
この発明に従った複導電体層を有する半導体装置は、半
導体基板の主表面の上方に下層配線として第１の導電体
層が間隔を隔てて形成されている。
導体基板の主表面の上方に下層配線として第１の導電体
層が間隔を隔てて形成されている。
第１の導電体層の間の半導体基板には、半導体基板と逆
の導電体型式の半導体領域が形成されている。半導体凸
板と第１の導電体層の上には、少なくとも３層からなる
絶縁物層が形成されている。
の導電体型式の半導体領域が形成されている。半導体凸
板と第１の導電体層の上には、少なくとも３層からなる
絶縁物層が形成されている。
その絶縁物層には上記半導体領域と第１の導電体層の少
なくともいずれか一方の表面に違する孔が設けられてい
る。その孔は上層配線としての第２の導電体層との接触
領域となるものである。孔の底面、側壁面と絶縁物層の
上には第２の導電体層が形成されている。孔の側壁は上
記絶縁物層の側壁面によって規定されている。絶縁物層
を構成する各層の側壁面は、その上の層の側壁面と同一
面上にあるか、またはその上の層の側壁面よりも孔の内
側へ少なくとも突出している。
なくともいずれか一方の表面に違する孔が設けられてい
る。その孔は上層配線としての第２の導電体層との接触
領域となるものである。孔の底面、側壁面と絶縁物層の
上には第２の導電体層が形成されている。孔の側壁は上
記絶縁物層の側壁面によって規定されている。絶縁物層
を構成する各層の側壁面は、その上の層の側壁面と同一
面上にあるか、またはその上の層の側壁面よりも孔の内
側へ少なくとも突出している。
また、この発明に従った半導体装置の製造方法によれば
、まず、半導体基板の主表面の上方に下層配線として第
１の導電体層を選択的に間隔を隔てて形成する。形成さ
れた第１の導電体層の間においては半導体基板と逆の導
電体型式の半導体領域が半導体基板に形成される。その
後、半導体基板と第１の導電体層の上には少なくとも３
層からなる絶縁物層が形成される。上層配線との接続の
ため、絶縁物層が選択的に除去されることにより、半導
体領域と第１導電体層の少なくともいずれか一方の表面
に違する孔が形成される。形成された孔の側壁面と底面
は洗浄され、絶縁物層を構成する各層からなる孔の側壁
面が整えられる。それによって、各層の側壁面は、その
上の層の側壁面と同一面上にあるか、またはその上の層
の側壁面よりも孔の内側へ少なくとも突出するように形
成される。そして、孔の底面および側壁面と絶縁物層の
上に上層配線としての第２の導電体層が形成される。
、まず、半導体基板の主表面の上方に下層配線として第
１の導電体層を選択的に間隔を隔てて形成する。形成さ
れた第１の導電体層の間においては半導体基板と逆の導
電体型式の半導体領域が半導体基板に形成される。その
後、半導体基板と第１の導電体層の上には少なくとも３
層からなる絶縁物層が形成される。上層配線との接続の
ため、絶縁物層が選択的に除去されることにより、半導
体領域と第１導電体層の少なくともいずれか一方の表面
に違する孔が形成される。形成された孔の側壁面と底面
は洗浄され、絶縁物層を構成する各層からなる孔の側壁
面が整えられる。それによって、各層の側壁面は、その
上の層の側壁面と同一面上にあるか、またはその上の層
の側壁面よりも孔の内側へ少なくとも突出するように形
成される。そして、孔の底面および側壁面と絶縁物層の
上に上層配線としての第２の導電体層が形成される。
この発明に従った半導体装置の好ましい実施例によれば
、上記絶縁物層はシリコン酸化物層が酸化膜の間に挾ま
れた３層構造を有する。このシリコン酸化物層はシリコ
ンを含む液相状態の物質を膜状に塗布することによって
形成されるものである。また、この半導体装置は上記半
導体領域がその一部を構成する、電界効果素子と電荷蓄
積のためのキャパシタとを備えている。第１の導電体層
は絶縁ゲート電極の一部を構成し、第２の導電体層は半
導体領域、または絶縁ゲート電極に接触する配線層を構
成する。
、上記絶縁物層はシリコン酸化物層が酸化膜の間に挾ま
れた３層構造を有する。このシリコン酸化物層はシリコ
ンを含む液相状態の物質を膜状に塗布することによって
形成されるものである。また、この半導体装置は上記半
導体領域がその一部を構成する、電界効果素子と電荷蓄
積のためのキャパシタとを備えている。第１の導電体層
は絶縁ゲート電極の一部を構成し、第２の導電体層は半
導体領域、または絶縁ゲート電極に接触する配線層を構
成する。
［作用］
この発明における第１の導電体層の上に形成される絶縁
物層は、少なくとも３つ以上の層から構成されている。
物層は、少なくとも３つ以上の層から構成されている。
そのため、この絶縁物層は、後工程でのウェット処理に
よって、完全に除去されることはなく、下層配線として
の第１の導電体層に起因する段差を解消する。したがっ
て、その絶縁物層の上に形成される上層配線としての第
２の導電体層に短絡が発生することはない。
よって、完全に除去されることはなく、下層配線として
の第１の導電体層に起因する段差を解消する。したがっ
て、その絶縁物層の上に形成される上層配線としての第
２の導電体層に短絡が発生することはない。
また、絶縁物層は、上層配線としての第２の導電体層が
下部領域と接触するために形成される孔の部分において
、その各層の側壁面が同一面上にあるか、あるいは上の
層の側壁面よりも孔の内側へ少なくとも突出している。
下部領域と接触するために形成される孔の部分において
、その各層の側壁面が同一面上にあるか、あるいは上の
層の側壁面よりも孔の内側へ少なくとも突出している。
そのため、その接触のための孔の側壁面において上層配
線としての第２の導電体層が形成されても、その上層配
線の断線が発生することもない。
線としての第２の導電体層が形成されても、その上層配
線の断線が発生することもない。
［発明の実施例］
以下、この発明の一実施例について図を用いて説明する
。
。
第１Ａ図はこの発明に従った複導電体層を有する半導体
装置のコンタクト孔の部分を示す部分断面図である。図
において、Ｐ型の半導体基板１上にはトランスファゲー
ト絶縁Ｍ８が形成されている。トランスファゲート絶縁
膜８の上には下層配線としてのトランスファゲート電極
（ワード線）９と、ＬＤＤ構造形成のため側壁酸化膜１
０とが形成されている。トランスファゲート電極９の間
の半導体基板１にはＮ型不純物拡散領域１１が形成され
ている。この場合、Ｎ型不純物拡散領域１１は低濃度の
Ｎ−領域と高濃度のＮ＋領領域からなり、ＬＤＤｔＭ造
を備えている。トランスファゲート電極９の上には化学
的気相成長法などにより、酸化膜１２が堆積されている
。酸化膜１２の上には回転塗布によって形成されたＳＯ
Ｇ膜１３、化学的気相成長法などによって形成された酸
化膜１４が順に積重ねられ、３層からなる絶縁物層が形
成されている。このような３層からなる絶縁物層には、
Ｎ型不純物拡散領域１１と上層配線とが接触するための
コンタクト孔１５が設けられている。
装置のコンタクト孔の部分を示す部分断面図である。図
において、Ｐ型の半導体基板１上にはトランスファゲー
ト絶縁Ｍ８が形成されている。トランスファゲート絶縁
膜８の上には下層配線としてのトランスファゲート電極
（ワード線）９と、ＬＤＤ構造形成のため側壁酸化膜１
０とが形成されている。トランスファゲート電極９の間
の半導体基板１にはＮ型不純物拡散領域１１が形成され
ている。この場合、Ｎ型不純物拡散領域１１は低濃度の
Ｎ−領域と高濃度のＮ＋領領域からなり、ＬＤＤｔＭ造
を備えている。トランスファゲート電極９の上には化学
的気相成長法などにより、酸化膜１２が堆積されている
。酸化膜１２の上には回転塗布によって形成されたＳＯ
Ｇ膜１３、化学的気相成長法などによって形成された酸
化膜１４が順に積重ねられ、３層からなる絶縁物層が形
成されている。このような３層からなる絶縁物層には、
Ｎ型不純物拡散領域１１と上層配線とが接触するための
コンタクト孔１５が設けられている。
コンタクト孔１５の底面、側壁面に沿うように、酸化膜
１４の上には上層配線としての多結晶シリコン膜１６、
高融点金属シリサイド膜１７が順に形成されている。多
結晶シリコン膜１６、高融点金属シリサイド膜１７は、
配線パターンに従ってビット線として形成される。この
例では、絶縁物層を構成する酸化膜１２、ＳＯＧ膜１３
、酸化膜１４のコンタクト孔１５における側壁面は同一
面上に存在するように形成されている。
１４の上には上層配線としての多結晶シリコン膜１６、
高融点金属シリサイド膜１７が順に形成されている。多
結晶シリコン膜１６、高融点金属シリサイド膜１７は、
配線パターンに従ってビット線として形成される。この
例では、絶縁物層を構成する酸化膜１２、ＳＯＧ膜１３
、酸化膜１４のコンタクト孔１５における側壁面は同一
面上に存在するように形成されている。
第１Ｂ図は別の実施例を示す断面図である。第１Ａ図と
異なり、コンタクト孔１５におけるｓ。
異なり、コンタクト孔１５におけるｓ。
Ｇ膜１３と酸化膜１４の側壁面が同一面上にあり、酸化
膜１２の側壁面はその上の層であるｓＯＧ膜１３の側壁
面よりもコンタクト孔１５の内側に突出している。
膜１２の側壁面はその上の層であるｓＯＧ膜１３の側壁
面よりもコンタクト孔１５の内側に突出している。
上述のように、絶縁物層の側壁面がコンタクト孔の部分
において形成されるので、コンタクト孔の側壁面に沿っ
て形成される上層配線に断線が生じることはない。第２
Ａ図、第２Ｂ図はこのことを原理的に説明するために、
コンタクト孔の部分における絶縁物層の側壁面のみを示
す部分断面図である。図において、この絶縁物層は酸化
膜１２、ＳＯＧ膜１３、酸化膜１４の３層から構成され
る。
において形成されるので、コンタクト孔の側壁面に沿っ
て形成される上層配線に断線が生じることはない。第２
Ａ図、第２Ｂ図はこのことを原理的に説明するために、
コンタクト孔の部分における絶縁物層の側壁面のみを示
す部分断面図である。図において、この絶縁物層は酸化
膜１２、ＳＯＧ膜１３、酸化膜１４の３層から構成され
る。
第２Ａ図に示すように、各層の側壁面間の距離り、、Ｌ
２．Ｌ、がＬ１≦Ｌ２≦Ｌ、の関係式を満たすとき、理
想的なコンタクト孔の形状が得られる。この関係式を満
たすとき、第２Ｂ図に示すように、コンタクト孔の側壁
面に沿って形成される上層配線としての多結晶シリコン
膜１６が段切れてしまうことがないので、断線の発生が
回避され得る。
２．Ｌ、がＬ１≦Ｌ２≦Ｌ、の関係式を満たすとき、理
想的なコンタクト孔の形状が得られる。この関係式を満
たすとき、第２Ｂ図に示すように、コンタクト孔の側壁
面に沿って形成される上層配線としての多結晶シリコン
膜１６が段切れてしまうことがないので、断線の発生が
回避され得る。
第３Ａ図〜第３Ｄ図はこの発明に従った半導体装置の製
造方法の一例を工程順に示す部分断面図である。
造方法の一例を工程順に示す部分断面図である。
まず、第３Ａ図令参照して、ＬＤＤ構造を有するトラン
スファゲートトランジスタが形成される。
スファゲートトランジスタが形成される。
このトランスファゲートトランジスタはＰ型の半導体基
板１上に形成されたトランスファゲート絶縁膜８上に間
隔を隔てて形成されたトランスファゲート電極つと、ト
ランスファゲート電極９の両側に形成された側壁酸化膜
１０と、トランスファゲート電極９の間の半導体基板１
に形成されたＮ゛型不純物拡散領域１１とから構成され
る。その後、半導体基板１の上方全面に酸化膜１２が堆
積される。酸化膜１２の上にはＳＯＧがスピン塗布され
る。このとき、ＳＯＧにはウェット処理に対する耐性を
強くする、すなわち、ウェットエツチングのエツチング
速度を遅くする不純物、たとえばボロン（Ｂ）が混入さ
れる。その後、ＳＯＧは、８００℃以下の低温度で熱処
理が施されることによって硬化され、ＳＯＧ膜１３が形
成される。この工程を、不純物を含まないＳＯＧをスピ
ン９ 市し、８００℃以下の低温度熱処理を行なった後
、ボロン等の不純物をイオン注入や熱拡散などの方法で
混入することにより、不純物を含んだＳＯＧ膜１３を形
成する工程にしてもよい。その後、このＳＯＧ膜１３の
上に再び、酸化膜１４を化学的気相成長法などの方法に
よって堆積する。この段階で、従来と同様に、トランス
ファゲート電極つと側壁酸化膜１０とによる酸化膜１２
の急峻な段差が、ＳＯＧ膜１３で埋め込まれ、平坦化さ
れることにより緩和され得る。
板１上に形成されたトランスファゲート絶縁膜８上に間
隔を隔てて形成されたトランスファゲート電極つと、ト
ランスファゲート電極９の両側に形成された側壁酸化膜
１０と、トランスファゲート電極９の間の半導体基板１
に形成されたＮ゛型不純物拡散領域１１とから構成され
る。その後、半導体基板１の上方全面に酸化膜１２が堆
積される。酸化膜１２の上にはＳＯＧがスピン塗布され
る。このとき、ＳＯＧにはウェット処理に対する耐性を
強くする、すなわち、ウェットエツチングのエツチング
速度を遅くする不純物、たとえばボロン（Ｂ）が混入さ
れる。その後、ＳＯＧは、８００℃以下の低温度で熱処
理が施されることによって硬化され、ＳＯＧ膜１３が形
成される。この工程を、不純物を含まないＳＯＧをスピ
ン９ 市し、８００℃以下の低温度熱処理を行なった後
、ボロン等の不純物をイオン注入や熱拡散などの方法で
混入することにより、不純物を含んだＳＯＧ膜１３を形
成する工程にしてもよい。その後、このＳＯＧ膜１３の
上に再び、酸化膜１４を化学的気相成長法などの方法に
よって堆積する。この段階で、従来と同様に、トランス
ファゲート電極つと側壁酸化膜１０とによる酸化膜１２
の急峻な段差が、ＳＯＧ膜１３で埋め込まれ、平坦化さ
れることにより緩和され得る。
次に、第３Ｂ図を参照して、写真製版技術と反応性イオ
ンエツチング技術によって層間絶縁膜としての酸化膜１
２、ＳＯＧ膜１３、および酸化膜１４に同時に異方性エ
ツチングを施すことにより、コンタクト孔１５が形成さ
れる。
ンエツチング技術によって層間絶縁膜としての酸化膜１
２、ＳＯＧ膜１３、および酸化膜１４に同時に異方性エ
ツチングを施すことにより、コンタクト孔１５が形成さ
れる。
第３Ｃ図を参照して、コンタクト孔１５の表面の清浄化
のために、ウェットエツチング処理が施される。この処
理の目的は従来の技術で述べたとおりである。この場合
、ＳＯＧ膜１３はウェット処理に対する耐性を強くする
不純物を含んでいるのでほとんど除去されない。そのた
め、コンタクト孔１５におけるＳＯＧ膜１３の側壁面は
酸化膜１２．１４の側壁面と同一面上に存在し、後退す
ることがない。また、トランスファゲート電極９による
酸化膜１２の急峻な段差を埋め込んでいるＳＯＧ膜１３
はその上の酸化膜１４によって保護されているため、従
来のように、このウェットエツチング処理により、再び
、急峻な段差が現われることはない。
のために、ウェットエツチング処理が施される。この処
理の目的は従来の技術で述べたとおりである。この場合
、ＳＯＧ膜１３はウェット処理に対する耐性を強くする
不純物を含んでいるのでほとんど除去されない。そのた
め、コンタクト孔１５におけるＳＯＧ膜１３の側壁面は
酸化膜１２．１４の側壁面と同一面上に存在し、後退す
ることがない。また、トランスファゲート電極９による
酸化膜１２の急峻な段差を埋め込んでいるＳＯＧ膜１３
はその上の酸化膜１４によって保護されているため、従
来のように、このウェットエツチング処理により、再び
、急峻な段差が現われることはない。
さらに、第３Ｄ図を参照して、多結晶シリコン膜１６、
高融点金属シリサイド膜１７が半導体基板１の上方全面
に堆積される。その後、多結晶シリコン膜１６、高融点
金属シリサイド膜１７が配線パターンに従って選択的に
除去され、上層配線が形成される。
高融点金属シリサイド膜１７が半導体基板１の上方全面
に堆積される。その後、多結晶シリコン膜１６、高融点
金属シリサイド膜１７が配線パターンに従って選択的に
除去され、上層配線が形成される。
したがって、コンタクト孔１５において、上層配線とし
ての多結晶シリコン膜１６と高融点金属シリサイド膜１
７が段切れてしまうようなこともなく、これらの膜から
なるビット線のコンタクト孔１５におけるｔｌｉ線もな
くなるという効果がある。
ての多結晶シリコン膜１６と高融点金属シリサイド膜１
７が段切れてしまうようなこともなく、これらの膜から
なるビット線のコンタクト孔１５におけるｔｌｉ線もな
くなるという効果がある。
また、トランスファゲート電極９による急峻な段差もＳ
ＯＧ膜１３によって埋め込まれているので、その上に形
成されるビット線が短絡することもない。
ＯＧ膜１３によって埋め込まれているので、その上に形
成されるビット線が短絡することもない。
上述のように、３層構造からなる絶縁物層を形成した場
合の比較例として、絶縁物層を構成するＳＯＧ膜１３に
ウェットエツチング処理に対する耐性を高める不純物を
混入しない場合の例を説明する。
合の比較例として、絶縁物層を構成するＳＯＧ膜１３に
ウェットエツチング処理に対する耐性を高める不純物を
混入しない場合の例を説明する。
第４Ａ図〜第４Ｄ図は、第３Ａ図〜第３Ｄ図に示された
本発明の半導体装置の製造方法に対する比較例を工程順
に示す部分断面図である。第４Ａ図、第４Ｂ図に示され
る工程は、ＳＯＧ膜１３に不純物を混入しないという点
を除いては、第３Ａ図、第３Ｂ図を用いて説明された工
程と同様であるので説明を省略する。
本発明の半導体装置の製造方法に対する比較例を工程順
に示す部分断面図である。第４Ａ図、第４Ｂ図に示され
る工程は、ＳＯＧ膜１３に不純物を混入しないという点
を除いては、第３Ａ図、第３Ｂ図を用いて説明された工
程と同様であるので説明を省略する。
第４Ｃ図を参照して、コンタクト孔１５が形成された後
、ウェットエツチング処理が施される。
、ウェットエツチング処理が施される。
この場合、ＳＯＧ膜１３にはウェットエツチング処理に
対する耐性を高める不純物が混入されていないので、そ
のウェットエツチング速度が非常に大きいため、コンタ
クト孔１５の部分においてＳＯＧ膜１３の側壁面が、酸
化膜１２，１４の側壁面に対して相対的に後退するよう
に除去されて形成される。したがって、トランスファゲ
ート電ｔ１９による段差は、ＳＯＧ膜１３が酸化ＩＩ％
１４によって保護され、除去されないので、そのまま緩
和された状態を保つ。しかし、コンタクト孔１５の部分
においては５ＯＧＩ換１３の側壁面が酸化膜１−２．１
４に対してｔ■対的に後退しているので、コンタクト孔
１５の形状を悪化させている。
対する耐性を高める不純物が混入されていないので、そ
のウェットエツチング速度が非常に大きいため、コンタ
クト孔１５の部分においてＳＯＧ膜１３の側壁面が、酸
化膜１２，１４の側壁面に対して相対的に後退するよう
に除去されて形成される。したがって、トランスファゲ
ート電ｔ１９による段差は、ＳＯＧ膜１３が酸化ＩＩ％
１４によって保護され、除去されないので、そのまま緩
和された状態を保つ。しかし、コンタクト孔１５の部分
においては５ＯＧＩ換１３の側壁面が酸化膜１−２．１
４に対してｔ■対的に後退しているので、コンタクト孔
１５の形状を悪化させている。
次に、第４Ｄ図を参照して、多結晶シリコン膜１６、高
融点金属シリサイド膜１７が半導体基板１の上方全面に
堆積される。その後、多結晶シリコン膜１６、高融点金
属シリサイド膜１７が配線パターンに従って選択的に除
去されることにより、」−層配線としてのビット線が形
成される。コンタクト孔１５の部分においては、ウェッ
トエツチング処理により相λ・１的に後退したＳＯＧ膜
１３がコンタクト形状を悪化させたため、その上に形成
される多結晶シリコン膜１６、高融点金属シリサイド膜
１７が、ＳＯＧ膜１３の後退した側壁面上において段切
れてしまう可能性が大きい。したがって、コンタクト孔
１５において上層配線の断線が発生するという可能性が
存在する。また、断線しないまでも、ビット線抵抗が増
大し、かつ、ビット線抵抗が安定しないというｈ１能性
がある。
融点金属シリサイド膜１７が半導体基板１の上方全面に
堆積される。その後、多結晶シリコン膜１６、高融点金
属シリサイド膜１７が配線パターンに従って選択的に除
去されることにより、」−層配線としてのビット線が形
成される。コンタクト孔１５の部分においては、ウェッ
トエツチング処理により相λ・１的に後退したＳＯＧ膜
１３がコンタクト形状を悪化させたため、その上に形成
される多結晶シリコン膜１６、高融点金属シリサイド膜
１７が、ＳＯＧ膜１３の後退した側壁面上において段切
れてしまう可能性が大きい。したがって、コンタクト孔
１５において上層配線の断線が発生するという可能性が
存在する。また、断線しないまでも、ビット線抵抗が増
大し、かつ、ビット線抵抗が安定しないというｈ１能性
がある。
このようにして形成された、コンタクト孔１５の部分に
おける半導体装置の断面図は第５図に示される。
おける半導体装置の断面図は第５図に示される。
次に、本発明に従った絶縁物層のコンタクト孔における
側壁面の形成方法を説明する。第６Ａ図〜第６Ｄ図は３
層からなる絶縁物層のコンタクト孔における側壁面のみ
を示す部分断面図である。
側壁面の形成方法を説明する。第６Ａ図〜第６Ｄ図は３
層からなる絶縁物層のコンタクト孔における側壁面のみ
を示す部分断面図である。
図において、絶縁物層は酸化膜１２、ＳＯＧ膜１３、酸
化膜１４とから構成される。
化膜１４とから構成される。
第６Ａ図は、不純物を混入させないでＳＯＧ膜１３を形
成し、コンタクト孔にウェットエツチングを施した場合
の側壁面を示す。不純物を含まな！、１Ｓ ＯＧのウェ
ットエツチング速度は非常に大きいので、ＳＯＧ膜１３
の側壁面は酸化膜１２，１４の側壁面に対してコンタク
ト孔の外側へ後退している。
成し、コンタクト孔にウェットエツチングを施した場合
の側壁面を示す。不純物を含まな！、１Ｓ ＯＧのウェ
ットエツチング速度は非常に大きいので、ＳＯＧ膜１３
の側壁面は酸化膜１２，１４の側壁面に対してコンタク
ト孔の外側へ後退している。
第６Ｂ図は、たとえば、ウェットエツチング速度を遅く
する不純物ボロン（Ｂ）を混入してＳＯＧ膜１３を形成
し、コンタクト孔にウェットエツチングを施した場合の
側壁面を示す。この場合、ＳＯＧにはウェットエツチン
グ速度を低下させる不純物が含まれているので、ＳＯＧ
膜１３はほとんど除去されず、その側壁面は酸化膜１２
．１４の側壁面と同一面上に存在する。
する不純物ボロン（Ｂ）を混入してＳＯＧ膜１３を形成
し、コンタクト孔にウェットエツチングを施した場合の
側壁面を示す。この場合、ＳＯＧにはウェットエツチン
グ速度を低下させる不純物が含まれているので、ＳＯＧ
膜１３はほとんど除去されず、その側壁面は酸化膜１２
．１４の側壁面と同一面上に存在する。
第６Ｃ図は、ＳＯＧ膜１３を、たとえば、少量のボロン
（Ｂ）を混入して形成し、酸化膜１４を、ウェットエツ
チング速度を高める不純物として、たとえば、リン（Ｐ
）または砒素（Ａｓ）を混入して形成し、コンタクト孔
にウェットエツチングを施した場合の側壁面を示す。こ
の場合、ＳＯＧ膜１３は少量のボロンが含まれているの
で、少し除去され、その側壁面は酸化膜１２の側壁面に
対して後退している。一方、酸化膜１４にはウェットエ
ツチング速度を高める不純物が含まれているので、ウェ
ットエツチング処理により除去され、その側壁面はＳＯ
Ｇ膜１３の側壁面よりも後退しティる。このように形成
されたコンタクト孔の形状は、第２Ａ図を用いて説明さ
れた関係式を満足している。
（Ｂ）を混入して形成し、酸化膜１４を、ウェットエツ
チング速度を高める不純物として、たとえば、リン（Ｐ
）または砒素（Ａｓ）を混入して形成し、コンタクト孔
にウェットエツチングを施した場合の側壁面を示す。こ
の場合、ＳＯＧ膜１３は少量のボロンが含まれているの
で、少し除去され、その側壁面は酸化膜１２の側壁面に
対して後退している。一方、酸化膜１４にはウェットエ
ツチング速度を高める不純物が含まれているので、ウェ
ットエツチング処理により除去され、その側壁面はＳＯ
Ｇ膜１３の側壁面よりも後退しティる。このように形成
されたコンタクト孔の形状は、第２Ａ図を用いて説明さ
れた関係式を満足している。
さらに、第６Ｄ図は、ＳＯＧ膜１３に、たとえば、ボロ
ン（Ｂ）を混入し、酸化膜１２を減圧化学的気相成長法
によって堆積し、酸化膜１４を常圧化学的気相成長法に
よって堆積した後、コンタクト孔にウェットエツチング
処理を施した場合の側壁面を示している。この場合も第
６Ｃ図に示したような側壁面が得られる。
ン（Ｂ）を混入し、酸化膜１２を減圧化学的気相成長法
によって堆積し、酸化膜１４を常圧化学的気相成長法に
よって堆積した後、コンタクト孔にウェットエツチング
処理を施した場合の側壁面を示している。この場合も第
６Ｃ図に示したような側壁面が得られる。
このように、本発明で用いられる上述のような不純物は
その不純物が混入される膜のウェットエツチング速度を
変化させることが知られている。
その不純物が混入される膜のウェットエツチング速度を
変化させることが知られている。
第７図はＳＯＧ膜中にボロン（Ｂ）を混入させた場合の
ボロン濃度とウェットエツチング速度との関係を示す関
係図である。図において、混入されるボロン濃度が増加
するにつれてエツチング速度が低下することがわかる。
ボロン濃度とウェットエツチング速度との関係を示す関
係図である。図において、混入されるボロン濃度が増加
するにつれてエツチング速度が低下することがわかる。
たとえば、５０：１のフッ酸において、不純物を含まな
いＳＯＧ膜のエツチング速度は９００人／分程度である
が、ボロン濃度８ｗｔ％のＳＯＧ膜では２００人／分程
度までエツチング速度が低下する。第８図は酸化膜中に
砒素（Ａｓ）、またはリン（Ｐ）を混入させた場合の砒
素またはリンの濃度に対するウェットエツチング速度の
変化を示す関係図である。砒素またはリンの濃度を増加
させるにつれてエツチング速度が増加することがわかる
。
いＳＯＧ膜のエツチング速度は９００人／分程度である
が、ボロン濃度８ｗｔ％のＳＯＧ膜では２００人／分程
度までエツチング速度が低下する。第８図は酸化膜中に
砒素（Ａｓ）、またはリン（Ｐ）を混入させた場合の砒
素またはリンの濃度に対するウェットエツチング速度の
変化を示す関係図である。砒素またはリンの濃度を増加
させるにつれてエツチング速度が増加することがわかる
。
第９図はこの発明に従った複環電体層を有する半導体装
置において、トレンチ型セル構造を有するキャパシタを
形成した一例を示す部分断面図である。この図に従って
、トレンチ型セル構造のキャパシタの製造方法を説明す
る。Ｐ型半導体基板１にトレンチ溝２を形成し、イオン
注入法などによってトレンチ溝２の底面部に半導体基板
１と同じ導電型式のＰ型不純物拡散層３を反転防止層と
して形成する。このＰ型不純物拡散層３の上には索子分
離のための厚い分離酸化膜４が形成される。
置において、トレンチ型セル構造を有するキャパシタを
形成した一例を示す部分断面図である。この図に従って
、トレンチ型セル構造のキャパシタの製造方法を説明す
る。Ｐ型半導体基板１にトレンチ溝２を形成し、イオン
注入法などによってトレンチ溝２の底面部に半導体基板
１と同じ導電型式のＰ型不純物拡散層３を反転防止層と
して形成する。このＰ型不純物拡散層３の上には索子分
離のための厚い分離酸化膜４が形成される。
トレンチ溝２の側壁部および底面部には、イオン注入法
などによって、半導体基板１と逆の導電型式であるＮ型
不純物拡散層５が形成された後、熱酸化法や化学的気相
成長法によってキャパシタ・ゲート絶縁膜６が形成され
る。キャパシタ・ゲート絶縁膜６の上には、導電性の不
純物、たとえばＰやＡｓを含んだポリシリコン系材料を
化学的気相成長法などの方法によって堆積し、選択的に
除去することにより、キャパシタ◆セルプレート７が形
成される。セルプレート７が形成されたトレンチ溝２の
内部は、酸化膜、またはポリシリコン系材料などの電極
材料、あるいはこれらの複合構造、たとえば、比較的薄
い酸化膜と電極材料との多層構造などにより埋め込まれ
、埋め込み分離層１８が形成される。その後、半導体基
板１全面上にトランスファゲート絶縁膜８が熱酸化など
の方法で形成された後、多結晶シリコン単層や高融点金
属（たとえば、Ｍｏ、 Ｗ、 Ｔ ｉ ）単層、あるい
は多結晶シリコンと高融点金属シリサイドとの２層構造
（ポリサイド構造）からなるトランスファゲート電極９
が間隔を隔てて形成される。さらに、ＬＤＤ構造を形成
するために、半導体基板１と逆の導電型式であるＮ型の
不純物イオン、たとえば、Ａｓイオンが半導体基板１全
面に注入される。そして、トランスファゲート電極９の
両側壁面には、側壁酸化膜１０が形成される。再び、半
導体基板１と逆の導電型式であるＮ型の不純物イオンが
半導体基板１全而に注入され、熱処理が行なわれること
により、ＬＤＤ構造を備えたＮ型不純物拡散領域１１が
形成される。このようにして、トレンチ型セル構造を自
゛するキャパシタが形成される。
などによって、半導体基板１と逆の導電型式であるＮ型
不純物拡散層５が形成された後、熱酸化法や化学的気相
成長法によってキャパシタ・ゲート絶縁膜６が形成され
る。キャパシタ・ゲート絶縁膜６の上には、導電性の不
純物、たとえばＰやＡｓを含んだポリシリコン系材料を
化学的気相成長法などの方法によって堆積し、選択的に
除去することにより、キャパシタ◆セルプレート７が形
成される。セルプレート７が形成されたトレンチ溝２の
内部は、酸化膜、またはポリシリコン系材料などの電極
材料、あるいはこれらの複合構造、たとえば、比較的薄
い酸化膜と電極材料との多層構造などにより埋め込まれ
、埋め込み分離層１８が形成される。その後、半導体基
板１全面上にトランスファゲート絶縁膜８が熱酸化など
の方法で形成された後、多結晶シリコン単層や高融点金
属（たとえば、Ｍｏ、 Ｗ、 Ｔ ｉ ）単層、あるい
は多結晶シリコンと高融点金属シリサイドとの２層構造
（ポリサイド構造）からなるトランスファゲート電極９
が間隔を隔てて形成される。さらに、ＬＤＤ構造を形成
するために、半導体基板１と逆の導電型式であるＮ型の
不純物イオン、たとえば、Ａｓイオンが半導体基板１全
面に注入される。そして、トランスファゲート電極９の
両側壁面には、側壁酸化膜１０が形成される。再び、半
導体基板１と逆の導電型式であるＮ型の不純物イオンが
半導体基板１全而に注入され、熱処理が行なわれること
により、ＬＤＤ構造を備えたＮ型不純物拡散領域１１が
形成される。このようにして、トレンチ型セル構造を自
゛するキャパシタが形成される。
第１０図はこの発明に従った複環電体層を有する半導体
装置においてブレーナ型セル構造を付するキャパシタが
形成された例を示す部分断面図である。このブレーナ型
セル構造のキャパシタを形成する方法は、第９図におい
て説明された形成方法と同様であるのでその説明を省略
する。
装置においてブレーナ型セル構造を付するキャパシタが
形成された例を示す部分断面図である。このブレーナ型
セル構造のキャパシタを形成する方法は、第９図におい
て説明された形成方法と同様であるのでその説明を省略
する。
さらに、第１１Ａ図〜第１１Ｄ図はこの発明の別の実施
例として、トランスファゲート電極９の表面に違するコ
ンタクト孔をも形成する半導体装置の製造方法を工程順
に示す部分断面図である。
例として、トランスファゲート電極９の表面に違するコ
ンタクト孔をも形成する半導体装置の製造方法を工程順
に示す部分断面図である。
まず、第１１Ａ図を参照して、Ｐ型半導体基板１上に形
成されたトランスファゲート絶縁膜８上に、間隔を隔て
て選択的に、多結晶シリコン、高融点金属、高融点金属
シリサイドなどからなる第１の配線層としてトランスフ
ァゲート電極９が形成される。その後、トランスファゲ
ート電極９の間の半導体基板１にはＮ型不純物拡散領域
１１が形成される。そのトランスファゲート電極９を覆
うように化学的気相成長法によって酸化膜１２が全面に
堆積させられる。
成されたトランスファゲート絶縁膜８上に、間隔を隔て
て選択的に、多結晶シリコン、高融点金属、高融点金属
シリサイドなどからなる第１の配線層としてトランスフ
ァゲート電極９が形成される。その後、トランスファゲ
ート電極９の間の半導体基板１にはＮ型不純物拡散領域
１１が形成される。そのトランスファゲート電極９を覆
うように化学的気相成長法によって酸化膜１２が全面に
堆積させられる。
次に、第１１Ｂ図を参照して、ウェット処理に対する耐
性を高める不純物、たとえばボロンを混入させたＳＯＧ
を回転塗布し、熱処理を行なうことによって、ＳＯＧ膜
１３が形成される。このとき、ＳＯＧに含まれる不純物
濃度は、酸化膜１２のウェットエツチング速度に比べて
ＳＯＧ膜１３のウェットエツチング速度が少し大きくな
る濃度とする。その後、ＳＯＧ膜１３の上に、本実施例
では、ウェットエツチング速度を増大させる不純物とし
てのＰを含む酸化膜１４を化学的気相成長法によって堆
積する。
性を高める不純物、たとえばボロンを混入させたＳＯＧ
を回転塗布し、熱処理を行なうことによって、ＳＯＧ膜
１３が形成される。このとき、ＳＯＧに含まれる不純物
濃度は、酸化膜１２のウェットエツチング速度に比べて
ＳＯＧ膜１３のウェットエツチング速度が少し大きくな
る濃度とする。その後、ＳＯＧ膜１３の上に、本実施例
では、ウェットエツチング速度を増大させる不純物とし
てのＰを含む酸化膜１４を化学的気相成長法によって堆
積する。
第１１Ｃ図を参照して、写真製版技術とドライエツチン
グ技術とによる異方性エツチング処理が施されることに
より、Ｎ型不純物拡散領域１１の表面に違するコンタク
ト孔１５ａと、トランスファゲート電極９の表面に違す
るコンタクト孔１５ｂとが形成される。この段階では、
コンタクト孔１５ａ、１５ｂの側壁面は、ドライエツチ
ング処理によるため、同一面上に揃うように形成される
。
グ技術とによる異方性エツチング処理が施されることに
より、Ｎ型不純物拡散領域１１の表面に違するコンタク
ト孔１５ａと、トランスファゲート電極９の表面に違す
るコンタクト孔１５ｂとが形成される。この段階では、
コンタクト孔１５ａ、１５ｂの側壁面は、ドライエツチ
ング処理によるため、同一面上に揃うように形成される
。
さらに、第１１Ｄ図を参照して、これらのコンタクト孔
１５ａ、１５ｂの側壁面に沿うように第２の配線層を形
成する。この際、コンタクト孔の部分の自然酸化膜を除
去し、コンタクトの抵抗を低減させ、清浄化させるため
に、配線層の形成前にウェットエツチング処理が施され
る。この場合、ＳＯＧ膜１３にはエツチング速度を低下
させるＢが混入されており、酸化膜１４にはエツチング
速度を高めるＰが含まれているので、上層のものほどエ
ツチング速度が大きい。その結果、第２Ａ図に示すよう
なコンタクト孔の理想的な形状が得られる。その後、第
２の配線層として多結晶シリコン膜１６がコンタクト孔
１５ａ、１５ｂの側壁面に沿うように、かつ酸化膜１４
の上に形成される。
１５ａ、１５ｂの側壁面に沿うように第２の配線層を形
成する。この際、コンタクト孔の部分の自然酸化膜を除
去し、コンタクトの抵抗を低減させ、清浄化させるため
に、配線層の形成前にウェットエツチング処理が施され
る。この場合、ＳＯＧ膜１３にはエツチング速度を低下
させるＢが混入されており、酸化膜１４にはエツチング
速度を高めるＰが含まれているので、上層のものほどエ
ツチング速度が大きい。その結果、第２Ａ図に示すよう
なコンタクト孔の理想的な形状が得られる。その後、第
２の配線層として多結晶シリコン膜１６がコンタクト孔
１５ａ、１５ｂの側壁面に沿うように、かつ酸化膜１４
の上に形成される。
このようにしてコンタクト孔１５ａ、１５ｂにおいて断
線することがない良好な形状を有する第２の配線層が得
られる。なお、この実施例において、Ｐを含む酸化膜１
４は、形成方法を異ならせることによってウェットエツ
チング速度が大きくなる膜でもよく、たとえば、常圧化
学的気相成長法により形成された酸化膜、またはプラズ
マ化学的気相成長法によって形成された酸化膜でもよい
。
線することがない良好な形状を有する第２の配線層が得
られる。なお、この実施例において、Ｐを含む酸化膜１
４は、形成方法を異ならせることによってウェットエツ
チング速度が大きくなる膜でもよく、たとえば、常圧化
学的気相成長法により形成された酸化膜、またはプラズ
マ化学的気相成長法によって形成された酸化膜でもよい
。
なお、上述の実施例においては、ＳＯＧのウェット処理
に対する耐性を強める不純物、および酸化膜のウェット
処理に対する耐性を弱める不純物として、それぞれボロ
ン（Ｂ）と、砒素（Ａｓ）、リン（Ｐ）を例に挙げて説
明したが、これらの元素に限定される必要はな（、同様
の効果を発揮する不純物元素であればよい。また、上述
の実施例では、酸化膜とＳＯＧ膜とからなる３層構造の
絶縁物層を例にして説明したが、３層以上からなる絶縁
物層でもよく、また、酸化膜やＳＯＧＭに限定される必
要はなく、少なくとも絶縁性を示す絶縁物層であればよ
い。さらに、コンタクト孔における絶縁物層の側壁面を
形成する方法は、上述の実施例において示された、不純
物を混入させる方法、形成方法を異ならせる方法に限定
されることはなく、少なくとも上述の関係式で表わされ
る側壁面の関係が得られる形成方法であればよい。
に対する耐性を強める不純物、および酸化膜のウェット
処理に対する耐性を弱める不純物として、それぞれボロ
ン（Ｂ）と、砒素（Ａｓ）、リン（Ｐ）を例に挙げて説
明したが、これらの元素に限定される必要はな（、同様
の効果を発揮する不純物元素であればよい。また、上述
の実施例では、酸化膜とＳＯＧ膜とからなる３層構造の
絶縁物層を例にして説明したが、３層以上からなる絶縁
物層でもよく、また、酸化膜やＳＯＧＭに限定される必
要はなく、少なくとも絶縁性を示す絶縁物層であればよ
い。さらに、コンタクト孔における絶縁物層の側壁面を
形成する方法は、上述の実施例において示された、不純
物を混入させる方法、形成方法を異ならせる方法に限定
されることはなく、少なくとも上述の関係式で表わされ
る側壁面の関係が得られる形成方法であればよい。
［発明の効果コ
以上のように、この発明によれば導電体層の間を構成す
る絶縁物層は３層以上から構成されるので、後工程での
ウェット処理によって完全に除去されることがなく、下
層配線による急峻な段差を解消することができる。また
、上層配線としての第２の導電体層が接触する孔の部分
においては、上層配線の断線が発生することもない。し
たがって、短絡もなく、断線もない良好な導電体層を有
する多層構造を形成することができるという効果がある
。
る絶縁物層は３層以上から構成されるので、後工程での
ウェット処理によって完全に除去されることがなく、下
層配線による急峻な段差を解消することができる。また
、上層配線としての第２の導電体層が接触する孔の部分
においては、上層配線の断線が発生することもない。し
たがって、短絡もなく、断線もない良好な導電体層を有
する多層構造を形成することができるという効果がある
。
第１Ａ図、第１Ｂ図はこの発明に従った半導体装置のコ
ンタクト孔の部分を示す部分断面図、第２Ａ図、第２Ｂ
図はこの発明に従った絶縁物層のコンタクト孔における
側壁面の条件を示す部分断面図、第３Ａ図、第３Ｂ図、
第３Ｃ図、第３Ｄ図はこの発明に従った半導体装置の製
造方法を工程順に示す部分断面図、第４Ａ図、第４Ｂ図
、第４Ｃ図、第４Ｄ図はこの発明に従った半導体装置の
製造方法の比較例として工程順に示す部分断面図、第５
図は第４Ａ図〜第４Ｄ図によって形成された半導体装置
のコンタクト孔の部分を示す部分断面図、第６Ａ図、第
６Ｂ図、第６Ｃ図、第６Ｄ図はこの発明に従った絶縁物
層の側壁面の実施例を示す部分断面図、第７図、第８図
は絶縁物層に混入される不純物濃度とウェットエツチン
グ速度との関係を示す関係図、第９図はこの発明に従っ
た半導体装置においてトレンチ型セル構造のキャパシタ
を形成した例を示す部分断面図、第１０図はこの発明に
従った半導体装置においてブレーナ型セル構造を有する
キャパシタを形成した例を示す部分断面図、第１１Ａ図
、第１１Ｂ図、第１１Ｃ図、第１１Ｄ図はこの発明に従
った半導体装置の製造方法のコンタクト孔における別の
実施例を工程順に示す部分断面図、第１２Ａ図、第１２
Ｂ図、第１２Ｃ図は従来の下層配線膜による段差が形成
される工程を順に示す断面図、第１３Ａ図、第１３Ｂ図
、第１３Ｃ図、第１３Ｄ図は従来の複環電体層を有する
半導体装置の製造方法の一例を工程順に示す断面図であ
る。 図において、１は半導体基板、９はトランスファゲート
電極、１１はＮ型不純物拡散領域、１２は酸化膜、１３
はＳＯＧ膜、１４は酸化膜、１５はコンタクト孔、１６
は多結晶シリコン膜、１７は高融点金属シリサイド膜で
ある。 なお、各図中、同一符号は同一または相当部分を示す。
ンタクト孔の部分を示す部分断面図、第２Ａ図、第２Ｂ
図はこの発明に従った絶縁物層のコンタクト孔における
側壁面の条件を示す部分断面図、第３Ａ図、第３Ｂ図、
第３Ｃ図、第３Ｄ図はこの発明に従った半導体装置の製
造方法を工程順に示す部分断面図、第４Ａ図、第４Ｂ図
、第４Ｃ図、第４Ｄ図はこの発明に従った半導体装置の
製造方法の比較例として工程順に示す部分断面図、第５
図は第４Ａ図〜第４Ｄ図によって形成された半導体装置
のコンタクト孔の部分を示す部分断面図、第６Ａ図、第
６Ｂ図、第６Ｃ図、第６Ｄ図はこの発明に従った絶縁物
層の側壁面の実施例を示す部分断面図、第７図、第８図
は絶縁物層に混入される不純物濃度とウェットエツチン
グ速度との関係を示す関係図、第９図はこの発明に従っ
た半導体装置においてトレンチ型セル構造のキャパシタ
を形成した例を示す部分断面図、第１０図はこの発明に
従った半導体装置においてブレーナ型セル構造を有する
キャパシタを形成した例を示す部分断面図、第１１Ａ図
、第１１Ｂ図、第１１Ｃ図、第１１Ｄ図はこの発明に従
った半導体装置の製造方法のコンタクト孔における別の
実施例を工程順に示す部分断面図、第１２Ａ図、第１２
Ｂ図、第１２Ｃ図は従来の下層配線膜による段差が形成
される工程を順に示す断面図、第１３Ａ図、第１３Ｂ図
、第１３Ｃ図、第１３Ｄ図は従来の複環電体層を有する
半導体装置の製造方法の一例を工程順に示す断面図であ
る。 図において、１は半導体基板、９はトランスファゲート
電極、１１はＮ型不純物拡散領域、１２は酸化膜、１３
はＳＯＧ膜、１４は酸化膜、１５はコンタクト孔、１６
は多結晶シリコン膜、１７は高融点金属シリサイド膜で
ある。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (33)
- （１）主表面を有し、ある導電型式の予め定める不純物
濃度を有する半導体基板と、 前記半導体基板の主表面の上方に選択的に間隔を隔てて
形成された第１の導電体層と、 前記第１の導電体層の間において前記半導体基板に形成
された逆の導電型式の半導体領域と、前記半導体基板お
よび前記第１の導電体層の上に形成され、少なくとも３
つ以上の層からなり、前記半導体領域および前記第１の
導電体層の少なくともいずれか一方の表面を底面とする
孔を有する絶縁物層と、 前記孔の底面および側壁面と前記絶縁物層の上に形成さ
れた第２の導電体層とを備え、それによって、 前記孔の側壁が前記絶縁物層の側壁面によって規定され
、前記絶縁物層を構成する各層の側壁面は、その上の層
の側壁面と同一面、およびその上の層の側壁面よりも前
記孔の内側へ少なくとも突出している面のうち、いずれ
かの面を有するように形成されている、複導電体層を有
する半導体装置。 - （２）前記絶縁物層は、酸化膜を含む、特許請求の範囲
第１項に記載の複導電体層を有する半導体装置。 - （３）前記絶縁物層は、少なくともシリコンを含む液相
状態の物質を膜状に塗布することにより形成されたシリ
コン酸化物層を含む、特許請求の範囲第２項に記載の複
導電体層を有する半導体装置。 - （４）前記絶縁物層は、前記シリコン酸化物層が前記酸
化膜の間に挾まれた３層構造を有する、特許請求の範囲
第３項に記載の複導電体層を有する半導体装置。 - （５）当該半導体装置は、前記半導体基板の主表面上に
おいて、前記半導体領域に近接して形成される半導体素
子を含む、特許請求の範囲第１項ないし第４項のいずれ
かに記載の複導電体層を有する半導体装置。 - （６）前記半導体領域は、電界効果素子の一部を構成す
る、特許請求の範囲第５項に記載の複導電体層を有する
半導体装置。 - （７）前記電界効果素子は、絶縁されたゲートと、前記
絶縁ゲートの下方で間隔を隔てて前記半導体基板に形成
された一方の前記半導体領域と他方の前記半導体領域と
を含み、前記一方と他方の半導体領域の間の前記半導体
基板にはチャネル領域が構成される、特許請求の範囲第
６項に記載の複導電体層を有する半導体装置。 - （８）前記第１の導電体層は、前記絶縁ゲートの一部を
構成する、特許請求の範囲第７項に記載の複導電体層を
有する半導体装置。 - （９）前記第２の導電体層は、前記一方と他方の半導体
領域のいずれか一方に接触する配線層を含む、特許請求
の範囲第８項に記載の複導電体層を有する半導体装置。 - （１０）前記一方と他方の半導体領域のいずれか一方は
、絶縁層によって分離されている、特許請求の範囲第９
項に記載の複導電体層を有する半導体装置。 - （１１）前記分離のための絶縁層の下の前記半導体基板
の領域には、反転防止のための反転防止領域が形成され
ている、特許請求の範囲第１０項に記載の複導電体層を
有する半導体装置。 - （１２）前記反転防止領域は前記半導体基板と同一の導
電型式を有し、かつその不純物濃度が前記半導体基板の
有する不純物濃度よりも高い、特許請求の範囲第１１項
に記載の複導電体層を有する半導体装置。 - （１３）前記分離された半導体領域および前記分離のた
めの絶縁層の上には、絶縁膜が形成され、かつその絶縁
膜の上には導電体層が形成され、それによって、前記導
電体層と前記半導体領域は電荷蓄積のためのキャパシタ
を構成している、特許請求の範囲第１２項に記載の複導
電体層を有する半導体装置。 - （１４）前記分離された半導体領域は、前記半導体基板
に形成された溝の側壁面に形成される半導体領域を含む
、特許請求の範囲第１３項に記載の複導電体層を有する
半導体装置。 - （１５）前記分離された半導体領域は、前記半導体基板
の表層部に形成される半導体領域を含む、特許請求の範
囲第１３項に記載の複導電体層を有する半導体装置。 - （１６）主表面を有し、ある導電型式の予め定める不純
物濃度を有する半導体基板を準備するステップと、 前記半導体基板の主表面の上方に第１の導電体層を選択
的に間隔を隔てて形成するステップと、前記第１の導電
体層の間において、前記半導体基板に逆の導電型式の半
導体領域を形成するステップと、 前記半導体基板および前記第１の導電体層の上に少なく
とも３つ以上の層からなる絶縁物層を形成するステップ
と、 前記絶縁物層を選択的に除去し、前記半導体領域および
前記第１の導電体層の少なくともいずれか一方の表面に
違する孔を形成するステップと、前記孔の側壁および底
面を洗浄して、前記絶縁物層を構成する各層からなる側
壁面を整えるステップとを備え、それによって、前記各
層の側壁面は、その上の層の側壁面と同一面、およびそ
の上の層の側壁面よりも前記孔の内側へ少なくとも突出
している面のうち、いずれかの面を有するように形成さ
れ、さらに、 前記孔の底面および側壁面と前記絶縁物層の上に第２の
導電体層を形成するステップとを備えている、複導電体
層を有する半導体装置の製造方法。 - （１７）前記絶縁物層を形成するステップは、酸化膜を
形成するステップを含む、特許請求の範囲第１６項に記
載の複導電体層を有する半導体装置の製造方法。 - （１８）前記絶縁物層を形成するステップは、少なくと
もシリコンを含む液相状態の物質を膜状に塗布すること
により、シリコン酸化物層を形成するステップを含む、
特許請求の範囲第１７項に記載の複導電体層を有する半
導体装置の製造方法。 - （１９）前記側壁面を整えるステップは、前記絶縁物層
の各層にウェット・エッチングを施すステップを含む、
特許請求の範囲第１８項に記載の複導電体層を有する半
導体装置の製造方法。 - （２０）前記側壁面を整えるステップは、前記液相状態
の物質に不純物を混入することによって前記ウェット、
エッチングのエッチング速度を調整するステップを含む
、特許請求の範囲第１９項に記載の複導電体層を有する
半導体装置の製造方法。 - （２１）前記側壁面を整えるステップは、前記酸化膜に
不純物を混入することによって前記ウェット、エッチン
グのエッチング速度を調整するステップを含む、特許請
求の範囲第１９項に記載の複導電体層を有する半導体装
置の製造方法。 - （２２）前記絶縁物層を形成するステップは、前記シリ
コン酸化物層が前記酸化膜の間に挾まれた３層構造を形
成するステップを含む、特許請求の範囲第１８項ないし
第２１項のいずれかに記載の複導電体層を有する半導体
装置の製造方法。 - （２３）当該半導体装置の製造方法は、前記半導体基板
の主表面上において、前記半導体領域に近接して半導体
素子を形成するステップを含む、特許請求の範囲第１６
項ないし第２２項のいずれかに記載の複導電体層を有す
る半導体装置の製造方法。 - （２４）前記半導体領域を形成するステップは、電界効
果素子の一部を形成するステップを含む、特許請求の範
囲第２３項に記載の複導電体層を有する半導体装置の製
造方法。 - （２５）前記電界効果素子の一部を形成するステップは
、 前記半導体基板の上方に、絶縁されたゲートを形成する
ステップと、 前記絶縁ゲートの下方で前記半導体基板に一方の前記半
導体領域と他方の前記半導体領域とを形成するステップ
とを含み、それによって、 前記一方と他方の半導体領域の間の半導体基板にはチャ
ネル領域が構成される、特許請求の範囲第２４項に記載
の複導電体層を有する半導体装置の製造方法。 - （２６）前記第１の導電体層を形成するステップは、前
記絶縁ゲートの一部を形成するステップを含む、特許請
求の範囲第２５項に記載の複導電体層を有する半導体装
置の製造方法。 - （２７）前記第２の導電体層を形成するステップは、前
記一方と他方の半導体領域のいずれか一方に接触する配
線層を形成するステップを含む、特許請求の範囲第２６
項に記載の複導電体層を有する半導体装置の製造方法。 - （２８）前記一方と他方の半導体領域のいずれか一方を
形成するステップは、前記半導体領域を分離するための
絶縁層を形成するステップを含む、特許請求の範囲第２
７項に記載の複導電体層を有する半導体装置の製造方法
。 - （２９）前記分離のための絶縁層を形成するステップは
、形成されるべき前記絶縁層の下で前記半導体基板の領
域に、反転防止のための反転防止領域を形成するステッ
プを含む、特許請求の範囲第２８項に記載の複導電体層
を有する半導体装置の製造方法。 - （３０）前記反転防止領域を形成するステップは、前記
半導体基板と同一の導電型式を有し、かつその不純物濃
度が前記半導体基板の有する不純物濃度よりも高い領域
を形成するステップを含む、特許請求の範囲第２９項に
記載の複導電体層を有する半導体装置の製造方法。 - （３１）前記分離される半導体領域および前記分離のた
めの絶縁層の上に絶縁膜を形成し、かつ、その絶縁膜の
上に導電体層を形成するステップをさらに含み、それに
よって、 前記導電体層と前記半導体領域が、蓄積のためのキャパ
シタを構成する、特許請求の範囲第３０項に記載の複導
電体層を有する半導体装置の製造方法。 - （３２）前記半導体領域を形成するステップは、前記半
導体基板に溝を形成し、その溝の側壁面に半導体領域を
形成するステップを含む、特許請求の範囲第３１項に記
載の複導電体層を有する半導体装置の製造方法。 - （３３）前記半導体領域を形成するステップは、前記半
導体基板の表層部に半導体領域を形成するステップを含
む、特許請求の範囲第３１項に記載の複導電体層を有す
る半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298122A JPH01138734A (ja) | 1987-11-25 | 1987-11-25 | 複導電体層を有する半導体装置およびその製造方法 |
| DE3834241A DE3834241C2 (de) | 1987-11-25 | 1988-10-07 | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung |
| US07/267,103 US4984055A (en) | 1987-11-25 | 1988-11-07 | Semiconductor device having a plurality of conductive layers and manufacturing method therefor |
| KR1019880014773A KR910007512B1 (ko) | 1987-11-25 | 1988-11-10 | 복도전체층을 가진 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298122A JPH01138734A (ja) | 1987-11-25 | 1987-11-25 | 複導電体層を有する半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01138734A true JPH01138734A (ja) | 1989-05-31 |
Family
ID=17855457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298122A Pending JPH01138734A (ja) | 1987-11-25 | 1987-11-25 | 複導電体層を有する半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4984055A (ja) |
| JP (1) | JPH01138734A (ja) |
| KR (1) | KR910007512B1 (ja) |
| DE (1) | DE3834241C2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02203551A (ja) * | 1989-02-02 | 1990-08-13 | Sony Corp | 多層配線形成法 |
| WO1999000838A1 (en) * | 1997-06-30 | 1999-01-07 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| WO2008120335A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体装置およびその製造方法 |
| JP2008294194A (ja) * | 2007-05-24 | 2008-12-04 | Seiko Epson Corp | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0289346A (ja) * | 1988-09-27 | 1990-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| DE4035991C2 (de) * | 1989-11-14 | 1994-06-23 | Mitsubishi Electric Corp | Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und Herstellungsverfahren hierfür |
| US5200808A (en) * | 1989-11-29 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds |
| US5250468A (en) * | 1990-02-05 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device including interlaying insulating film |
| US5132774A (en) * | 1990-02-05 | 1992-07-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including interlayer insulating film |
| KR940005723B1 (ko) * | 1990-05-08 | 1994-06-23 | 니뽄 덴끼 가부시끼가이샤 | 반도체 장치 |
| US5177588A (en) * | 1991-06-14 | 1993-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including nitride layer |
| US5169802A (en) * | 1991-06-17 | 1992-12-08 | Hewlett-Packard Company | Internal bridging contact |
| KR100220297B1 (ko) * | 1991-12-02 | 1999-09-15 | 김영환 | 다층금속 배선구조의 콘택제조방법 |
| DE4345236C2 (de) * | 1992-01-16 | 1996-12-12 | Mitsubishi Electric Corp | Halbleitervorrichtung und Herstellungsverfahren |
| JPH05190684A (ja) * | 1992-01-16 | 1993-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3015717B2 (ja) | 1994-09-14 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
| US6326318B1 (en) | 1995-09-14 | 2001-12-04 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6268657B1 (en) | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
| US6096636A (en) * | 1996-02-06 | 2000-08-01 | Micron Technology, Inc. | Methods of forming conductive lines |
| US5684313A (en) * | 1996-02-20 | 1997-11-04 | Kenney; Donald M. | Vertical precharge structure for DRAM |
| KR100198678B1 (ko) * | 1996-02-28 | 1999-06-15 | 구본준 | 금속 배선 구조 및 형성방법 |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| JP2914282B2 (ja) * | 1996-03-25 | 1999-06-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5831312A (en) * | 1996-04-09 | 1998-11-03 | United Microelectronics Corporation | Electrostic discharge protection device comprising a plurality of trenches |
| KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
| US6288438B1 (en) * | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US5933739A (en) * | 1997-09-11 | 1999-08-03 | Vlsi Technology, Inc. | Self-aligned silicidation structure and method of formation thereof |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| JP2975934B2 (ja) | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| EP1386353A2 (en) * | 2001-05-01 | 2004-02-04 | Koninklijke Philips Electronics N.V. | Method of manufacturing interconnections in a semiconductor device |
| US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| US7482267B2 (en) * | 2005-04-22 | 2009-01-27 | Ami Semiconductor Belgium Bvba | Ion implantation of spin on glass materials |
| KR100790257B1 (ko) * | 2006-12-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR101428697B1 (ko) * | 2013-07-11 | 2014-08-11 | 숭실대학교산학협력단 | 박막패턴 어레이 및 그 제조방법 |
| CN104701139B (zh) * | 2015-03-23 | 2018-10-12 | 京东方科技集团股份有限公司 | 一种半导体器件的制造方法及其制造设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180458A (ja) * | 1985-02-05 | 1986-08-13 | Nec Corp | 半導体装置の製造方法 |
| JPS622654A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS62213141A (ja) * | 1986-03-13 | 1987-09-19 | Seiko Epson Corp | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4475964A (en) * | 1979-02-20 | 1984-10-09 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device |
| JPS57120295A (en) * | 1981-01-17 | 1982-07-27 | Mitsubishi Electric Corp | Semiconductor memory device |
| JPS6010644A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| US4451326A (en) * | 1983-09-07 | 1984-05-29 | Advanced Micro Devices, Inc. | Method for interconnecting metallic layers |
| FR2555364B1 (fr) * | 1983-11-18 | 1990-02-02 | Hitachi Ltd | Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset |
| JPS61102754A (ja) * | 1984-10-26 | 1986-05-21 | Nec Corp | 半導体装置 |
| JPS6267862A (ja) * | 1985-09-19 | 1987-03-27 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
| JP2608054B2 (ja) * | 1986-10-20 | 1997-05-07 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
-
1987
- 1987-11-25 JP JP62298122A patent/JPH01138734A/ja active Pending
-
1988
- 1988-10-07 DE DE3834241A patent/DE3834241C2/de not_active Expired - Fee Related
- 1988-11-07 US US07/267,103 patent/US4984055A/en not_active Expired - Fee Related
- 1988-11-10 KR KR1019880014773A patent/KR910007512B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180458A (ja) * | 1985-02-05 | 1986-08-13 | Nec Corp | 半導体装置の製造方法 |
| JPS622654A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS62213141A (ja) * | 1986-03-13 | 1987-09-19 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02203551A (ja) * | 1989-02-02 | 1990-08-13 | Sony Corp | 多層配線形成法 |
| WO1999000838A1 (en) * | 1997-06-30 | 1999-01-07 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| WO2008120335A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体装置およびその製造方法 |
| JP5206668B2 (ja) * | 2007-03-28 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008294194A (ja) * | 2007-05-24 | 2008-12-04 | Seiko Epson Corp | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
| US7754501B2 (en) | 2007-05-24 | 2010-07-13 | Seiko Epson Corporation | Method for manufacturing ferroelectric capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890008967A (ko) | 1989-07-13 |
| DE3834241A1 (de) | 1989-06-08 |
| DE3834241C2 (de) | 1995-06-08 |
| KR910007512B1 (ko) | 1991-09-26 |
| US4984055A (en) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01138734A (ja) | 複導電体層を有する半導体装置およびその製造方法 | |
| KR100297173B1 (ko) | 반도체장치및그제조방법 | |
| US20140027913A1 (en) | Semiconductor structures comprising conductive material lining openings in an insulative material | |
| US20040183111A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US4761677A (en) | Semiconductor device having new conductive interconnection structure and method for manufacturing the same | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| US5804506A (en) | Acceleration of etch selectivity for self-aligned contact | |
| JP3355504B2 (ja) | 半導体装置の製造方法及びエッチング液 | |
| KR930010828B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5471094A (en) | Self-aligned via structure | |
| US5424247A (en) | Method for making contact holes in semiconductor devices | |
| JPH09232251A (ja) | 半導体装置の製造方法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JP4344506B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPH0454390B2 (ja) | ||
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| JP4010425B2 (ja) | 半導体装置及びその製造方法 | |
| JP2520721B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH11354638A (ja) | 配線形成方法及び配線構造 | |
| KR100223284B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2673678B2 (ja) | 半導体メモリ素子の製造方法 | |
| KR100214856B1 (ko) | 정전하 방전 반도체 소자 및 그의 제조방법 | |
| KR100220296B1 (ko) | 반도체 소자 콘택제조방법 | |
| KR0130865B1 (ko) | 반도체 소자의 실리사이드막 형성방법 |