DE4035991C2 - Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und Herstellungsverfahren hierfür - Google Patents

Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und Herstellungsverfahren hierfür

Info

Publication number
DE4035991C2
DE4035991C2 DE4035991A DE4035991A DE4035991C2 DE 4035991 C2 DE4035991 C2 DE 4035991C2 DE 4035991 A DE4035991 A DE 4035991A DE 4035991 A DE4035991 A DE 4035991A DE 4035991 C2 DE4035991 C2 DE 4035991C2
Authority
DE
Germany
Prior art keywords
layer
forming
wiring
interaction
residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4035991A
Other languages
English (en)
Other versions
DE4035991A1 (de
Inventor
Kaoru Motonami
Katumi Suizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2268230A external-priority patent/JP2585140B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4035991A1 publication Critical patent/DE4035991A1/de
Application granted granted Critical
Publication of DE4035991C2 publication Critical patent/DE4035991C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53271Conductive materials containing semiconductor material, e.g. polysilicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft eine Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und ein Herstellungsverfahren hierfür.
Die Fig. 9A bis 9F stellen Teilquerschnitte dar, die die einzelnen Schritte eines Verfahrens zum Bilden einer Kontaktstruktur für die Verdrahtung bei einem herkömmlichen Herstellungsverfahren für Halbleitereinrichtungen zeigen. Fig. 10A stellt eine der Fig. 9B entsprechende Draufsicht dar, wobei die Fig. 9B einen Querschnitt entlang der Linie IX-IX in Fig. 10A zeigt. Ferner stellt Fig. 10B eine der Fig. 9E entsprechende Draufsicht dar, wobei die Fig. 9E einen Querschnitt entlang der Linie IX-IX in Fig. 10B zeigt. Unter Bezugnahme auf diese Diagramme wird im folgenden ein herkömmliches Verfahren zum Bilden einer Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen beschrieben. Es wird nun ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM) mit planarer Kondensa­ torstruktur als Beispiel einer Halbleitereinrichtung für die Be­ schreibung eines Verfahrens zum Bilden einer Kontaktstruktur für eine Verdrahtung in dieser Einrichtung herangezogen.
Zuerst werden, wie in Fig. 9A gezeigt ist, ein p-Störstellendiffu­ sionsbereich 15 zur Verhinderung einer Inversion und ein dicker isolierender Oxidfilm 14 durch thermische Oxidation eines p-Sili­ ziumsubstrates 1 gebildet, in das p-Störstellenionen selektiv ein­ gebracht worden waren. Dann werden n-Störstellenionen durch ein Ionenimplantationsverfahren oder ähnliches implantiert und eine Wärmebehandlung ausgeführt, um einen n-Störstellendiffusionsbe­ reich 16 zu bilden. Anschließend wird ein dünner Kondensator-Gate- Isolierfilm 17 durch ein Verfahren der thermischen Oxidation oder chemischen Gasphasenabscheidung (CVD = Chemical Vapour Deposi­ tion) gebildet. Über diesem Kondensator-Gate-Isolierfilm 17 wird durch ein CVD-Verfahren oder ähnliches eine polykristalline Sili­ ziumschicht mit Störstellen eines vorbestimmten Leitfähigkeitsty­ pes abgeschieden und mittels Photolithographie selektiv entfernt, um eine Zellenplatte 18 zu bilden. Damit wird ein den n-Störstel­ lendiffusionsbereich 16 und die Zellenplatte 18 aufweisender Kon­ densator gebildet.
Durch thermische Oxidation oder ähnliches wird auf dem p-Silizium­ substrat 1 ein Gate-Oxidfilm 12 geschaffen. Auf dem Gate-Oxidfilm 12 wird durch ein CVD-Verfahren oder ähnliches eine einzelne Schicht aus polykristallinem Silizium oder eine zweifache Schicht aus polykristallinem Silizium und einem Metallsilizid mit hohem Schmelzpunkt abgeschieden. Anschließend werden diese Filme durch Photolithographie oder ein ähnliches Verfahren selektiv entfernt, wodurch die Gate-Elektroden 11 voneinander getrennt gebildet wer­ den. Phosphorionen, die n-Störstellen darstellen, werden durch ein Ionenimplantationsverfahren oder ähnliches in das Siliziumsubstrat 1 implantiert, wobei die Gate-Elektroden 11 und die Zellplatten 18 als Masken benutzt werden. Anschließend werden durch Wärmebehand­ lung n-Störstellendiffusionsbereiche 13 als Source-/Drainbereiche der MOS-Transistoren geschaffen. Gleichzeitig wird einer der paar­ weisen n-Störstellendiffusionsbereiche 13 derart gebildet, daß dieser mit dem n-Störstellendiffusionsbereich 16, der einen Kon­ densator bildet, verbunden ist.
Anschließend wird, wie in Fig. 9B gezeigt ist, ein isolierender Oxidfilm 2 auf der gesamten Oberfläche des Substrates durch Nie­ derdruck-CVD oder ein ähnliches Verfahren abgeschieden und dann mittels Photolithographie selektiv entfernt, wodurch ein Kontakt­ loch 3 gebildet wird. Dieses Kontaktloch 3 wird durch selektives Wegätzen des isolierenden Oxidfilmes 2 mittels eines selektiven Ätzverfahrens, einschließlich isotropen Naßätzens und anisotropen reaktiven Ionenätzens (RIE = Reactive Ion Etching), unter Verwen­ dung eines darauf gebildeten vorbestimmten Photolackmusters als Maske gebildet. Die Fig. 10A zeigt eine Draufsicht auf die Anord­ nung der derart geschaffenen Kontaktlöcher 3.
Wie in Fig. 9C gezeigt ist, wird ein nicht-dotierter polykristal­ liner Siliziumfilm 9 durch ein Niederdruck-CVD-Verfahren abgeschie­ den, so daß er eine Dicke von 100 nm bis 150 nm auf den freiliegenden Oberflächen der Störstellendiffusionsbereiche 13 oder Drain­ /Source-Bereiche und dem isolierenden Oxidfilm 2 aufweist.
Um den Widerstand dieses nicht-dotierten polykristallinen Silizi­ umfilmes 9 zu vermindern, wird, wie in Fig. 9D dargestellt ist, Phosphor als n-Störstelle thermisch in die Oberfläche des nicht- dotierten polykristallinen Siliziumfilmes 9 in Richtung der Pfei­ le 7 eindiffundiert. Zu diesem Zeitpunkt wird die thermische Dif­ fusion bei einer Temperatur von 900°C ausgeführt, so daß der poly­ kristalline Siliziumfilm 91 eine Störstellenkonzentration von etwa 1022/cm3 aufweist. Gleichzeitig wird im Siliziumsubstrat 1 durch den polykristallinen Siliziumfilm 91 hindurch ein Störstellendif­ fusionsbereich 10 gebildet, um einen Kontakt mit dem Störstellen­ diffusionsbereich 13 herzustellen. Auf diese Weise erfolgt durch den Störstellendiffusionsbereich 10 ein elektrischer Kontakt zwi­ schen dem polykristallinen Siliziumfilm 91, der Störstellen ent­ hält und als Verdrahtungsschicht dient, und dem Störstellendiffu­ sionsbereich 13 bzw. Source-/Drain-Bereich 13.
Ferner kann bei dem in Fig. 9C dargestellten Schritt eine dotierte polykristalline Siliziumschicht gebildet werden. In diesem Fall wird die in Fig. 9D gezeigte thermische Diffusion für die polykri­ stalline Siliziumschicht, die die N-Störstellen enthält, nicht ausgeführt. Die Störstellen, mit denen der polykristalline Silizi­ umfilm dotiert wird, werden in einer Wärmebehandlung in einem spä­ teren Schritt thermisch eindiffundiert, so daß ein Störstellendif­ fusionsbereich 10 für eine Kontaktbildung mit dem Störstellendif­ fusionsbereich 13 gebildet wird.
Wie in Fig. 9E dargestellt ist, wird ein Metallsilizidfilm 92 mit hohem Schmelzpunkt auf der polykristallinen Siliziumschicht 91 ge­ bildet. Auf diese Weise wird eine Bitleitung, die aus der polykri­ stallinen Siliziumschicht 91 und dem Metallsilizidfilm 92 mit ho­ hem Schmelzpunkt besteht, mit dem anderen Störstellendiffusionsbe­ reich 13 verbunden. Anschließend wird ein dicker Zwischenschicht­ isolierfilm 20 geschaffen. In Fig. 10B ist eine Draufsicht auf die Anordnung der Bitleitungen dargestellt.
In Fig. 9F wird durch Sputtern eine Aluminiumschicht auf dem Zwi­ schenschichtisolierfilm 20 gebildet. Anschließend wird der Alumi­ niumschicht durch Photolithographie derart ein Muster aufgeprägt, daß eine Aluminiumverdrahtungsschicht 50 geschaffen wird, die als zusätzliche Wortleitungen dienen und sich parallel zu den als Wortleitungen dienenden Gate-Elektroden 11 erstrecken.
Bei der herkömmlichen Kontaktstruktur für die Verdrahtung bringt die thermische Diffusion der Störstellen vom polykristallinen Si­ liziumfilm jedoch eine unerwünschte enorme Diffusion in das Sili­ ziumsubstrat, und zwar insbesondere in lateraler Richtung, mit sich. Wird beispielsweise in Fig. 9F eine thermische Diffusion von Störstellen unter den oben beschriebenen Bedingungen ausgeführt, so erreicht der Störstellendiffusionsbereich 10 für den Kontakt eine Dimension für l1 von ungefähr 0,2 µm und eine Tiefe von etwa 0,5 µm. Damit kann die laterale Ausdehnung des Störstellendiffusionsberei­ ches 10 möglicherweise den Durchmesser eines Kontaktloches über­ schreiten. Dies ist als signifikantes Problem für die weiter mi­ niaturisierten Halbleitereinrichtungen in den letzten Jahren auf­ getreten. Das bedeutet, daß in Fig. 9F mit einer Miniaturisierung der Halbleitereinrichtung der Abstand zwischen den Gate-Elektroden 11 vermindert wird, so daß der Abstand l2 zwischen der Seitenwand­ oberfläche des isolierenden Oxidfilmes 2, der die Dimension des Kontaktloches definiert, und der Seitenoberfläche der Gate-Elek­ trode auf etwa 0,5 µm verringert wird. Entsprechend kann die late­ rale Erstreckung l1 des Störstellendiffusionsbereiches 10 für den Kontakt den als Source-/Drain-Bereich eines MOS-Transistors die­ nenden Störstellendiffusionsbereich 13 nachteilig beeinflussen. Folglich wird es schwierig, einen Randbereich sicherzustellen, der für die Aufrechterhaltung bestimmter Eigenschaften des MOS-Transi­ stors erforderlich ist.
Ähnliche störende Diffusionserscheinungen gibt es auf dem Gebiet der Halbleitertechnologie auch an anderen Stellen, und in der Literatur finden sich Vorschläge zur Meisterung der sich daraus ergebenden Probleme.
So wird in IBM Technical Disclosure Bulletin, Band 30, Nr. 8, Januar 1988, Seiten 295 bis 296 zur Verhinderung der Diffusion hochbeweglicher Ionen (etwa Natrium-Ionen) in den Kanalbereich eines FET während Hochtemperaturschritten das Vorsehen von Nitrid-Spacern rund um ein Kontaktloch in einer BPSG- und einer thermischen Siliziumoxidschicht vorgeschlagen. Da die Natrium-Ionen, die in Siliziumoxid eine hohe Diffusionskonstante aufweisen, in Nitrid nur eine geringe Diffusionskonstante aufweisen, verhindert die Nitrid-Umrandung des Kontaktlochs - wenn sie mindestens genauso hoch ist wie die Siliziumoxidschicht dick ist - das Eindringen von Ionen in den Gatebereich durch die Oxidschicht hindurch.
Bei der Bildung von Siliziumschichten als Kontaktschichten durch Abscheidung einer Metallschicht auf den Kontaktbereich und anschließendes Reagieren des Metalls mit dem Silizium kann ebenfalls eine höchst unerwünschte laterale Diffusion des Silizidkontaktes, etwa in den Kanalbereich unterhalb eines Gates hinein, erfolgen. Wie in IBM Technical Disclosure Bulletin, Band 28, Nr. 7, Dezember 1985, Seiten 2901 bis 2902 beschrieben, kann man dieser Erscheinung dadurch begegnen, daß an der Peripherie des Kontaktbereiches im Substrat zunächst ein Ring aus einem Silizid mit geringer Wachstumsgeschwindigkeit gebildet wird und danach der Zentralbereich des Kontakts gewissermaßen mit einem Silizid hoher Wachstumsgeschwindgikeit aufgefüllt wird. Der Ring aus dem ersten Silizid im Substrat verhindert weitgehend, daß das schnellwachsende zweite Silizid nach außerhalb des Kontaktbereiches vordringt.
Ein bekanntes Problem ist auch die Diffusion eines in einem Zwischenschichtisolierfilm enthaltenen Dotierungsmaterials in das Substrat im Bereich eines Kontaktlochs. Aus JP 1-181415 (A) ist es bekannt, diesen Effekt durch die Bedeckung des Zwischenschichtisolierfilms an den Rändern des Kontaktlochs mit einer zweischichtigen Schutzisolierschicht, die den Zwischenschichtisolierfilm vollständig gegenüber der das Kontaktloch später ausfüllenden Polysiliziumschicht abschließt, zu unterbinden. Eine sehr ähnliche Lösung - hier allerdings zur Verhinderung von Dotandendiffusion aus einer leitenden Schicht in ein unter einem Kontaktloch gebildeten Störstellengebiet - ist in JP 1-2 78 046 (A) beschrieben.
Das oben erwähnte Problem der Sicherstellung eines Randbereiches bei der Störstellendiffusion ist insbesondere dann verständlich, wenn beim Bilden von Mustern zur Bildung der Kontaktlöcher Fehler auftreten. Fig. 11 zeigt einen Querschnitt der Kontaktstruktur für die Verdrahtung, bei der bei der Musterbildung für die Kontaktlöcher kein Fehler aufgetre­ ten ist, sowie ein Diagramm, das die Verteilung der Störstellen­ konzentration entsprechend dem Querschnitt zeigt. Demgegenüber zeigt Fig. 12 einen Querschnitt einer Kontaktstruktur zum Verdrah­ ten, bei der Fehler in den Mustern zum Bilden von Kontaktlöchern aufgetreten sind, sowie ein Verteilungsdiagramm der Störstellen­ konzentration entsprechend dem Querschnitt. Unter Bezugnahme auf diese Diagramme werden im folgenden die Probleme beschrieben, die auftauchen, wenn bei der Bildung des Musters Fehler auftreten.
Wie in Fig. 11 gezeigt ist, ist eine Gate-Elektrode 111 auf dem p- Siliziumsubstrat 1 mit einem dazwischen befindlichen Gate-Oxidfilm 112 gebildet. Auf einer Seitenfläche der Gate-Elektrode 111 ist ein Seitenwandisolierfilm 210 geschaffen. Ferner ist ein Störstel­ lendiffusionsbereich 213 mit einer niedrigen Konzentration von nicht mehr als 1019/cm3 im Siliziumsubstrat in der Nähe des Seiten­ wandisolierfilmes 210 gebildet. Es ist ein weiterer Störstellen­ diffusionsbereich 113 mit einer hohen Konzentration von ungefähr 1020/cm3 gebildet und mit dem Störstellendiffusionsbereich 213 niedriger Konzentration verbunden. Eine derartige Struktur von Störstellendiffusionsbereichen wird als LDD-Struktur (Lightly Do­ ped Drain = schwach dotierte Drain) bezeichnet. Diese LDD-Struktur reduziert die Feldstärke in der Umgebung der Drain eines MOS-Tran­ sistors. Ein polykristalliner Siliziumfilm 109 mit Störstellen ist gebildet, um über ein Kontaktloch 103 einen Kontakt mit dem Stör­ stellenbereich 113 hoher Konzentration herzustellen. Der elektri­ sche Kontakt zwischen der polykristallinen Siliziumschicht 109 und dem Störstellendiffusionsbereich 113 erfolgt im Störstellendiffu­ sionsbereich 10, der für die Kontaktbildung geschaffen worden ist.
Da beim Mustern mittels Photolithographie kein Fehler aufgetreten ist, liegt in diesem Fall der Störstellendiffusionsbereich 10 für den Kontakt innerhalb des Störstellendiffusionsbereiches 113 hoher Konzentration. Wie im Verteilungsdiagramm der Störstellenkonzen­ tration in Fig. 11 gezeigt ist, beeinflußt die Bildung des Stör­ stellendiffusionsbereiches 10 für den Kontakt die Änderung der Störstellenkonzentration im Kanalbereich des MOS-Transistors und in seiner Umgebung daher nicht. Damit kann die allmähliche Ände­ rung der Störstellenkonzentration im Kanalbereich des MOS-Transi­ stors und in seiner Umgebung aufrechterhalten werden. Damit hin­ dert die Existenz des Störstellendiffusionsbereiches 10 die LDD- Struktur nicht daran, die Feldstärke im MOS-Transistor zu vermin­ dern.
Für den Fall jedoch, daß Fehler beim Aufprägen des Musters aufge­ treten sind, wie dies in Fig. 12 dargestellt ist, kann der Stör­ stellendiffusionsbereich 10 für den Kontakt derart gebildet wer­ den, daß er mit dem Störstellendiffusionsbereich 213 niedriger Konzentration überlappt. In diesem Fall ändert sich die Störstel­ lenkonzentration im Kanalbereich des MOS-Transistors und seiner Umgebung aufgrund der Existenz des Störstellendiffusionsbereiches 10 sehr abrupt. Folglich kann die LDD-Struktur keine Verminderung der Feldstärke im MOS-Transistor erreichen. Auf diese Weise beein­ flußt die laterale Erstreckung des Störstellendiffusionsbereiches 10 den Source-/Drain-Bereich des MOS-Transistors nachteilig, so daß verhindert wird, daß der MOS-Transistor seine Eigenschaften beibehalten kann.
Während im vorangehenden Fall die Beschreibung anhand eines Falles erfolgte, bei dem die Verdrahtungsschicht aus dem polykristallinen Siliziumfilm 109 mit Störstellen besteht, treten die gleichen Pro­ bleme, die oben beschrieben worden sind, auch dann auf, wenn die Verdrahtungsschicht aus einem Metall mit hohem Schmelzpunkt, wie beispielsweise einer Metallschicht aus Wolfram, besteht. Die Fig. 13 stellt einen Querschnitt einer Kontaktstruktur für die Verdrah­ tung dar, wenn beim Aufprägen eines Musters zum Bilden der Kon­ taktlöcher Fehler aufgetreten sind. Die Verdrahtungsschicht be­ steht aus einer Metallschicht 191, die ein Metall mit hohem Schmelzpunkt, wie zum Beispiel Titan oder Wolfram, enthält. In diesem Fall wird die Schicht 191 aus dem Metall mit hohem Schmelz­ punkt derart gebildet, daß sie mit der Oberfläche 103a des Stör­ stellendiffusionsbereiches 213 mit niedriger Konzentration auf­ grund der Musterfehler direkt in Kontakt steht. Gleichzeitig bil­ det das Metall mit hohem Schmelzpunkt, das in der Schicht 191 ent­ halten ist, auf der Oberfläche 103a des Siliziumsubstrates eine Silizidverbindung. Diese Silizidbildung tritt insbesondere dann wahrscheinlicher auf, wenn der Störstellenbereich, der sich in Kontakt mit der Schicht 191 aus Metall mit hohem Schmelzpunkt be­ findet, eine niedrige Störstellenkonzentration aufweist. Tritt die Silizidbildung auf, so ergeben sich Probleme wie eine Erhöhung des elektrischen Widerstandes des Kontaktbereiches und ein Schaden des Überganges im Störstellendiffusionsbereich. Damit treten bei Feh­ lern beim Aufprägen des Musters dieselben Probleme wie oben auf, selbst wenn die Verdrahtungsschicht aus einer Schicht aus hoch­ schmelzendem Metall gebildet wird.
Aufgabe der Erfindung ist es daher, eine Kontaktstruktur für die Verdrahtung derart zu schaffen, daß die elektrischen Eigenschaften, insbesondere Leitfähigkeit und Feldstärkeverteilung, in einem Kontaktbereich mit der Verdrahtungsschicht verbessert werden. Weiter soll ein Herstellungsverfahren für eine solche Kontaktstruktur angegeben werden.
Die Kontaktstruktur für eine Verdrahtung in Halbleitereinrichtun­ gen in Übereinstimmung mit der vorliegenden Erfindung weist die Merkmale des Patentanspruchs 1 auf.
Zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen dazu.
Das erfindungsgemäße Herstellungsverfahren der Kontaktstruktur für die Verdrahtung weist die Merkmale des Patentanspruchs 11 auf.
Zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen dazu.
Entsprechend der vorliegenden Erfindung ist die laterale Erstrec­ kung der Wechselwirkung zwischen der Verdrahtungsschicht und dem Leitfähigkeitsbereich im Halbleitersubstrat eingeschränkt. Selbst wenn die in der Verdrahtungsschicht enthaltenen Störstellen bei einer Wärmebehandlung oder einem ähnlichen Verfahren thermisch eindiffundiert werden, können die Störstellen daher im Halbleiter­ substrat nicht in dem Maße lateral diffundiert werden, daß die Ei­ genschaften des Leitfähigkeitsbereiches nachteilig beeinflußt wer­ den. Ferner kann das in der Verdrahtungsschicht enthaltene hoch­ schmelzende Material im Kontaktbereich mit dem Leitfähigkeitsbe­ reich nicht in dem Maße mit dem Halbleitersubstrat reagieren, daß die Eigenschaften des Leitfähigkeitsbereiches verschlechtert wer­ den. Entsprechend können bei einer miniaturisierten Halbleiterein­ richtung die Eigenschaften eines Transistors oder einem ähnlichen Bauelement, dessen Leitfähigkeitsbereich in elektrischem Kontakt mit der Verdrahtungsschicht steht, nicht negativ beeinflußt wer­ den.
Besteht die Verdrah­ tungsschicht aus polykristallinem Silizium, das Störstellen ent­ hält, so kann daher die thermische Diffusion der Störstellen der­ art gesteuert werden, daß sich diese nicht außerhalb des Kontakt­ loches erstreckt. Entsprechend kann die Größe des Störstellendif­ fusionsbereiches, der im Halbleitersubstrat gebildet ist, um einen elektrischen Kontakt zwischen der Verdrahtungsschicht aus polykri­ stallinem Silizium und dem Leitfähigkeitsbereich herzustellen, derart gesteuert werden, daß er die Größe des Kontaktloches nicht überschreitet. Besteht die Verdrahtungsschicht aus einer Metall­ schicht, die ein hochschmelzendes Metall aufweist, so kann ferner die Wechselwirkung zwischen dem hochschmelzenden Metall in der Verdrahtungsschicht und dem Leitfähigkeitsbereich derart be­ schränkt werden, daß sie sich nicht lateral im Halbleitersubstrat erstreckt.
Entsprechend kann selbst dann die laterale Erstreckung der Wech­ selwirkung zwischen der Verdrahtungsschicht und dem Leitfähig­ keitsbereich eingeschränkt werden, wenn beim Aufprägen eines Mu­ sters zum Bilden der Kontaktlöcher Fehler aufgetreten sind. Daher kann effektiv verhindert werden, daß Eigenschaften von Halbleiter­ einrichtungen wie Transistoren von der Verdrahtungsschicht negativ beeinflußt werden.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1A, 1B, 1C, 1D und 1E Teilquerschnitte einer Ausführungs­ form des Herstellungsverfahrens für die Kontaktstruktur zum Verdrahten von Halbleitereinrichtungen, zusammen mit dem Prozeßablauf;
Fig. 2 einen Teilquerschnitt einer weiteren Ausführungsform der Kontaktstruktur für die Verdrahtung in Halbleiter­ einrichtungen;
Fig. 3A, 3B, 3C und 3D Teilquerschnitte, die die Ätzschritte für die Bildung einer Seitenwandschicht aus polykristallinem Silizium im Herstellungsprozeß der Kontaktstruktur für die Verdrahtung zeigen;
Fig. 4 einen Teilquerschnitt eines dynamischen Speichers mit wahlfreiem Zugriff, der ein Beispiel von Halbleiter­ einrichtungen darstellt, auf die die Kontaktstruktur für die Verdrahtung angewendet wird;
Fig. 5 einen Querschnitt einer Ausführung der Kontaktstruktur für die Verdrahtung und ein Diagramm, das die Verteilung der Störstellenkonzentration entsprechend dem Querschnitt darstellt;
Fig. 6 einen vergrößerten Querschnitt, der schematisch die Diffusion von Störstellen für den Fall zeigt, in dem polykristallines Silizium mit Störstellen als Material für die Verdrahtungsschicht benutzt wird;
Fig. 7 einen Teilquerschnitt, der eine Ausführung der Kontakt­ struktur für die Verdrahtung für den Fall zeigt, in dem ein hochschmelzendes Metall als Material für die Verdrahtungsschicht benutzt wird;
Fig. 8 einen Teilquerschnitt, der eine Ausführung der Kontakt­ struktur für die Verdrahtung für den Fall zeigt, in dem die Verdrahtungsschicht aus einem hochschmelzenden Metall und einer Metallsperrschicht besteht;
Fig. 9A, 9B, 9C, 9D, 9E und 9F Teilquerschnitte, die ein Herstellungsverfahren einer herkömmlichen Kontakt­ struktur für die Verdrahtung in Halbleitereinrichtungen sowie den Prozeßablauf zeigen;
Fig. 10A und 10B den Fig. 9B bzw. 9E entsprechende Draufsichten;
Fig. 11 einen Querschnitt einer herkömmlichen Kontaktstruktur für die Verdrahtung und ein Diagramm, das die Verteilung der Störstellenkonzentrationen entsprechend der Quer­ schnitt für den Fall, daß beim Aufprägen des Musters kein Fehler aufgetreten ist, darstellt;
Fig. 12 einen Querschnitt einer herkömmlichen Kontaktstruktur für die Verdrahtung und ein Diagramm, das die Verteilung der Störstellenkonzentrationen entsprechend der Quer­ schnitt für den Fall, daß beim Aufprägen des Musters Fehler aufgetreten sind, darstellt; und
Fig. 13 einen Teilquerschnitt, der eine herkömmliche Kontakt­ struktur für eine Verdrahtungsschicht aus hochschmel­ zendem Material für den Fall, daß beim Aufprägen des Musters Fehler aufgetreten sind, darstellt.
Im weiteren erfolgt eine Beschreibung einer Ausführungsform, bei der die erfindungsgemäße Kontaktstruktur für die Verdrahtung auf einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) mit pla­ narer Kondensatorstruktur als Beispiel für eine Halbleitereinrich­ tung angewendet wird. Fig. 4 stellt einen Teilquerschnitt dar, der ein Beispiel für eine Halbleiterspeichereinrichtung zeigt, auf die die erfindungsgemäße Kontaktstruktur für die Verdrahtung angewen­ det wird. Die Fig. 1A bis 1E stellen Teilquerschnitte eines Her­ stellungsverfahrens für einen Kontaktbereich in der Kontaktstruk­ tur für die Verdrahtung, die in Fig. 4 gezeigt ist, zusammen mit dem Prozeßablauf dar.
Wie in Fig. 1A gezeigt ist, wird zuerst ein Gate-Oxidfilm 12 auf einem p-Siliziumsubstrat 1 durch thermische Oxidation oder ein ähnliches Verfahren gebildet. Eine einzige Schicht aus polykri­ stallinem Silizium oder eine zweifache Schicht aus polykristalli­ nem Silizium und einem Metallsilizid mit hohem Schmelzpunkt wird auf dem Gate-Oxidfilm 12 durch CVD oder ein ähnliches Verfahren abgeschieden und mittels Photolithographie selektiv entfernt, so daß voneinander getrennte Gate-Elektroden 11 zurückbleiben. An­ schließend werden Phosphorionen als n-Störstellen in das Silizium­ substrat 1 zwischen die Gate-Elektroden 11 durch ein Ionenimplan­ tations- oder ein ähnliches Verfahren eingebracht. Dann wird ein n-Störstellendiffusionsbereich 13 als Source-/Drain-Bereich eines MOS-Transistors gebildet. Nun wird auf der gesamten Oberfläche des Substrates durch Niederdruck-CVD ein isolierender Oxidfilm 2 abge­ schieden. Nachdem ein vorbestimmtes Muster aus Photolack auf dem isolierenden Oxidfilm 2 gebildet worden ist, wird anschließend ein selektives Ätzen einschließlich isotropem Naßätzen und anisotropem RIE ausgeführt, um ein Kontaktloch 3 mit abgeschrägten Bereichen zu bilden. Zu diesem Zeitpunkt beträgt der Außendurchmesser l4 des Kontaktloches zum Beispiel ungefähr 1 µm und das Höhen- /Durchmesserverhältnis (h/l4) nicht weniger als 1.
Dann wird, wie in Fig. 1B dargestellt ist, ein nicht-dotierter po­ lykristalliner Siliziumfilm 4 auf der freiliegenden Oberfläche ei­ nes Störstellendiffusionsbereiches 13 im Siliziumsubstrat 1 und über dem isolierenden Oxidfilm 2 mit einer Dicke von 150 bis 200 nm aufgebracht. Die Bildung des polykristallinen Siliziumfilmes 4 wird durch Niederdruck-CVD ausgeführt.
Bezüglich der Fig. 1C wird die gesamte Oberfläche des polykristal­ linen Siliziumfilmes 4 unter Verwendung einer anisotropen Ätztech­ nik mit hoher Selektivität, wie beispielsweise reaktive Ionenät­ zung (RIE) gleichmäßig geätzt. Die Ätzbedingungen lauten zum Bei­ spiel wie folgt. Für einen polykristallinen Siliziumfilm 4 mit ei­ ner Dicke von 200 nm besteht das Ätzgas aus einer Mischung von SF6 und CL2, die Ätzrate liegt bei 300 nm/min und das Selektivitätsver­ hältnis des polykristallinen Siliziumfilmes zum Siliziumoxidfilm beträgt 80 zu 1. Damit bleibt als Ergebnis der hoch anisotropen Ätzung eine Seitenwandschicht 41 aus polykristallinem Silizium auf dem Bodenrandbereich des Kontaktloches übrig. In diesem Fall be­ trägt die Entfernung l3, die in Fig. 1C dargestellt ist, von der Seitenwandfläche des isolierenden Oxidfilmes 2, der die Dimension des Kontaktloches definiert, bis zur Kante der Seitenwandschicht 41 aus polykristallinem Silizium ungefähr 150 bis 200 nm.
Der oben beschriebene Schritt zum Ätzen des polykristallinen Sili­ ziumfilmes ist in den Fig. 3A bis 3D näher dargestellt. In diesem Fall ist auf dem isolierenden Oxidfilm 2 ein polykristalliner Si­ liziumfilm 40 mit einer Dicke von 200 nm gebildet. Die vertikale Tiefe h des Kontaktloches beträgt 1 µm. Die Ätzbedingungen stimmen mit den oben genannten überein. Wie in diesen Diagrammen darge­ stellt ist, wird der polykristalline Siliziumfilm 40 durch das an­ isotrope Ätzen mit hoher Selektivität weggeätzt, so daß eine zu­ erst die Seitenwandschicht 40a, dann 40b und eventuell 40c aus po­ lykristallinem Silizium um den Bodenrand des Kontaktloches übrig bleibt. Anschließend wird, wie in Fig. 1D gezeigt ist, erneut ein nicht-dotierter polykristalliner Siliziumfilm 6 mit einer Dicke von ungefähr 100 bis 150 nm Dicke auf der Seitenwandschicht 41 aus polykristallinem Silizium, auf der freiliegenden Oberfläche des Störstellendiffusionsbereiches 13 und über dem isolierenden Oxid­ film 2 mittels des Niederdruck-CVD-Verfahrens abgeschieden. Zu diesem Zeitpunkt wird die Seitenwandschicht 41 des polykristalli­ nen Siliziums in die nicht-dotierte polykristalline Schicht 6 ein­ gebettet.
Wie in Fig. 1E dargestellt ist, wird nun Phosphor als Störstellen­ material in den polykristallinen Siliziumfilm 6 in Richtung der Pfeile 7 thermisch eindiffundiert, um dessen Widerstand zu vermin­ dern. Die thermische Diffusion wird bei 900°C ausgeführt, um eine Störstellenkonzentration von etwa 1022/cm3 im polykristallinen Si­ liziumfilm 61 zu erreichen. Der Phosphor wird ferner auch in die Seitenwandschicht 41 aus polykristallinem Silizium thermisch ein­ diffundiert. Gleichzeitig wird im Siliziumsubstrat 1 ein Störstel­ lendiffusionsbereich 8 für den Kontakt geschaffen. Die Existenz der vorher gebildeten Seitenwandschicht 41 aus polykristallinem Silizium stellt sicher, daß in Fig. 1E t2 <t1 = 100 bis 150 nm gilt. Selbst wenn die Störstellen thermisch von der Oberfläche des polykristallinen Siliziumfilmes 6 eindiffundiert werden, kann ent­ sprechend der Störstellendiffusionsbereich im Siliziumsubstrat 1 nicht derart gebildet werden, daß er sich lateral außerhalb des Bodenrandes des Kontaktloches erstreckt. Das bedeutet, daß die in Fig. 9F dargestellte Größe l1 auf etwa ±0,1 µm begrenzt werden kann. Dies ist eine Folge davon, daß die thermische Diffusion von Störstellen sich nicht über die Entfernung t2 hinaus erstrecken kann.
Auf diese Weise wird ein Störstellendiffusionsbereich 8 für einen Kontakt geschaffen, der den Störstellendiffusionsbereich 13 bzw. den Source-/Drain-Bereich nicht nachteilig beeinflußt. Daher kann zwischen MOS-Transistoren ein Grenzbereich sichergestellt werden.
Während bei der oben dargestellten Ausführungsform die Beschrei­ bung anhand eines Falles erfolgte, bei dem im Schritt der Fig. 1D ein nicht-dotierter polykristalliner Siliziumfilm 6 gebildet wird, kann ferner auch ein polykristalliner Siliziumfilm geschaffen wer­ den, der vorher mit Störstellen dotiert worden ist. In diesem Fall wird die in Fig. 1E dargestellte thermische Diffusion nicht ausge­ führt. Die Störstellen, mit denen der polykristalline Siliziumfilm dotiert worden ist, werden im Siliziumsubstrat 1 durch eine in ei­ nem späteren Schritt auszuführende Wärmebehandlung thermisch dif­ fundiert, um den Störstellendiffusionsbereich 8 für den Kontakt zu bilden.
Während in der oben beschriebenen Ausführungsform die Seitenwand­ schicht aus polykristallinem Silizium auf dem Bodenrand des Kon­ taktloches gebildet worden ist, ist ferner die Seitenwandschicht nicht auf polykristallines Silizium beschränkt, solange diese Schicht beim Gesamtätzen nur eine höhere Selektivität im Vergleich mit dem isolierenden Oxidfilm 2 aufweist. Wie in Fig. 2 gezeigt ist, kann beispielsweise ein isolierender Seitenwandfilm 51, wie ein Siliziumoxid und Siliziumnitridfilm, zwischen dem polykristal­ linen Siliziumfilm 61 mit den Störstellen und dem Störstellendif­ fusionsbereich 13 gebildet sein. In einer derartigen Struktur kann die Verdrahtungsschicht ferner derart gebildet sein, daß die Ent­ fernung t2 größer als die Entfernung t1 ist.
Die Fig. 6 stellt einen vergrößerten Querschnitt dar, der einen Bodenrandbereich des Kontaktloches in Fig. 2 zeigt. Bezüglich die­ ses Diagrammes beginnt in der erfindungsgemäßen Kontaktstruktur für die Verdrahtung die Diffusion der Störstellen an einer Posi­ tion Q auf der Grenzfläche zwischen dem Seitenwandisolierfilm 51 und dem als Verdrahtungsschicht dienenden polykristallinen Silizi­ umfilm 61, während bei der herkömmlichen Kontaktstruktur für die Verdrahtung die Diffusion an einem Punkt P auf dem Rand des Kon­ taktloches beginnt. Selbst wenn die Störstellen nur innerhalb ei­ ner Länge L thermisch diffundiert werden, wird ein Störstellendif­ fusionsbereich 8 für den Kontakt gebildet und die laterale Diffu­ sion der Störstellen im Siliziumsubstrat 1 tritt bei der vorlie­ genden Erfindung nicht auf. Demgegenüber werden bei der herkömmli­ chen Struktur die Störstellen thermisch innerhalb der Länge L vom Punkt P aus diffundiert und der Störstellendiffusionsbereich 10 wird somit derart gebildet, daß er sich lateral im Siliziumsub­ strat 1 erstreckt.
Im weiteren erfolgt die Beschreibung eines Beispieles, in dem die erfindungsgemäße Kontaktstruktur für die Verdrahtung auf einen dy­ namischen Speicher mit wahlfreiem Zugriff (DRAM) mit einem Konden­ sator zur Speicherung elektrischer Ladung angewendet wird. Bezüg­ lich der Fig. 4 werden ein p-Störstellendiffusionsbereich 15 zur Verhinderung einer Inversion und ein dicker Oxidfilm 14 durch thermische Oxidation eines p-Siliziumsubstrates 1 gebildet, das selektiv implantierte p-Störstellenionen aufwies. Dann werden durch ein Ionenimplantations- oder ein ähnliches Verfahren n- Störstellenionen in das Siliziumsubstrat eingebracht, und es wird eine Wärmebehandlung ausgeführt, um einen n-Störstellendiffusions­ bereich 16 zu schaffen. Anschließend wird ein dünner Kondensator- Gate-Isolierfilm 17 durch thermische Oxidation oder das CVD-Ver­ fahren gebildet. Es wird eine polykristalline Siliziumschicht mit Störstellen eines vorbestimmten Leitfähigkeitstypes auf diesem Kondensator-Gate-Isolierfilm 17 durch das CVD- oder ein ähnliches Verfahren abgeschieden und mittels Photolithographie selektiv ent­ fernt, um eine Zellenplatte 18 zu schaffen. Auf diese Weise wird ein Kondensator gebildet, der aus dem n-Störstellendiffusionsbe­ reich 16 und der Zellenplatte 18 besteht. Dieser Kondensator ist mit einem MOS-Transistor verbunden. Der MOS-Transistor umfaßt eine Gate-Elektrode 11 als Wortleitung und n-Störstellendiffusionsbe­ reiche 13 als ein Paar von Source-/Drain-Bereichen. Die Gate-Elek­ trode 11 ist auf dem Gate-Oxidfilm 12 gebildet. Einer der Stör­ stellendiffusionsbereiche 13 ist mit einer Bitleitung verbunden. Die Bitleitung weist einen polykristallinen Siliziumfilm 61 mit Störstellen und einen Silizidfilm 62 aus einem hochschmelzenden Metall auf. Der elektrische Kontakt zwischen der Bitleitung und dem Störstellendiffusionsbereich 13 erfolgt durch einen Störstel­ lendiffusionsbereich 8, der nahe dem Boden des Kontaktloches 3 ge­ bildet ist. Auf diese Weise kann die erfindungsgemäße Kon­ taktstruktur für die Verdrahtung auf den dynamischen Speicher mit wahlfreiem Zugriff angewendet werden, der ein Beispiel für Halb­ leiterspeichereinrichtungen darstellt. Die in Fig. 4 gezeigte Halbleiterspeichereinrichtung weist einen Kondensator mit planarer Struktur auf.
Die Fig. 5 stellt einen Teilquerschnitt eines MOS-Transistors mit LDD-Struktur dar, auf den die erfindungsgemäße Kontaktstruktur für die Verdrahtung angewendet ist, sowie ein Diagramm der Verteilung der Störstellenkonzentration entsprechend dem Querschnitt. Fig. 5 zeigt einen Fall, bei dem Fehler aufgetreten sind, während das Mu­ ster zum Bilden der Kontaktlöcher geschaffen worden ist, der nun mit der in Fig. 12 gezeigten herkömmlichen Struktur für die Ver­ drahtung verglichen wird. Es wird ein polykristalliner Silizium­ film 161 mit Störstellen entsprechend dem in den Fig. 1A bis 1E gezeigten Prozeß gebildet. Die in Fig. 5 gezeigte Verteilung der Störstellenkonzentration wird im Gegensatz zu Fig. 12 durch die Existenz des Störstellendiffusionsbereiches 8 nicht nachteilig be­ einflußt oder verändert. Mit anderen Worten tritt keine durch die Existenz des Störstellendiffusionsbereiches 10 bewirkte scharfe Änderung der Störstellenkonzentration wie in Fig. 12 auf, sondern es kann eine langsame Änderung der Störstellenkonzentration beibe­ halten werden. Entsprechend kann die Existenz eines Störstellen­ diffusionsbereiches für den Kontakt die LDD-Struktur des MOS-Tran­ sistors nicht daran hindern, die Feldstärke zu reduzieren. Ver­ gleicht man die Verteilungen der Störstellenkonzentrationen in den Fig. 5 und 11, so erkennt man ferner, daß dieselbe Verteilung der Störstellenkonzentration wie bei der herkömmlichen Kontaktstruktur für die Verdrahtung, bei deren Musterung kein Fehler aufgetreten ist, erhalten werden kann. Dies zeigt an, daß entsprechend der er­ findungsgemäßen Kontaktstruktur für die Verdrahtung die Verteilung der Störstellenkonzentration unabhängig vom Auftreten oder Fehlen eines Fehlers beim Aufprägen des Musters unverändert bleibt.
Im weiteren erfolgt die Beschreibung eines Falles, bei dem in der Verdrahtungsschicht ein Material mit hochschmelzendem Metall wie Wolfram oder Titan enthalten ist. Fig. 7 stellt einen Teilquer­ schnitt dar, der die Kontaktstruktur für eine Verdrahtung aus Me­ tall mit hohem Schmelzpunkt zeigt, bei der beim Aufprägen des Mu­ sters zum Bilden der Kontaktlöcher Fehler aufgetreten sind. Wie auch in der Struktur der Fig. 13 dargestellt ist, weist der MOS- Transistor eine LDD-Struktur auf. Es wird eine hochschmelzende Me­ tallschicht 191 mit Titan, Wolfram oder einem ähnlichen Metall ge­ bildet, um einen Kontakt mit dem Störstellendiffusionsbereich 113 hoher Konzentration über das Kontaktloch 103 herzustellen. Im Ge­ gensatz zur Struktur der Fig. 13 ist die hochschmelzende Metall­ schicht 191 derart gebildet, daß sie aufgrund der Seitenwandiso­ lierschicht 151 mit dem Störstellendiffusionsbereich 213 niedriger Konzentration auf der Oberfläche 103a des Siliziumsubstrates 1 nicht direkt in Kontakt steht. Damit tritt die Silizidbildung zwi­ schen dem in der Schicht 191 enthaltenen hochschmelzenden Metall und dem Siliziumsubstrat 1 um den Bodenrand des Kontaktloches 103 nur in geringerem Maße auf. Damit ergeben sich Probleme wie ein Anstieg des elektrischen Widerstandes des Kontaktbereiches und ein Schaden des Überganges weniger wahrscheinlich. Mit anderen Worten vermindert die Existenz der Seitenwandisolierschicht 151 den Durchmesser des Kontaktbereiches zwischen der hochschmelzenden Me­ tallschicht 191 und dem Siliziumsubstrat 1 von D1 (Fig. 13) auf D2 (Fig. 7). Entsprechend wird vermieden, daß die hochschmelzende Me­ tallschicht 191 mit dem Störstellendiffusionsbereich 213 niedriger Konzentration in Kontakt steht.
Die Fig. 8 stellt einen Teilquerschnitt einer Kontaktstruktur für die Verdrahtung dar, bei der die hochschmelzende Metallverdrah­ tungsschicht aus zwei Schichten besteht. Die Verdrahtungsschicht umfaßt eine hochschmelzende Metallschicht 191 und eine Metall­ sperrschicht 192, die aus einer Legierung eines Metalles mit hohem Schmelzpunkt wie beispielsweise Ti gebildet ist. In diesem Fall ist die Metallsperrschicht 192 gebildet, um eine Wechselwirkung zwischen der hochschmelzenden Metallschicht 191 und dem Silizium­ substrat 1 zu unterdrücken. Es besteht jedoch eine Wahrscheinlich­ keit, daß eine Silizidbildung, ähnlich wie oben beschrieben worden ist, auch zwischen der Metallsperrschicht 192 und dem Siliziumsub­ strat 1 auftritt. Daher wird die Silizidbildung, die auch zwischen der Metallgrenzschicht 192 und dem Siliziumsubstrat 1 auftreten kann, auf der Oberfläche 103a um den Bodenrand des Kontaktloches 103 durch die Anwesenheit der Seitenwandisolierschicht 151 einge­ schränkt. Damit treten Probleme, wie eine Erhöhung des elektri­ schen Widerstandes des Kontaktbereiches oder ein Zusammenbruch des Überganges weniger wahrscheinlich auf.
Während bei der oben genannten Ausführungsform die Beschreibung anhand eines Beispieles erfolgte, bei dem die erfindungsgemäße Kontaktstruktur für die Verdrahtung auf einen dynamischen Speicher mit wahlfreiem Zugriff und planarem Kondensator angewandt worden ist, kann diese auch auf einen DRAM mit Stapelkondensator ange­ wandt werden. Ferner kann die erfindungsgemäße Kontaktstruktur zum Verdrahten nicht nur auf Halbleiterspeichereinrichtungen, sondern auch auf andere Halbleitereinrichtungen angewandt werden, die eine Struktur zur Herstellung eines elektrischen Kontaktes zwischen der Verdrahtungsschicht und einem im Halbleitersubstrat gebildeten Leitfähigkeitsbereich durch ein Kontaktloch aufweisen.
Wie oben beschrieben worden ist, kann erfindungsgemäß die laterale Ausdehnung der Wechselwirkung zwischen der Verdrahtungsschicht mit einem hochschmelzenden Material als Hauptbestandteil und einem im Halbleitersubstrat gebildeten Leitfähigkeitsbereich eingeschränkt werden. Besteht die Verdrahtungsschicht aus polykristallinem Sili­ zium mit Störstellen, so kann daher die thermische Diffusion der Störstellen derart gesteuert werden, daß sie sich nicht lateral außerhalb des Kontaktloches erstreckt. Damit kann die Größe eines Störstellendiffusionsbereiches, der im Halbleitersubstrat gebildet wird, um einen elektrischen Kontakt zwischen der aus polykristal­ linem Silizium bestehenden Verdrahtungsschicht und einem Leitfä­ higkeitsbereich herzustellen, derart gesteuert werden, daß dieser nicht größer als das Kontaktloch wird. Besteht die Verdrahtungs­ schicht aus einer Metallschicht mit einem hochschmelzenden Metall, so kann ferner die laterale Ausdehnung der Wechselwirkung zwischen dem hochschmelzenden Metall, das in der Verdrahtungsschicht ent­ halten ist, und einem Leitfähigkeitsbereich im Halbleitersubstrat eingeschränkt werden.
Selbst wenn Fehler beim Aufprägen des Musters zum Bilden der Kon­ taktlöcher auftreten, kann entsprechend die laterale Ausdehnung der Wechselwirkung zwischen der Verdrahtungsschicht und dem Leit­ fähigkeitsbereich eingeschränkt werden. Daher kann auf effektive Weise verhindert werden, daß die Eigenschaften von Halbleiterein­ richtungen wie Transistoren von der Verdrahtungsschicht beeinflußt werden.

Claims (19)

1. Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen, umfassend ein Halbleitersubstrat (1) mit einer Hauptoberfläche, einen im Halbleitersubstrat gebildeten dotierten Bereich (13), eine auf der Hauptoberfläche des Halbleitersubstrates gebildete Isolierschicht (2) mit einem Kontaktloch (3), durch das hindurch die Oberfläche des dotierten Bereiches erreicht werden kann, eine auf der Oberfläche des dotierten Bereiches und über der Isolierschicht gebildete Verdrahtungsschicht (61, 62, 161, 191, 192), die ein Material mit hohem Schmelzpunkt als Hauptbestandteil aufweist, und einen den Randbereich des Bodens des Kontaktloches (3) bedeckenden und sich an der das Kontaktloch (3) umgebenden Seitenwandung der Isolierschicht (2) um einen bestimmten Betrag, der kleiner ist als die Dicke der Isolierschicht (2), am Rand des Kontaktloches nach oben erstreckenden Seitenwandschichtrest (41, 51, 151) zum Einschränken einer Wechselwirkung zwischen der Verdrahtungsschicht (61, 62, 161, 191, 192) und dem dotierten Bereich (3) derart, daß sich die Wechselwirkung nicht in lateraler Richtung im Halbleitersubstrat (1) erstreckt.
2. Kontaktstruktur nach Anspruch 1, wobei der Seitenwandschichtrest zur Einschränkung der Wechselwirkung ein Seitenwandschichtrest (51, 151) aus einem elektrisch isolierenden Material ist.
3. Kontaktstruktur nach Anspruch 1 oder 2, wobei die Verdrahtungsschicht (61, 62, 161, 191, 192) wenigstens Silizium und Störstellen eines vorbestimmten Leitfähigkeitstyps oder aber wenigstens ein Metall mit hohem Schmelzpunkt aufweist.
4. Kontaktstruktur nach Anspruch 3, wobei der Seitenwandschichtrest zum Einschränken der Wechselwirkung gegenüber einer lateralen Diffusion der Störstellen in das Halbleitersubstrat (1) einen Widerstand aufweist, der größer als der Widerstand gegen eine vertikale Diffusion der Störstellen in das Halbleitersubstrat ist.
5. Kontaktstruktur nach Anspruch 3 oder 4, wobei der Seitenwandschichtrest zum Einschränken der Wechselwirkung ein Seitenwandschichtrest (41) ist, der eine Weglänge für die laterale Diffusion der Störstellen in das Halbleitersubstrat (1) aufweist, die kleiner als die Weglänge für die vertikale Diffusion der Störstellen in das Halbleitersubstrat (1) ist.
6. Kontaktstruktur nach einem der Ansprüche 1 bis 5, wobei die Verdrahtungsschicht eine Metallschicht (191) mit hohem Schmelzpunkt aufweist.
7. Kontaktstruktur nach Anspruch 6, wobei der Seitenwandschichtrest zum Einschränken der Wechselwirkung ein Seitenwandschichtrest (151) zum Einschränken der Reaktion zwischen dem Halbleitersubstrat und der Metallschicht mit hohem Schmelzpunkt (191) ist.
8. Kontaktstruktur nach einem der Ansprüche 1 bis 7, wobei der dotierte Bereich einen Störstellendiffusionsbereich (213) mit niedriger Konzentration und einen Störstellendiffusionsbereich (113) mit hoher Konzentration aufweist.
9. Kontaktstruktur nach einem der Ansprüche 1 bis 8, wobei der Seitenwandschichtrest (41) zur Einschränkung der Wechselwirkung aus einem leitenden Material gebildet und in die Verdrahtungsschicht integriert ist.
10. Kontaktstruktur nach einem der Ansprüche 1 bis 9, wobei die Verdrahtungsschicht eine Metallsilizidschicht (62) mit hohem Schmelzpunkt aufweist, die auf einer polykristallinen Siliziumschicht gebildet ist.
11. Herstellungsverfahren für eine Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen mit den Schritten: Bilden eines dotierten Bereiches (13) in einem Halbleitersubstrat (1), Bilden einer Isolierschicht (2) auf der Hauptoberfläche des Halbleitersubstrates derart, daß diese ein Kontaktloch (3) aufweist, durch das die Oberfläche des dotierten Bereiches (13) erreicht werden kann, Bilden eines den Randbereich des Bodens des Kontaktloches (3) bedeckenden und sich an der das Kontaktloch umgebenden Seitenwandung der Isolierschicht (2) um einen bestimmten Betrag, der kleiner ist als die Dicke der Isolierschicht (2) am Rand des Kontaktloches, nach oben erstreckenden Seitenwandschichtrestes (41, 51, 151) und Bilden einer Verdrahtungsschicht (61, 62, 161, 191, 192), die ein Material mit hohem Schmelzpunkt als Hauptbestandteil aufweist, auf der Oberfläche des dotierten Bereiches (13) und auf der Isolierschicht (2), wobei der Seitenwandschichtrest zum Einschränken der Wechselwirkung zwischen der Verdrahtungsschicht (61, 62, 161, 19, 192) und dem dotierten Bereich (13) derart ausgebildet ist, daß sich die Wechselwirkung nicht in lateraler Richtung im Halbleitersubstrat (1) erstreckt.
12. Herstellungsverfahren nach Anspruch 11, bei dem der Schritt des Bildens des Seitenwandschichtrestes zum Einschränken der Wechselwirkung der Schritt des Bildens eines Seitenwandschichtrestes (51) aus einem elektrisch isolierenden Material ist.
13. Herstellungsverfahren nach Anspruch 11 oder 12, bei dem der Schritt des Bildens der Verdrahtungsschicht den Schritt der Bildung einer Schicht (61, 62, 161, 191, 192) umfaßt, die wenigstens Silizium und Störstellen eines vorbestimmten Leitfähigkeitstyps oder aber wenigstens eines Metalls mit hohem Schmelzpunkt aufweist.
14. Herstellungsverfahren nach einem der Ansprüche 11 bis 13, bei dem der Schritt des Bildens der Verdrahtungsschicht den Schritt der Bildung einer Metallschicht (191) mit hohem Schmelzpunkt aufweist.
15. Herstellungsverfahren nach einem der Ansprüche 11 bis 14, bei dem der Schritt des Bildens des Seitenwandschichtrestes zur Einschränkung der Wechselwirkung der Schritt des Bildens eines Seitenwandschichtrestes (41) aus leitfähigem Material ist.
16. Herstellungsverfahren nach einem der Ansprüche 11 bis 15, bei dem der Schritt des Bildens des Seitenwandschichtrestes zur Einschränkung der Wechselwirkung die Schritte: Bilden einer Abscheidungsschicht (4), die wenigstens Silizium aufweist, auf der Oberfläche des dotierten Bereiches und auf der Isolierschicht, und Belassen eines Teils (41) der Abscheidungsschicht (4) auf dem Bodenrand des Kontaktloches durch Entfernen des übrigen Teils der Abscheidungsschicht (4) durch anisotrope Ätzung umfaßt.
17. Herstellungsverfahren nach einem der Ansprüche 11 bis 16, bei dem der Schritt des Bildens der Verdrahtungsschicht die Schritte: Bilden einer Abscheidungsschicht (6), die wenigstens Silizium aufweist, auf der Oberfläche des dotierten Bereiches und auf der Isolierschicht, um den Seitenwandschichtrest (41, 51, 151) zur Einschränkung der Wechselwirkung zu bedecken, und thermische Eindiffundierung von Störstellen (7) eines vorbestimmten Leitfähigkeitstyps in die Abscheidungsschicht und den Seitenwandschichtrest (41, 51, 151) umfaßt.
18. Herstellungsverfahren nach einem der Ansprüche 11 bis 16, bei dem der Schritt der Bildung der Verdrahtungsschicht die Schritte: Bilden einer Abscheidungsschicht, die wenigstens Silizium und Störstellen eines vorbestimmten Leitfähigkeitstyps aufweist, auf der Oberfläche des dotierten Bereiches und auf der Isolierschicht, um den Seitenwandschichtrest (41, 51) zur Einschränkung der Wechselwirkung zu bedecken, und thermische Diffusion der Störstellen des vorbestimmten Leitfähigkeitstyps von der Abscheidungsschicht in den Seitenwandschichtrest (41, 51) und den dotierten Bereich umfaßt.
19. Herstellungsverfahren nach einem der Ansprüche 11 bis 18, bei dem der Schritt der Bildung des Seitenwandschichtrestes die Schritte: Bilden einer Abscheidungsschicht (4) aus einem isolierenden Material auf der Oberfläche des dotierten Bereiches und auf der Isolierschicht, und Belassen eines Teils der Abscheidungsschicht aus dem Bodenrand des Kontaktloches durch Entfernen des übrigen Teils der Abscheidungsschicht durch anisotrope Ätzung umfaßt.
DE4035991A 1989-11-14 1990-11-12 Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und Herstellungsverfahren hierfür Expired - Fee Related DE4035991C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29683289 1989-11-14
JP2268230A JP2585140B2 (ja) 1989-11-14 1990-10-04 半導体装置の配線接触構造

Publications (2)

Publication Number Publication Date
DE4035991A1 DE4035991A1 (de) 1991-05-16
DE4035991C2 true DE4035991C2 (de) 1994-06-23

Family

ID=26548229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4035991A Expired - Fee Related DE4035991C2 (de) 1989-11-14 1990-11-12 Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und Herstellungsverfahren hierfür

Country Status (1)

Country Link
DE (1) DE4035991C2 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507853A (en) * 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
JPS63193562A (ja) * 1987-02-06 1988-08-10 Toshiba Corp バイポ−ラトランジスタの製造方法
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
EP0346543A1 (de) * 1988-06-15 1989-12-20 BRITISH TELECOMMUNICATIONS public limited company Bipolarer Transistor

Also Published As

Publication number Publication date
DE4035991A1 (de) 1991-05-16

Similar Documents

Publication Publication Date Title
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE3842474C2 (de) Verfahren zur Herstellung eines Stapelkondensator-DRAM
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE19836965A1 (de) Halbleitervorrichtung mit Kondensator und Verfahren zur Herstellung derselben
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE19907070C2 (de) Halbleiterkontakt und zugehöriges Herstellungsverfahren
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE19842704A1 (de) Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren unter Einsatz einer Negativform
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE10158706B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE4228679C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4337355C2 (de) Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
DE4120592A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung
DE4035991C2 (de) Kontaktstruktur für die Verdrahtung in Halbleitereinrichtungen und Herstellungsverfahren hierfür
DE10157538B4 (de) Feldeffekttransistor sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee