DE3841588A1 - Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung - Google Patents

Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung

Info

Publication number
DE3841588A1
DE3841588A1 DE3841588A DE3841588A DE3841588A1 DE 3841588 A1 DE3841588 A1 DE 3841588A1 DE 3841588 A DE3841588 A DE 3841588A DE 3841588 A DE3841588 A DE 3841588A DE 3841588 A1 DE3841588 A1 DE 3841588A1
Authority
DE
Germany
Prior art keywords
semiconductor
insulator
film
island
semiconductor island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3841588A
Other languages
English (en)
Other versions
DE3841588C2 (de
Inventor
Toru Koga
Yoshifumi Kawamoto
Hideo Sunami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3841588A1 publication Critical patent/DE3841588A1/de
Application granted granted Critical
Publication of DE3841588C2 publication Critical patent/DE3841588C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Description

Die Erfindung bezieht sich auf einen Halbleiterspeicher und insbesondere auf eine dynamische Halbleiterspeicherzelle mit wahlfreiem Zugriff, die einen Vertikaltransistor auf­ weist, der zur Erzielung einer hohen Integrationsdichte vorteilhaft ist.
Die offengelegte japanische Patentpublikation Nr. 60-2 81 027 (1985) beschreibt bereits einen dynamischen Speicher mit wahlfreiem Zugriff, bei dem eine Speicherzelle auf einer Siliciuminsel gebildet ist und einen Vertikal-MIS-Tran­ sistor sowie eine Kondensatoreinrichtung enthält.
Die Fig. 1 zeigt einen Querschnitt durch den oben erwähnten konventionellen Halbleiterspeicher. Der dynamische Speicher mit wahlfreiem Zugriff nach Fig. 1 weist einen Vertikal- MIS-Transistor auf, der eine Siliciuminsel 22 vom p-Typ auf einem Siliciumsubstrat 21 vom p-Typ, eine hochdotierte und durch Diffusion von Verunreinigungen vom n-Typ erzeugte Schicht 16, eine Wortleitung 17, die als Gateelektrode ar­ beitet, einen Gateisolator 7 sowie eine hochdotierte und durch Diffusion von Verunreinigungen vom n-Typ erzeugte Schicht 12 enthält. Eine Ladungsspeichereinrichtung enthält die hochdotierte und durch Diffusion von Verunreinigungen vom n-Typ erzeugte Schicht 12, einen Kapazitätsisolator 3 und eine plattenförmige Elektrode 13.
Bei dem Stand der Technik nach Fig. 1 ist die Siliciuminsel 22, die zur Bildung einer dynamischen Speicherzelle mit wahlfreiem Zugriff dient, direkt elektrisch mit dem Sili­ ciumsubstrat 21 verbunden. Es besteht daher die große Ge­ fahr, daß die in der Zelle gespeicherte Ladung vermindert oder zerstört wird, so daß sogenannte "soft-errors" entste­ hen. Das bedeutet, daß positive oder negative Ladungen, die im Siliciumsubstrat 21 entlang von Spuren irgendwelcher α-Teilchen erzeugt werden, die durch das Siliciumsubstrat 21 hindurch in die Insel hineinlaufen, innerhalb der hoch­ dotierten n-Typ-Verunreinigungsdiffusionsschicht 12 des Kondensators gesammelt werden.
Darüber hinaus beschäftigt sich der Stand der Technik nicht mit der Bildung einer sehr kleinen Speicherzelle.
Der Erfindung liegt die Aufgabe zugrunde, die oben be­ schriebenen Nachteile zu beseitigen und insbesondere eine sehr kleine Speicherzelle zu schaffen, die gegenüber dem Einfluß von a-Teilchen unempfindlich ist.
Vorrichtungsseitige Lösungen der gestellten Aufgabe sind den nebengeordneten Patentansprüchen 1, 8 und 14 zu entneh­ men. Dagegen sind verfahrensseitige Lösungen der gestell­ ten Aufgabe den nebengeordneten Patentansprüchen 24 und 28 zu entnehmen. Jeweils vorteilhafte Ausgestaltungen der Er­ findung sind in den nachfolgenden Unteransprüchen gekenn­ zeichnet.
In Übereinstimmung mit einem Merkmal der Erfindung ist ein Isolator an der Grenze zwischen einer Halbleiterinsel und einem Körper, insbesondere einem Halbleitersubstrat, vor­ handen, um die Halbleiterinsel vom Körper (bzw. vom Halb­ leitersubstrat) elektrisch zu isolieren. Eine Schaltein­ richtung befindet sich an der oberen Seite der Halbleiter­ insel, während sich eine Ladungsspeichereinrichtung an der unteren Seite der Halbleiterinsel befindet.
Entsprechend einem weiteren Merkmal der Erfindung wird eine Speicherzelle ohne die Notwendigkeit einer Maskenausrich­ tung nach Bildung der Halbleiterinsel (Säule) hergestellt. Demgemäß liegen bei der Struktur der Erfindung das Sub­ strat, Isolatoren, plattenförmige Elektrode, Gateelektrode und Datenleitung an jeweils festen Positionen, die durch die Prozeßbedingungen bestimmt sind.
Bei der Herstellung des Halbleiterspeichers nach der Erfin­ dung wird in einem ersten Schritt ein Antioxidationsfilm auf einem Halbleitersubstrat niedergeschlagen. Anschließend erfolgt ein anisotroper Ätzvorgang, um den ersten Antioxi­ dationsfilm und das Halbleitersubstrat zu ätzen. Auf diese Weise wird eine Halbleiterinsel erhalten, die den ersten Antioxidationsfilm an ihrem oberen Ende trägt. In einem zweiten Schritt wird ein zweiter Antioxidationsfilm auf dem mit der Halbleiterinsel versehenen Halbleitersubstrat ge­ bildet bzw. niedergeschlagen. Sodann erfolgt ein anisotro­ pes Ätzen, wobei der zweite Antioxidationsfilm an der Sei­ tenwand der Halbleiterinsel verbleibt. Es wird dann noch einmal anisotrop geätzt, und zwar unter Verwendung des er­ sten und des zweiten Antioxidationsfilms am oberen Ende bzw. an der Seitenwand der Halbleiterinsel als Masken, um das Halbleitersubstrat weiterhin zu ätzen. In einem dritten Schritt wird ein dritter Antioxidationsfilm auf dem mit der Halbleiterinsel versehenen Halbleitersubstrat gebildet bzw. niedergeschlagen. Im Anschluß daran erfolgt ein anisotroper Ätzvorgang, bei dem der dritte Antioxidationsfilm auf der Seitenwand der Halbleiterinsel verbleibt. In einem vierten Schritt wird die Oberfläche des Halbleitersubstrats oxi­ diert, und zwar unter Verwendung des ersten und des dritten Antioxidationsfilms als Masken, um einen Isolator zu bil­ den, durch den die Halbleiterinsel gegenüber dem Halblei­ tersubstrat isoliert wird.
Die einen als Ladungsspeicherkondensator einer Speicher­ zelle arbeitenden Kondensator aufweisende Halbleiterinsel ist gegenüber dem Halbleitersubstrat durch den Isolator isoliert. Selbst wenn α-Teilchen injiziert und dadurch La­ dungen innerhalb des Halbleitersubstrats entlang der Spur der α-Teilchen erzeugt werden, können diese Ladungen nicht in die Halbleiterinsel eintreten, da sie durch den Isolator blockiert werden. Demzufolge läßt sich ein unnormaler Spei­ cherbetrieb aufgrund eines sogenannten "Soft-Error-Phäno­ mens" zuverlässig verhindern. Rauschladungen, die innerhalb einer peripheren Schaltung erzeugt werden, lassen sich durch den Isolator ebenfalls blockieren, so daß diese Rauschladungen den Speicherbetrieb des Halbleiterspeichers ebenfalls nicht beeinträchtigen können.
Beim Halbleiterspeicher nach der Erfindung ist es somit un­ wahrscheinlich, daß das "Soft-Error-Phänomen" infolge des Eintritts von α-Teilchen auftritt. Vorteilhaft beim Halb­ leiterspeicher nach der Erfindung ist ferner, daß er ohne Maskenausrichtschritt und darüber hinaus sehr klein herge­ stellt werden kann.
Die Zeichnung stellt neben dem Stand der Technik Ausfüh­ rungsbeispiele der Erfindung dar. Es zeigen:
Fig. 1 einen Querschnitt durch einen konventionellen Halbleiterspeicher,
Fig. 2 einen Querschnitt durch ein erstes Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung,
Fig. 3(a) bis 3(j) unterschiedliche Herstellungsstufen ver­ deutlichende Querschnitte durch den Halbleiter­ speicher nach der Erfindung,
Fig. 4(a) eine Draufsicht auf ein zweites Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung,
Fig. 4(b) einen Querschnitt entlang der Linie A-A′ in Fig. 4(a),
Fig. 5 eine Draufsicht auf ein drittes Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung,
Fig. 6(a) eine Draufsicht auf ein viertes Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung,
Fig. 6(b) einen Querschnitt entlang der Linie B-B′ in Fig. 6(a),
Fig. 7(a) eine Draufsicht auf ein fünftes Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung,
Fig. 7(c) einen Querschnitt entlang der Linie A-A in Fig. 7(a),
Fig. 8(a) eine Draufsicht auf ein sechstes Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung,
Fig. 8(b) einen Querschnitt entlang der Linie A-A′ in Fig. 8(a),
Fig. 9(a) bis 9(c) unterschiedliche Herstellungsschritte verdeutlichende Querschnitt durch das sechste Aus­ führungsbeispiel nach der Erfindung,
Fig. 10(a) eine Draufsicht auf ein siebtes Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung,
Fig. 10(b) einen Querschnitt entlang der Linie C-C′ in Fig. 10(a),
Fig. 11(a) eine Draufsicht auf ein achtes Ausführungsbei­ spiel eines Halbleiterspeichers nach der Erfin­ dung, und
Fig. 11(b) einen Querschnitt entlang der Linie D-D′ in Fig. 11(a).
AUSFÜHRUNGSBEISPIEL 1
Ein erstes Ausführungsbeispiel der Erfindung wird nachfol­ gend unter Bezugnahme auf die Fig. 2 und 3(a) bis 3(j) nä­ her beschrieben.
Bei diesem Ausführungsbeispiel weist ein dynamischer Spei­ cher mit wahlfreiem Zugriff einen Vertikal-MIS-Transistor auf, der eine Siliciuminsel 15 enthält, die gegenüber einem Siliciumsubstrat 11 vom p-Typ durch einen Isolator 100, z. B. durch SiO2, isoliert ist. Eine hochdotierte n-Typ-Ver­ unreinigungsschicht 16 und eine Gateelektrode 17, die durch einen Gateisolator 7 voneinander getrennt sind, ar­ beiten als Wortleitung. Eine Datenleitung 18 ist mit der hochdotierten n-Typ-Verunreinigungsschicht 16 verbunden. Eine Ladungsspeichereinrichtung enthält eine hochdotierte n-Typ-Verunreinigungsschicht 12, einen Kapazitätsisolator 3 und eine plattenförmige Elektrode 13. Die plattenförmige Elektrode 13 kann jede Potentialspannung führen, und zwar unter Berücksichtigung eines Potentials des Siliciumsub­ strats 11. Dies ist von Vorteil im Hinblick auf einen Löschbetrieb. Das vorliegende Ausführungsbeispiel weist ferner den Vorteil auf, daß das zuvor erwähnte "Soft-Error- Phänomen" infolge der Injektion von α-Teilchen praktisch nicht mehr auftreten kann, da die gesamte Speicherzelle ge­ genüber dem Siliciumsubstrat 11 durch den Isolator 100 iso­ liert ist. Die Speicherzellenstruktur ist ferner hochwider­ standsfest gegenüber Rauschladungen, die von umgebenden Schaltungen geliefert werden.
Es sei darauf hingewiesen, daß es nicht unbedingt erforder­ lich ist, die hochdotierte n-Typ-Verunreinigungsdiffusions­ schicht 12 bis in das Zentrum der Siliciuminsel 15 auszu­ dehnen, sondern daß es auch genügt, diese nur im Oberflä­ chenbereich der Seitenwand der Siliciuminsel 15 vorzusehen.
Die Fig. 3(a) bis 3(j) zeigen in Kombination den Herstel­ lungsprozeß zur Erzeugung eines Ausführungsbeispiels eines Halbleiterspeichers nach der Erfindung.
Gemäß Fig. 3(a) wird ein erster Si2N4-Film 31 mit einer Dicke von z. B. 300 nm zunächst auf ein Halbleitersubstrat niedergeschlagen, das speziell ein Siliciumsubstrat 11 ist, und zwar durch das sogenannte "CVD-Verfahren" (chemical vapor deposition method) während der Niederschlagung rea­ gieren SiH4 und NH3 miteinander, und zwar im Temperaturbe­ reich von 750°C bis 800°C für etwa eine Stunde, um auf die­ se Weise den Si3N4-Film 31 zu bilden. Anschließend wird mit Hilfe einer photolithographischen Technik ein nicht darge­ stellter Photoresistfilm auf dem Si3N4-Film 31 gebildet. Ein anisotropes Trockenätzverfahren wird ausgeführt, und zwar unter Verwendung des Resistfilms als Maske, um den Si3N4-Film 31 und das Siliciumsubstrat 11 wegzuätzen, so daß letztlich der in Fig. 3(a) gezeigte Halbleiterteil er­ halten wird, speziell eine Siliciuminsel 15.
Der Si3N4-Film 31 wird vorzugsweise durch anisotropes Trok­ kenätzen weggeätzt, und zwar in einer Plasmaatmosphäre, die Fluor bzw. Fluorgas enthält, z. B. (CF3+O2), CH2F2, CHF3, CH3F, (CH4+F2), usw.
Darüber hinaus wird Si vorzugsweise in einer Plasmaatmo­ sphäre geätzt, die Chlor bzw. Chlorgas enthält, z. B. CCl4, Cl2, usw. Die Ätztiefe von Si beträgt etwa 1 µm.
Entsprechend Fig. 3(b) wird ein zweiter Si3N4-Film 33 mit einer Dicke von etwa 40 nm auf der Siliciuminsel 15 und dem Siliciumsubstrat 11 unter Anwendung des "CVD-Verfahrens" niedergeschlagen. Sodann wird ein anisotroper Ätzvorgang durchgeführt, bei dem der Si3N4-Film 33 von der oberen Flä­ che des Si3N4-Films 31 entfernt wird, wobei er nur noch an der Seitenwand der Siliciuminsel 15 verbleibt. Daran schließt sich ein weiterer anisotroper Trockenätzvorgang an, um das Siliciumsubstrat 11 wegzuätzen, was schließlich zu einer verlängerten Siliciuminsel 15 führt.
Das Si3N4-Niederschlagsverfahren, das Si3N4-Ätzverfahren und das Si-Ätzverfahren, die im Schritt zur Herstellung der Struktur nach Fig. 3(a) zum Einsatz kommen, sind im wesent­ lichen und vorzugsweise gleich, werden jedoch zu unter­ schiedlichen Zeiten angewandt. Die Ätztiefe des Si in die­ sem Schritt liegt zwischen 2 und 3 µm.
In Übereinstimmung mit Fig. 3(c) wird mit Hilfe des "CVD- Verfahrens" ein dritter Si3N4-Film 34 mit einer Dicke von etwa 50 nm auf die Siliciuminsel 15 und das Siliciumsub­ strat 11 niedergeschlagen. Sodann wird ein anisotroper Ätz­ vorgang durchgeführt, um den dritten Si3N4-Film 34 von der oberen Fläche des Films 31 zu entfernen, so daß der dritte Film 34 nur noch an der Seitenwand des zweiten Films 33 und auf der Siliciuminsel 15 verbleibt. Im Anschluß daran wird das Siliciumsubstrat 11 einem isotropen Ätzvorgang unter­ worfen, so daß die Siliciuminsel 15 an ihrem Fuß bzw. an ihrer Basis eine geringere Breite a erhält.
Das Si3N4-Niederschlagsverfahren und das Si3N4-Ätzverfahren sind im vorliegenden Schritt vorzugsweise gleich, kommen jedoch zu verschiedenen Zeiten zum Einsatz.
Das isotrope Ätzen des Siliciumsubstrats 11 kann entweder in einem Trockenätzprozeß unter Verwendung einer Plasma­ atmosphäre mit SF6-Gas als wesentliches Element oder in einem Naßätzprozeß durchgeführt werden. Für den Naßätzprozeß wird eine wäßrige Lösung hergestellt, und zwar durch Mischen von HF und HNO3 mit einem molaren Verhältnis von 1 : 100 oder größer, und durch Zugabe von Wasser zur Mischung in einer Menge von mehreren Prozent bis zum mehreren 10fa­ chen der Menge der Mischung.
Entsprechend Fig. 3(d) wird die gesamte Siliciuminsel oxi­ diert. Die nichtoxidierenden Si3N4-Filme 31, 33 und 34 (An­ tioxidationsfilme) schützen den oberen Teil der Insel. Da­ gegen werden der Fuß bzw. die Basis der Siliciuminsel und die obere Fläche des Substrats 11 oxidiert, so daß ein SiO 2-Film 100 erhalten wird, der die Siliciuminsel 15 ge­ genüber dem Siliciumsubstrat 11 elektrisch isoliert.
Um SiO2 zu bilden, wird vorzugsweise eine thermische Oxida­ tion unter Verwendung von O2 mit einem großen Anteil an H2O durchgeführt. Beispielsweise läßt sich ein SiO2-Film mit einer Dicke von etwa 500 nm bei Durchführung einer Oxida­ tion über 100 Minuten bei 1000°C sowie bei einem Druck von einer Atmosphäre herstellen. Auf diese Weise lassen sich die Siliciuminsel 15 und das Siliciumsubstrat 11 durch SiO2 elektrisch voneinander isolieren, vorausgesetzt, daß die Abmessung a gemäß Fig. 3(c) am Boden der Siliciuminsel 15 kleiner als etwa 0,5 µm ist. Um die Siliciuminsel 15 gegen­ über dem Siliciumsubstrat 11 durch Oxidation isolieren zu können, wird die bei der Oxidation erhaltene Dicke des SiO2 so gewählt, daß sie gleich oder größer als die Abmessung a ist.
Der isotrope Si-Ätzschritt gemäß Fig. 3(c) zur Verringerung der Breite des Fußes bzw. der Basis der Siliciuminsel 15 kann entfallen, wenn das Siliciumsubstrat 11 und die Sili­ ciuminsel 15 auch durch die genannte Oxidation vollständig gegeneinander isoliert werden können. Ist z. B. die Insel hinreichend schmal oder ist die SiO2-Schicht genügend dick, so läßt sich der SiO2-Film über die gesamte Basis bzw. über den gesamten Fuß der Siliciuminsel 15 bilden, ohne daß die­ se Basis bzw. dieser Fuß geätzt werden muß.
Die Fig. 3(e) läßt erkennen, daß der dritte Si3N4-Film 34 entfernt worden ist. Mit Hilfe einer Vakuumphasendiffusion werden dann Verunreinigungen, insbesondere Phosphor, in den Oberflächenbereich der Seitenwand des unteren Teils der Si­ liciuminsel 15 eingebracht, um durch eine derartige Dotie­ rung eine hochdotierte n-Typ-Verunreinigungsschicht 12 zu bilden. Phosphor kann dotiert bzw. hineindiffundiert wer­ den, und zwar bis zum Zentralbereich der Siliciuminsel 15.
Um Si3N4 zu entfernen, wird vorzugsweise ein isotroper Ätz­ vorgang durchgeführt, bei dem eine hohe Selektivität gegen­ über der SiO2-Schicht 100, der Siliciuminsel 15, usw., er­ halten wird. Beispielsweise kann Phosphorsäure mit einer Konzentration von 85% oder höher zum Einsatz kommen. Die Temperatur liegt vorzugsweise im Bereich zwischen 160°C und 180°C. Der Ablauf bei Siedetemperatur erleichtert die Tem­ peratursteuerung. Die Siedetemperatur erhöht sich, wenn die Phosphorsäurekonzentration ansteigt. Die Ätzgeschwindigkeit von Si3N4 beträgt etwa 5 nm/min bei 160°C und etwa 10 nm/ min bei 180°C. Wenn diese Phosphorsäure zum Einsatz kommt, liegen die Selektivitätsraten bezüglich Si3N4/SiO2 und Si3N4/Si jeweils bei etwa dem 25fachen und bei etwa dem 3fachen. Da die Selektivitätsrate bezüglich Si3N4/Si rela­ tiv klein ist, wird vorzugsweise eine dünne SiO2-Schicht mit einer Dicke von z. B. 10 nm zwischen dem Si und dem Si3N4 gebildet.
Wie anhand der Fig. 3(f) zu erkennen ist, wird die Oberflä­ che der hochdotierten n-Typ-Verunreinigungsschicht 12 oxi­ diert, um einen Kapazitätsisolator 3 zu erhalten, also ins­ besondere SiO2. Anschließend wird leitfähiges Material, z. B. ein polykristalliner Siliciumfilm, in einen Graben im Si eingebracht, wobei anschließend ein isotroper Ätzvorgang durchgeführt wird, und zwar bis zu einer gewünschten Posi­ tion von der Oberfläche, um auf diese Weise eine platten­ förmige Elektrode 13 des Kondensators zu erhalten.
Der Kapazitätsisolator 3 (Kondensatorisolator) kann unter Verwendung eines der folgenden Materialien gebildet werden:
(a) SiO2, gebildet durch thermische Oxidation oder mit Hil­ fe des CVD-Verfahrens,
(b) Si3N4, gebildet durch thermische Nitrierung bei Verwen­ dung einer NH3-Atmosphäre oder mit Hilfe des CVD-Ver­ fahrens,
(c) Ta2O5, gebildet durch das CVD-Verfahren oder durch ein Sputterverfahren,
(d) durch einen zusammengesetzten Film aus zwei oder mehr der drei unterschiedlichen Materialarten nach den Punk­ ten (a), (b) und (c),
(e) durch eine ferroelektrische Substanz, wie z. B. KNO3, Pb(Zr1-x Ti x ), usw., gebildet durch ein Sputterverfahren, und
(f) durch einen zusammengesetzten Film aus einem Material nach (e) und wenigstens einem der drei nach den Punkten (a), (b) und (c) gebildeten Materialien.
Die Filmdicke wird vorzugsweise so gewählt, daß sie in den Bereich von etwa 1 nm bis 20 nm bei SiO2 (mit einer spezi­ fischen induktiven Kapazität von etwa 3,8) fällt, und zwar sowohl unter dem Gesichtspunkt der elektrostatischen Kapa­ zität als auch der dielektrischen Stärke.
Das polykristalline Silicium 13 wird mit einer Dicke von z. B. 500 nm niedergeschlagen, und zwar unter Anwendung des CVD-Verfahrens. Nach dieser Niederschlagung wird ein Ätz­ prozeß ausgeführt, wobei der Ätzvorgang bis zu einer Tiefe erfolgt, die gleich der Filmdicke plus etwa 1 µm ist, also bis zu einer Tiefe von etwa 1 µm unterhalb des Si3N4-Films 33. Vorzugsweise erfolgt ein hochselektives Trockenätzen mit einer Plasmaatmosphäre, die SF6 als wesentliches Ele­ ment enthält.
Entsprechend der Fig. 3(g) wird die Oberfläche des polykri­ stallinen Siliciumfilms bzw. die der Elektrode 13 oxidiert, um einen SiO2-Isolationsfilm 39 zu erhalten.
Der SiO2-Film 39 wird vorzugsweise durch Oxidation in einer Atmosphäre mit einem großen Anteil an H2O gebildet. Bei­ spielsweise läßt sich der SiO2-Film 39 mit einer Dicke von etwa 300 nm auf dem polykristallinen Siliciumfilm 38 erzeu­ gen, und zwar durch Ausführung einer Oxidation für 50 Minu­ ten bei 1000°C unter einem Druck von 1 atm.
Die Fig. 3(h) zeigt, daß der Si3N4-Film 33 entfernt worden ist. Die Insel wird oxidiert, um einen SiO2-Film 7 zu bil­ den, der als Gateisolator dient. Weiterhin wird ein poly­ kristalliner Siliciumfilm 17 mit einer Dicke von etwa 100 nm mit Hilfe des CVD-Verfahrens niedergeschlagen. Es er­ folgt ein anisotropes Trockenätzen, so daß der polykristal­ line Siliciumfilm 17 nur noch an der Seitenwand des oberen Teils der Siliciuminsel 15 verbleibt, um auf diese Weise eine Wortleitung 17 zu erhalten, die ebenfalls als Gate­ elektrode arbeitet.
Um den Si3N4-Film 33 zu entfernen, wird vorzugsweise das bereits oben beschriebene Phosphorsäureätzen ausgeführt. Die Bildung des Gateisolators erfolgt z. B. in einer O2- Atmosphäre, wobei die Oxidation bei 950°C und unter einem Druck von 1 atm durchgeführt wird. Ein SiO2-Film mit einer Dicke von etwa 10 nm wird durch Fortführung der Oxidation über 30 Minuten erhalten.
In den polykristallinen Siliciumfilm wird im voraus Phos­ phor eindiffundiert, um seinen elektrischen Widerstand zu verringern. Vorzugsweise wird POCl3-Gas während der Durch­ führung des CVD-Verfahrens verwendet. Alternativ kann nach der Filmbildung eine Vakuumphasendiffusion von Phosphor un­ ter Verwendung von POCl3 als Quellenmaterial zum Einsatz kommen.
Das anisotrope Trockenätzen des polykristallinen Silicium­ films kann durch Verwendung einer Plasmaatmosphäre mit CCl4 als Hauptkomponente ausgeführt werden.
Entsprechend der Fig. 3(i) wird der Si3N4-Film 31 auf der oberen Endfläche der Siliciuminsel 15 entfernt, wonach die obere Endfläche der Siliciuminsel 15 oxidiert wird, um ei­ nen SiO2-Film 133 zu erhalten. Danach wird eine hochdotier­ te n-Typ-Verunreinigungsschicht 16 durch Ionenimplantation gebildet, wie die Fig. 3(i) ebenfalls zeigt.
Die Entfernung des Si3N4-Films 31 erfolgt vorzugsweise in einer heißen Phosphorsäure. Bei der Ionenimplantation wer­ den p⁺ oder AS⁺ mit etwa 1×1015 cm-2 oder mehr implan­ tiert.
In Übereinstimmung mit Fig. 3(j) wird ein SiO2-Film 14 mit einer Dicke von etwa 400 nm durch ein CVD-Verfahren herge­ stellt. Anschließend wird eine Datenleitung 18 erzeugt, um den Aufbau des Halbleiterspeichers zu komplettieren.
Die Datenleitung 18 kann durch Verwendung eines Materials gebildet werden, das aus (a) hochdotiertem, verunreinigtem Polysilicium, (b) einer Siliciummetallverbindung, wie z. B. WSi2, MoSi2, TiSi2 usw., (c) einer Ti-Verbindung, wie z. B. TiN, TiW, usw., (d) einem spröden Metall, wie z. B. W, Mo, usw., (e) einem metallischen Material mit niedrigem Wider­ stand, wie z. B. Al, oder dergleichen, oder (f) aus einem zusammengesetzten Material besteht, das zwei oder mehr der fünf unterschiedlichen Sorten von Materialien gemäß den Punkten (a) bis (e) enthält.
In der nachfolgenden Beschreibung wird bezüglich der weite­ ren Ausführungsbeispiele der Erfindung nicht noch einmal der genaue Aufbau wie beim ersten Ausführungsbeispiel er­ läutert, um Wiederholungen zu vermeiden. Die Anordnungen der weiteren Ausführungsbeispiele lassen sich jedoch unter Bezugnahme auf das erste Ausführungsbeispiel besser ver­ stehen.
Die Fig. 4(a) und 4(b) zeigen in Kombination die Ausfüh­ rungsform eines Halbleiterspeichers gemäß einem zweiten Ausführungsbeispiel der Erfindung. Gleiche Teile wie beim ersten Ausführungsbeispiel sind mit den gleichen Bezugszei­ chen versehen.
Die Dicke der Wortleitungen 17 ist kleiner als die Hälfte des Abstands zwischen jedem Paar von benachbarten Silicium­ inseln. Ist die Dicke nicht kleiner als die Hälfte dieses Abstands, so können zueinander benachbarte Wortleitungen 17 in ungewünschter Weise in elektrische Verbindung mitein­ ander treten. Erfolgt in diesem Fall der Herstellungsprozeß nach Fig. 3, so werden die Wortleitungen 17 gegeneinander isoliert, und zwar für jede Siliciuminsel, was durch aniso­ tropes Trockenätzen beim Bilden der Wortleitungen 17 er­ reicht wird. Gemäß der Querschnittsstruktur nach Fig. 4(b) müssen die Wortleitungen in Richtung senkrecht zur Linie A- A′ in Fig. 4(a) miteinander verbunden sein. Zu diesem Zweck wird ein nicht dargestellter Photoresistfilm auf der Ver­ bindungsstelle eines jeden Paares von Wortleitungen 17 ge­ bildet, die miteinander verbunden werden sollen. Dieser Re­ sistfilm wird als Marke verwendet, und zwar während des an­ isotropen Ätzprozesses zur Herstellung der Wortleitungen. Gemäß diesem Verfahren ist es möglich, eine Verbindung von Wortleitungen zwischen jedem Paar benachbarter Inseln zu erhalten, wie die Fig. 4(a) zeigt. Mit dem Bezugszeichen 40 sind Kontaktlöcher bezeichnet, die durch den SiO2-Isolator 14 hindurchgehen.
Beim Ausführungsbeispiel nach Fig. 5 ist der Abstand zwi­ schen jedem Paar von Siliciuminseln in Richtung parallel zu den Datenleitungen 18 auf den Wert a gesetzt. Der Abstand in Richtung parallel zu den Wortleitungen 17 weist den Wert b auf, der vom Wert a verschieden ist. Erfüllt die Dicke t des polykristallinen Siliciumfilms für die Wortleitungen die Bedingung
a/2 < t < b/2 (1)
so ist es möglich, mit Hilfe des in Fig. 3 gezeigten Her­ stellungsprozesses und ohne das zuvor beschriebene Resist­ muster für die Wortleitungen in Wortleitungsrichtung gleichmäßige bzw. kontinuierlich verlaufende Wortleitungen zu erhalten.
Die Fig. 6(a) zeigt eine Draufsicht auf einen Halbleiter­ speicher gemäß der Erfindung in Übereinstimmung mit einem vierten Ausführungsbeispiel, während die Fig. 6(b) seinen Querschnitt entlang der Linie B-B′ in Fig. 6(a) zeigt. Beim Ausführungsbeispiel nach den Fig. 6(a) und 6(b) sind glei­ che Teile wie beim ersten Ausführungsbeispiel mit gleichen Bezugszeichen versehen. Das Layout ist so gewählt, daß ge­ faltete Bitleitungen erhalten werden. Bei diesem Ausfüh­ rungsbeispiel ist es ferner möglich, selbstausrichtende Wortleitungen zu bilden, die kontinuierlich bzw. gleichför­ mig in Vertikalrichtung verlaufen. Zu diesem Zweck werden die Abstände zwischen den Siliciuminseln in den oben be­ schriebenen Richtungen c und d so gewählt, daß im Ausfüh­ rungsbeispiel nach Fig. 5 d kleiner als c ist. Die zentrale Wortleitung 17′ in Fig. 6(b) zeigt begrabenes Wortleitungs­ material im Bereich zwischen einem Paar benachbarter Sili­ ciuminseln, an dem der Abstand schmaler ist.
Die Fig. 7(a) und 7(b) zeigen in Kombination den Aufbau ei­ nes Halbleiterspeichers nach einem fünften Ausführungsbei­ spiel der Erfindung. Der Halbleiterspeicher hat zylindri­ sche Gates. Die Fig. 7(a) ist eine Draufsicht auf den Halb­ leiterspeicher, während Fig. 7(b) einen Querschnitt entlang der Linie A-A′ in Fig. 7(a) darstellt. Gleiche Elemente wie beim ersten Ausführungsbeispiel sind mit den gleichen Be­ zugszeichen versehen.
Das Merkmal dieses Ausführungsbeispiels liegt darin, daß es einen MIS-Transistor aufweist, der eine zylindrische Gate­ elektrode 17 auf der Oberfläche der Seitenwand des oberen Teils einer säulenförmigen Siliciuminsel 15 besitzt. Im Vergleich zu den in den Fig. 4, 5 und 6 gezeigten Ausfüh­ rungsbeispielen gewährleistet die Struktur nach diesem fünften Ausführungsbeispiel einen stabileren Transistorbe­ trieb. Die Seitenoberfläche der Siliciuminseln ist weder winkelig noch geneigt, so daß es möglich ist, ein gleich­ förmiges elektrisches Feld zwischen Gateelektrode und Sili­ ciuminsel zu erhalten.
Die Fig. 8(a) und 8(b) zeigen in Kombination den Aufbau ei­ nes Halbleiterspeichers nach einem sechsten Ausführungsbei­ spiel der Erfindung. Der Halbleiterspeicher weist Datenlei­ tungen auf, die selbstausrichtend sind. Fig. 8(a) stellt eine Draufsicht auf den Halbleiterspeicher dar, während Fig. 8(b) einen Querschnitt entlang der Linie A-A′ in Fig. 8(a) zeigt.
Das Merkmal dieses sechsten Ausführungsbeispiels besteht darin, daß jede Datenleitung 18 in direktem Kontakt mit ei­ ner hochdotierten n-Typ-Verunreinigungsdiffusionsschicht 16 steht, welche am oberen Ende der Siliciuminsel 15 gebildet ist. Der Aufbau nach dem sechsten Ausführungsbeispiel hat den Vorteil, daß er sehr einfach ist und eine ausgesprochen kleine Speicherzellenstruktur ermöglicht.
Ein Ausführungsbeispiel des Herstellungsprozesses wird nachfolgend unter Bezugnahme auf die Fig. 9(a), 9(b) und 9(c) näher erläutert.
Es sei darauf hingewiesen, daß es auch möglich ist, die Schritte gemäß den Fig. 3(a) bis 3(g) auszuführen, um eine Struktur zu erhalten, die dann dem in Fig. 9(a) gezeigten Schritt unterworfen wird. Gleiche Elemente wie beim ersten Ausführungsbeispiel sind mit den gleichen Bezugszeichen versehen.
Nach Beendigung des Schrittes gemäß Fig. 3(g) wird der Si3N4-Film 33 z. B. mit Hilfe von Phosphoräsure entfernt. Sodann wird ein SiO2-Film 7 durch Oxidation bei 900°C für 30 bis 60 Minuten gebildet, wie dies in Fig. 9(a) gezeigt ist. Anschließend wird polykristallines Silicium mit einer Dicke von etwa 100 nm durch ein CVD-Verfahren niederge­ schlagen. Danach erfolgt eine Diffusion von Phosphor. Schließlich wird eine Wortleitung 17 durch anisotropes Trockenätzen gebildet. Zu diesem Zeitpunkt liegt das obere Ende der Wortleitung 17 unterhalb der oberen Endfläche der Siliciuminsel 15.
Wie die Fig. 9(b) zeigt, wird dann der Si3N4-Film 31 auf der Oberfläche der Siliciuminsel 15 z. B. durch Phosphor­ säure entfernt. Mit Hilfe einer Ionenimplantation wird eine hochdotierte n-Typ-Verunreinigungsschicht 16 gebildet. Wei­ terhin wird SiO2 mit einer Dicke von etwa 500 nm durch ein CVD-Verfahren niedergeschlagen. Das SiO2 wird durch isotro­ pes Trockenätzen weggeätzt, so daß SiO2 nur in der Ausneh­ mung innerhalb der Oberfläche verbleibt.
Zuletzt wird leitfähiges Material für Datenleitungen 18, z. B. Al, polykristallines Silicium, W, WSi2, usw. nieder­ geschlagen, so daß eine komplette Halbleiterspeicherzelle gemäß Fig. 9(c) erhalten wird.
Bei diesem Herstellungsprozeß ist es nicht erforderlich, eine photolithographische Maske zu verwenden, um ein Kon­ taktloch für einen Kontakt mit der Speicherzelle zu bilden. Das Verfahren ist daher relativ einfach.
Die Fig. 10(a) zeigt eine Draufsicht auf den Aufbau eines Halbleiterspeichers nach einem siebten Ausführungsbeispiel der Erfindung. Fig. 10(b) stellt dagegen einen Querschnitt entlang der Linie C-C′ in Fig. 10(a) dar. Gleiche Teile wie beim ersten Ausführungsbeispiel sind mit den gleichen Be­ zugszeichen versehen. Bei diesem siebten Ausführungsbei­ spiel sind die Siliciuminseln 72 gegeneinander durch Isola­ tionsteile 71 isoliert, die eine gleichförmig bzw. kontinu­ ierlich verlaufende Siliciumleitung in regelmäßigen Abstän­ den oxidieren. Im Falle des Aufbaus nach Fig. 10(a) ist es möglich, voneinander unabhängige Speicherzellen sowohl an der rechten als auch an der linken Seitenoberfläche der Si­ liciuminsel 72 zu bilden, da die Wortleitungen 17 jeweils getrennt an einer rechten und einer linken Seitenoberfläche verlaufen. Es lassen sich daher zwei Speicherzellen auf ei­ ner Siliciuminsel 72 erhalten.
Die Fig. 11(a) zeigt eine Draufsicht auf ein achtes Ausfüh­ rungsbeispiel der Erfindung. Dagegen stellt Fig. 11(b) ei­ nen Querschnitt entlang der Linie D-D′ in Fig. 11(a) dar. Bei diesem achten Ausführungsbeispiel ist ein Abschnitt zur Zuführung von Leistung zu den Wortleitungen dargestellt.
Ein peripherer Schaltungsbereich 82, der außerhalb der Speicherzellen liegt, ist auf der Siliciumoberfläche gebil­ det, die ungeätzt bleibt. Entsprechend dem Herstellungs­ prozeß nach den Fig. 3(a) bis 3(j) verbleibt das Wortlei­ tungsmaterial an den Seitenwänden aller Siliciuminseln. Da­ her verbleibt auch das Wortleitungsmaterial 85 an der Sei­ tenwand des peripheren Schaltungsbereichs 82. Sind die Wortleitungen verlängert, um den Speicherzellenabschnitt mit dem peripheren Schaltungsbereich 82 zu verbinden, so sind alle Wortleitungen durch das Wortleitungsmaterial 85 verbunden, das an der Seitenwand des peripheren Schaltungs­ bereichs 82 verblieben ist. Demzufolge werden bei diesem achten Ausführungsbeispiel Siliciuminseln 87, die nicht als Speicherzellen verwendet werden, am Rand des Speicherzel­ lenbereichs erhalten, um einen Kontakt mit den Wortlei­ tungen auf den Inseln 87 zu bilden und eine Verbindung mit der peripheren Schaltung unter Verwendung von anderem Lei­ tungsmaterial 81 herzustellen.
Bei jedem der zuvor beschriebenen Ausführungsbeispiele der Erfindung kam eine Speicherzelle vom n-Kanal-Typ zum Ein­ satz. Es läßt sich jedoch auch eine ähnliche Struktur im Falle einer Speicherzelle vom p-Kanal-Typ realisieren.
Nach der Erfindung lassen sich auch dann, wenn α-Teilchen in das Halbleitersubstrat injiziert werden und dadurch po­ sitive oder negative Ladungen im Halbleitersubstrat entste­ hen, sogenannte "Soft-Errors" vermeiden, die sonst entste­ hen, wenn diese Ladungen in die Speicherzellen eindringen. Die Vermeidung der "Soft-Errors" erfolgt dadurch, daß die Halbleiterinseln, auf denen die Speicherzellen gebildet sind, gegenüber dem Halbleitersubstrat isoliert sind. Selbstverständlich ist der Halbleiterspeicher nach der Er­ findung auch widerstandsfähig gegen Rauschladungen von ei­ ner peripheren Schaltung.
Nach der Erfindung ist es möglich, insbesondere bei einer Kombination der Ausführungsbeispiel nach den Fig. 5 und 8(a) bis 9(c), Speicherelemente durch Selbstausrichtung nach Bildung der Siliciuminseln zu erhalten. Es ist unnö­ tig, eine Grenze zur Maskenausrichtung einzuhalten, so daß eine Speicherzelle in einem minimierten Bereich gebildet werden kann.

Claims (30)

1. Halbleiterspeicher, dadurch gekennzeichnet, daß
  • - eine Schalteinrichtung benachbart zur oberen und eine La­ dungsspeichereinrichtung benachbart zur unteren Seite ei­ ner jeweiligen Halbleiterinsel (15) vorhanden sind, die sich auf einem Halbleitersubstrat (11) befindet, wobei jede Halbleiterinsel (15) durch einen Isolator (100) ge­ genüber dem Halbleitersubstrat (11) isoliert ist, und
  • - die Schalteinrichtung und die Ladungsspeichereinrichtung im wesentlichen dieselbe Breite aufweisen.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Halbleiterinsel (15) und das Halbleiter­ substrat (11) aus Silicium bestehen.
3. Halbleiterspeicher nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Schalteinrichtung ein Vertikal-MIS-Tran­ sistor mit zylindrischer Gateelektrode an einer Seitenwand der Halbleiterinsel (15) ist.
4. Halbleiterspeicher nach Anspruch 1, dadurch gekenn­ zeichnet, daß eine Verunreinigungsdotierungsschicht in ei­ nem Oberflächenbereich wenigstens einer Seitenwand eines unteren Teils einer jeden Halbleiterinsel (15) vorhanden ist, jede Halbleiterinsel (15) von einem ersten Leitungstyp ist, die Verunreinigungsdotierungsschicht von einem zweiten Leitungstyp ist, der zum ersten Leitungstyp entgegengesetzt ist, die Ladungsspeichereinrichtung einen Kapazitätsisola­ tor (3) entlang einer Oberfläche der Verunreinigungsdotie­ rungsschicht aufweist und eine Elektrode (13) am Kapazi­ tätsisolator (3) vorhanden ist.
5. Halbleiterspeicher nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Halbleiterinseln (15) entlang von Linien angeordnet sind, die linearen Halbleiterinseln (15) gegen­ einander durch einen in konstanten bzw. gleichförmigen Ab­ ständen angeordneten Isolator isoliert sind und die Schalt­ einrichtungen sowie die Ladungsspeichereinrichtungen eben­ falls durch den Isolator gegeneinander isoliert sind.
6. Halbleiterspeicher nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Halbleiterinseln (15) gegeneinander durch einen Isolator isoliert und in regelmäßigen Abständen zu­ einander angeordnet sind, wobei jede Halbleiterinsel (15) wenigstens ein Paar von Schalt- und Ladungsspeichereinrich­ tungen zur Bildung einer integrierten Schaltung aufweist.
7. Halbleiterspeicher nach Anspruch 6, gekennzeichnet durch wenigstens eine zusätzliche Halbleiterinsel (87), die eine Gateelektrode sowie einen Kontakt zur Verbindung mit einer peripheren Schaltung aufweist.
8. Halbleiterspeicher, gekennzeichnet durch
  • - einen Körper (11),
  • - einen Isolator (100) auf dem Körper (11),
  • - eine Halbleiterinsel (15) auf dem Isolator (100), die durch den Isolator (100) gegenüber dem Körper (11) voll­ ständig elektrisch isoliert ist,
  • - einen Kapazitätsisolator (3) auf einer Seitenwand der Halbleiterinsel (15),
  • - eine plattenförmige Elektrode (13) auf dem Kapazitätsiso­ lator (3) ,
  • - einen Gateisolator (7) auf der Seitenwand der Halbleiter­ insel (15),
  • - eine Gatelektrode (17) auf dem Gateisolator (7),
  • - einen ersten hochverunreinigten Dotierungsbereich in ei­ nem Teil der Halbleiterinsel (15), der als Source oder Drain arbeitet,
  • - einen zweiten hochverunreinigten Dotierungsbereich in ei­ nem Teil der Halbleiterinsel (15), der als Drain oder Source arbeitet, und
  • - eine Datenleitung (18), die elektrisch mit dem zweiten hochverunreinigten Dotierungsbereich (16) verbunden ist.
9. Halbleiterspeicher nach Anspruch 8, dadurch gekenn­ zeichnet, daß
  • - die Halbleiterinsel (15) und der Körper (11) aus Silicium bestehen,
  • - der Gateisolator (7) wenigstens einen SiO2-Film enthält, und
  • - der Kapazitätsisolator (3) wenigstens einen Film aus ei­ ner Menge von Filmen enthält, zu der ein SiO2-Film, ein Si₃N₄-Film, ein Ta₂O₅-Film und ein KNO₃Pb(Zr1-x Ti x )-Film gehören oder aus einer Kombination dieser Filme besteht.
10. Halbleiterspeicher nach Anspruch 9, dadurch gekenn­ zeichnet, daß die Halbleiterinsel (15), die plattenförmige Elektrode (13), der Kapazitätsisolator (3), der Gateisola­ tor (7) und die Gateelektrode (17) an jeweils festen Posi­ tionen angeordnet sind, die nur durch die Herstellungsbe­ dingungen bestimmt sind.
11. Halbleiterspeicher nach Anspruch 8, gekennzeichnet durch eine Mehrzahl von Halbleiterinseln (15), wobei der Abstand zwischen jedem Paar benachbarter Halbleiterinseln (15) in Wortleitungsrichtung kleiner ist als der Abstand in Datenleitungsrichtung.
12. Halbleiterspeicher nach Anspruch 8, dadurch gekenn­ zeichnet, daß die Halbleiterinsel (15) säulenförmig und die Gateelektrode (17) ringförmig ausgebildet sind.
13. Halbleiterspeicher nach Anspruch 8, dadurch gekenn­ zeichnet, daß die Datenleitung (18) oberhalb der Wortlei­ tung (17) liegt und gegenüber dieser durch einen Isolator isoliert ist, und daß die Datenleitung (18) im wesentlichen horizontal angeordnet ist, wobei sich eine untere Fläche der Datenleitung (18) im wesentlichen auf demselben Pegel wie eine obere Fläche der Halbleiterinsel (15) befindet.
14. Halbleiterspeicher, gekennzeichnet durch
  • - einen Körper (11),
  • - einen ersten Isolatorbereich (100) auf dem Körper (11),
  • - eine Halbleiterinsel (15) auf dem Isolator (100), die durch diesen vom Körper (11) vollständig elektrisch iso­ liert ist,
  • - einen zweiten Isolatorbereich (3) auf einer Seitenwand der Halbleiterinsel (15),
  • - eine plattenförmige Elektrode (13) benachbart zum zweiten Isolatorbereich (3),
  • - eine Gateelektrode (17) benachbart zum zweiten Isolator­ bereich (3),
  • - einen ersten hochverunreinigten Dotierungsbereich in ei­ nem Teil der Halbleiterinsel (15),
  • - einen zweiten hochverunreinigten Dotierungsbereich in ei­ nem Teil der Halbleiterinsel (15), und
  • - eine Datenleitung (18), die mit einem der hochverunrei­ nigten Dotierungsbereiche elektrisch gekoppelt ist, wobei die Halbleiterinsel (15), die plattenförmige Elektrode (13), der zweite Isolationsbereich und die Gateelektrode (17) an jeweils festen Positionen angeordnet sind, die nur durch die Prozeßbedingungen bestimmt sind.
15. Halbleiterspeicher nach Anspruch 14, dadurch gekenn­ zeichnet, daß die Halbleitreinseln (15) und der Körper (11) aus Silicium bestehen.
16. Halbleiterspeicher nach Anspruch 15, dadurch gekenn­ zeichnet, daß der zweite Isolationsbereich wenigstens ei­ nen SiO2-Film enthält.
17. Halbleiterspeicher nach Anspruch 16, dadurch gekenn­ zeichnet, daß der zweite Isolatorbereich wenigstens einen Film aufweist, der aus einer Menge von Filmen ausgewählt ist, zu der ein Si3N4-Film, ein Ta2O5-Film und ein KNO₃Pb(Zr1-x Ti x )-Film gehören, oder aus einer Kombination dieser Filme besteht.
18. Halbleiterspeicher nach Anspruch 16, gekennzeichnet durch eine Mehrzahl von Halbleiterinseln (15), wobei der Abstand zwischen jedem Paar benachbarter Halbleiterinseln (15) in Wortleitungsrichtung kleiner ist als der Abstand in Datenleitungsrichtung.
19. Halbleiterspeicher nach Anspruch 16, dadurch gekenn­ zeichnet, daß die Halbleiterinseln (15) säulenförmig und die Gateelektrode (17) ringförmig ausgebildet sind.
20. Halbleiterspeicher nach Anspruch 16, dadurch gekenn­ zeichnet, daß die Datenleitung (18) oberhalb der Wortlei­ tung (17) liegt und gegenüber dieser durch den ersten Iso­ latorbereich isoliert ist.
21. Halbleiterspeicher nach Anspruch 20, dadurch gekenn­ zeichnet, daß die Datenleitung (18) im wesentlichen hori­ zontal angeordnet ist und eine untere Fläche der Datenlei­ tung (18) im wesentlichen auf demselben Pegel wie eine obe­ re Fläche der Halbleiterinsel (15) liegt.
22. Halbleiterspeicher nach Anspruch 20, dadurch gekenn­ zeichnet, daß die Datenleitung (18) eine gefaltete Daten­ leitungsstruktur enthält.
23. Halbleiterspeicher nach Anspruch 12, dadurch gekenn­ zeichnet, daß die Schalteinrichtung ein Vertikal-MIS-Tran­ sistor und die Gateelektrode zylindrisch sind.
24. Verfahren zur Herstellung eines Halbleiterspeichers, gekennzeichnet durch folgende Schritte:
  • a) Niederschlagung eines ersten Antioxidationsfilms (31) auf einem Halbleitersubstrat (11) mit anschließender an­ isotroper Ätzung des ersten Antioxidationsfilms (31) und des Halbleitersubstrats (11), um eine Halbleiterinsel (15) zu erhalten, die den ersten Antioxidationsfilm (31) an ihrem oberen Ende trägt,
  • b) Niederschlagung eines zweiten Antioxidationsfilms (33) auf das Halbleitersubstrat (11) und die Halbleiterinsel (15) mit anschließender anisotroper Ätzung, derart, daß der zweite Antioxidationsfilm (33) an der Seitenwand der Halbleiterinsel (15) verbleibt, wobei ein weiterer an­ isotroper Ätzvorgang unter Verwendung des ersten und des zweiten Antioxidationsfilms am oberen Ende und an der Seitenwand der Halbleiterinsel (15) als Masken erfolgt, um das Halbleitersubstrat (11) weiter wegzuätzen,
  • c) Niederschlagung eines dritten Antioxidationsfilms (34) auf das Halbleitersubstrat (11) und die Halbleiterinsel (15) mit anschließender anisotroper Ätzung, derart, daß der dritte Antioxidationsfilm (34) auf der Seitenwand der Halbleiterinsel (15) verbleibt, und
  • d) Oxidieren der Oberfläche des Halbleitersubstrats (11) unter Verwendung des ersten, des zweiten und des dritten Antioxidationsfilms als Masken zwecks Bildung eines Iso­ lators (100), durch den die Halbleiterinsel (15) gegen­ über dem Halbleitersubstrat (11) isoliert wird.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zwischen den Schritten (c) und (d) ein isotroper Ätz­ vorgang unter Verwendung des ersten, zweiten und dritten Antioxidationsfilms als Masken erfolgt, um den Bodenteil der Halbleiterinsel (15) zu verschmälern.
26. Verfahren nach Anspruch 24, gekennzeichnet durch folgende weitere Schritte:
  • e) nach dem Schritt (d) wird der Antioxidationsfilm teil­ weise entfernt, wonach eine Verunreinigungsdotierungs­ schicht an der Oberfläche der Seitenwand eines unteren Teils der Halbleiterinsel (15) gebildet wird, wobei die­ se Verunreinigungsdotierungsschicht vom zweiten Lei­ tungstyp ist, welche entgegengesetzt zu einem ersten Leitungstyp ist, der seinerseits entgegengesetzt zu ei­ ner ersten Leitfähigkeit einer Verunreinigung innerhalb der Halbleiterinsel (15) ist,
  • f) Bildung eines Kapazitätsisolators (3) an der Oberfläche der Verunreinigungsdotierungsschicht (12),
  • g) Niederschlagung eines ersten leitenden Films mit an­ schließendem isotropem Ätzen zwecks Bildung einer Kon­ densatorelektrode (13) auf dem Isolator (100), wobei die Kondensatorelektrode (13) in Kontakt mit dem Kapazitäts­ isolator (3) steht,
  • h) Bildung eines zweiten Isolators (39) auf dem ersten lei­ tenden Film,
  • i) Niederschlagung eines zweiten leitenden Films (17) mit anschließendem anisotropem Trockenätzen, derart, daß der leitende Film (17) an der Seitenwand in einem oberen Teil der Halbleiterinsel (15) verbleibt,
  • j) Entfernung des ersten Antioxidationsfilms (31) von der oberen Endfläche der Halbleiterinsel (15), Bildung eines dritten Isolators (7) auf der oberen Endfläche der Halb­ leiterinsel (15) und Erzeugung einer Verunreinigungsdo­ tierungsschicht (16) mit dem zweiten Leitungstyp an der oberen Endfläche der Halbleiterinsel (15),
  • k) Niederschlagung eines vierten Isolators (14) auf den zweiten Isolator (39), und
  • l) Bildung einer Öffnung im vierten Isolator (14) auf der Halbleiterinsel (15) sowie Erzeugung eines leitenden Films (18), der die Öffnung wenigstens teilweise aus­ füllt.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß zwischen den Schritten (h) und (i) der zweite und der dritte Antioxidationsfilm entfernt werden, und daß im An­ schluß daran ein Gateisolator auf der Oberfläche der Sei­ tenwand der Halbleiterinsel (15) gebildet wird.
28. Verfahren zur Herstellung eines Halbleiterspeichers, gekennzeichnet durch folgende Schritte:
  • a) Niederschlagung eines ersten Antioxidationsfilms (31) auf einem Halbleitersubstrat (11) mit anschließender an­ isotroper Ätzung des ersten Oxidationsfilms (31) und des Halbleitersubstrats (11) zwecks Bildung einer Halbleiter­ insel (15), die auf ihrem oberen Ende den ersten Anti­ oxidationsfilm (31) trägt,
  • b) Niederschlagung eines zweiten Antioxidationsfilms (33) auf das Halbleitersubstrat (11) und die Halbleiterinsel (15) mit anschließender anisotroper Ätzung, derart, daß der zweite Antioxidationsfilm (33) auf einer Seitenwand der Halbleiterinsel (15) verbleibt, wobei anschließend weiter anisotrop geätzt wird, und zwar unter Verwendung des ersten und des zweiten Antioxidationsfilms auf dem oberen Ende bzw. an der Seitenwand der Halbleiterinsel (15) als Masken, um das Halbleitersubstrat (11) weiter wegzuätzen,
  • c) Niederschlagung eines dritten Antioxidationsfilms (34) auf das mit der Halbleiterinsel (15) versehene Halblei­ tersubstrat (11) mit anschließender anisotroper Ätzung, derart, daß der dritte Antioxidationsfilm (34) an der Seitenwand der Halbleiterinsel (15) verbleibt,
  • d) Oxidieren der Oberfläche des Halbleitersubstrats (11) unter Verwendung des ersten, des zweiten und des dritten Antioxidationsfilms als Masken zwecks Bildung eines Iso­ lators (100), der die Halbleiterinsel (15) vom Halblei­ tersubstrat (11) isoliert,
  • e) teilweises Entfernen des Antioxidationsfilms und an­ schließendes Bilden einer Verunreinigungsdotierungs­ schicht (12) an der Oberfläche der Seitenwand des unte­ ren Teils der Halbleiterinseln (15), wobei die Verunrei­ nigungsdotierungsschicht (12) vom zweiten Leitungstyp ist, der entgegengesetzt zu einem ersten Leitungstyp einer Verunreinigung innerhalb der Halbleiterinsel (15) ist,
  • f) Bildung eines Kapazitätsisolators (3) an der Oberfläche der Verunreinigungsdotierungsschicht (12),
  • g) Niederschlagung eines leitenden Films mit anschließender isotroper Ätzung bis zu einer gewünschten Position hin von der Oberfläche, um eine Kondensatorelektrode (13) auf dem Isolator (100) zu bilden, wobei die Kondensator­ elektrode (13) in Kontakt mit dem Kapazitätsisolator (3) steht,
  • h) Bildung eines zweiten Isolators (39) auf dem leitenden Film,
  • i) Niederschlagung eines leitenden Films (17) mit anschlie­ ßender anisotroper Trockenätzung, derart, daß der leit­ fähige Film (17) auf der Seitenwand des oberen Teils der Halbleiterinsel (15) verbleibt,
  • j) Entfernung des Antioxidationsfilms (31) vom oberen End­ flächenbereich der Halbleiterinseln (15), Bildung eines dritten Isolators (7) auf der oberen Endfläche der Halb­ leiterinseln (15) sowie Bildung einer Verunreinigungsdo­ tierungsschicht (16) vom zweiten Leitungstyp an der obe­ ren Endfläche der Halbleiterinseln (15),
  • k) Niederschlagung eines vierten Isolators (14) auf den zweiten Isolator (39) und
  • l) Bildung einer Öffnung im vierten Isolator (14) auf der Halbleiterinsel (15) mit anschließender Erzeugung eines leitenden Films (18).
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß zwischen den Schritten (h) und (i) der Antioxida­ tionsfilm entfernt und ein Gateisolator (7) auf der Ober­ fläche der Seitenwand der Halbleiterinseln (15) gebildet wird.
30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß zwischen den Schritten (c) und (d) ein isotropes Ätzen unter Verwendung des ersten, des zweiten und des dritten Antioxidationsfilms als Masken erfolgt, um den Bodenteil der Halbleiterinsel (15) zu verschmälern.
DE3841588A 1987-12-10 1988-12-09 Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung Granted DE3841588A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62310821A JP2606857B2 (ja) 1987-12-10 1987-12-10 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
DE3841588A1 true DE3841588A1 (de) 1989-06-29
DE3841588C2 DE3841588C2 (de) 1992-01-23

Family

ID=18009819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3841588A Granted DE3841588A1 (de) 1987-12-10 1988-12-09 Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung

Country Status (4)

Country Link
US (2) US4967247A (de)
JP (1) JP2606857B2 (de)
KR (1) KR920004658B1 (de)
DE (1) DE3841588A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0333426A2 (de) * 1988-03-15 1989-09-20 Kabushiki Kaisha Toshiba Dynamischer RAM
DE4103105A1 (de) * 1990-02-01 1991-08-08 Mitsubishi Electric Corp Halbleitervorrichtung und verfahren zum herstellen einer solchen
EP0535541A1 (de) * 1991-10-02 1993-04-07 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Grabenstruktur in einem Substrat
US5218218A (en) * 1990-02-01 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5414289A (en) * 1992-03-02 1995-05-09 Motorola, Inc. Dynamic memory device having a vertical transistor

Families Citing this family (327)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659991B2 (ja) * 1988-03-29 1997-09-30 株式会社東芝 半導体記憶装置およびその製造方法
JP2754584B2 (ja) * 1988-08-19 1998-05-20 ソニー株式会社 メモリ装置の製造方法
US5346834A (en) * 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
JPH0831568B2 (ja) * 1989-03-27 1996-03-27 沖電気工業株式会社 半導体記憶装置の製造方法
US5124766A (en) * 1989-06-30 1992-06-23 Texas Instruments Incorporated Filament channel transistor interconnected with a conductor
US5181089A (en) * 1989-08-15 1993-01-19 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and a method for producing the same
DE4041271C2 (de) * 1989-12-25 1998-10-08 Toshiba Kawasaki Kk Halbleitervorrichtung mit einem ferroelektrischen Kondensator
EP0510604A3 (de) * 1991-04-23 2001-05-09 Canon Kabushiki Kaisha Halbleiteranordnung und Verfahren zu ihrer Herstellung
KR940000513B1 (ko) * 1991-08-21 1994-01-21 현대전자산업 주식회사 Dram셀 및 그 제조방법
US5635411A (en) * 1991-11-12 1997-06-03 Rohm Co., Ltd. Method of making semiconductor apparatus
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
EP0585059B1 (de) * 1992-08-21 1999-05-12 STMicroelectronics, Inc. Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur
DE69333551T2 (de) * 1993-02-04 2005-06-23 Cornell Research Foundation, Inc. Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren
US5382540A (en) * 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
KR0141218B1 (ko) * 1993-11-24 1998-07-15 윤종용 고집적 반도체장치의 제조방법
KR960016773B1 (en) * 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5885864A (en) * 1996-10-24 1999-03-23 Micron Technology, Inc. Method for forming compact memory cell using vertical devices
US7800199B2 (en) * 2003-06-24 2010-09-21 Oh Choonsik Semiconductor circuit
US7633162B2 (en) * 2004-06-21 2009-12-15 Sang-Yun Lee Electronic circuit with embedded memory
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8058142B2 (en) 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US6177299B1 (en) 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
US6069390A (en) 1998-01-15 2000-05-30 International Business Machines Corporation Semiconductor integrated circuits with mesas
US6172390B1 (en) * 1998-03-25 2001-01-09 Siemens Aktiengesellschaft Semiconductor device with vertical transistor and buried word line
US6037620A (en) * 1998-06-08 2000-03-14 International Business Machines Corporation DRAM cell with transfer device extending along perimeter of trench storage capacitor
EP1116270A1 (de) * 1998-09-25 2001-07-18 Infineon Technologies AG Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE10038728A1 (de) * 2000-07-31 2002-02-21 Infineon Technologies Ag Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung
AU2001286432A1 (en) 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US6794242B1 (en) * 2000-09-29 2004-09-21 Infineon Technologies Ag Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
KR100454072B1 (ko) * 2001-12-24 2004-10-26 동부전자 주식회사 반도체소자 및 그 제조방법
US7106685B2 (en) * 2002-10-29 2006-09-12 Salvatore J. Calaio Turntable with vertically adjustable platter
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
US7863748B2 (en) * 2003-06-24 2011-01-04 Oh Choonsik Semiconductor circuit and method of fabricating the same
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US7867822B2 (en) 2003-06-24 2011-01-11 Sang-Yun Lee Semiconductor memory device
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
JP4593960B2 (ja) * 2004-04-14 2010-12-08 白土 猛英 半導体記憶装置
US20060046392A1 (en) * 2004-08-26 2006-03-02 Manning H M Methods of forming vertical transistor structures
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) * 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) * 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
KR100723527B1 (ko) * 2006-02-13 2007-05-30 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자
US7696506B2 (en) * 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) * 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7473576B2 (en) 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7872302B2 (en) * 2007-01-15 2011-01-18 Samsung Electronics Co., Ltd. Semiconductor device having vertical transistor formed on an active pattern protruding from a substrate
US7619311B2 (en) * 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) * 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7729161B2 (en) * 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7642125B2 (en) * 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US8178386B2 (en) * 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
JP5614915B2 (ja) * 2007-09-27 2014-10-29 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置、半導体装置の製造方法並びにデータ処理システム
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7646631B2 (en) * 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7639527B2 (en) 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
US7879643B2 (en) * 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) * 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) * 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) * 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) * 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) * 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) * 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) * 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) * 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) * 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) * 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) * 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) * 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US20110049456A1 (en) * 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8064248B2 (en) * 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8178387B2 (en) * 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
KR101096835B1 (ko) * 2010-01-08 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9524982B2 (en) * 2015-03-09 2016-12-20 Kabushiki Kaisha Toshiba Semiconductor device
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3128014A1 (de) * 1981-07-15 1983-02-03 Siemens AG, 1000 Berlin und 8000 München Anordnung zur reduzierung der empfindlichkeit von integrierten halbleiterspeichern gegen alpha-strahlung
DE3330046A1 (de) * 1982-09-22 1984-03-22 Hitachi, Ltd., Tokyo Halbleiterspeicher
DE3640363A1 (de) * 1986-02-20 1987-08-27 Toshiba Kawasaki Kk Dynamischer mos-randomspeicher

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919366A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd 半導体記憶装置
US4536785A (en) * 1983-08-26 1985-08-20 Gibbons James F One transistor dynamic random access memory
KR920010461B1 (ko) * 1983-09-28 1992-11-28 가부시끼가이샤 히다찌세이사꾸쇼 반도체 메모리와 그 제조 방법
JPS60189235A (ja) * 1984-03-08 1985-09-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPH0793365B2 (ja) * 1984-09-11 1995-10-09 株式会社東芝 半導体記憶装置およびその製造方法
JPH0669081B2 (ja) * 1985-01-23 1994-08-31 三菱電機株式会社 半導体メモリの製造方法
US4737829A (en) * 1985-03-28 1988-04-12 Nec Corporation Dynamic random access memory device having a plurality of one-transistor type memory cells
JPH0682800B2 (ja) * 1985-04-16 1994-10-19 株式会社東芝 半導体記憶装置
JPS6236851A (ja) * 1985-04-23 1987-02-17 Fujitsu Ltd 半導体メモリセル
US4704705A (en) * 1985-07-19 1987-11-03 Texas Instruments Incorporated Two transistor DRAM cell and array
JPH0793372B2 (ja) * 1985-12-16 1995-10-09 株式会社東芝 半導体記憶装置
US4686552A (en) * 1986-05-20 1987-08-11 Motorola, Inc. Integrated circuit trench cell
JPS62286269A (ja) * 1986-06-04 1987-12-12 Fujitsu Ltd Ｄｒａｍセル及びその製造方法
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
JPS639142A (ja) * 1986-06-30 1988-01-14 Oki Electric Ind Co Ltd 半導体記憶装置
JPS6310557A (ja) * 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体記憶装置
US4833516A (en) * 1987-08-03 1989-05-23 International Business Machines Corporation High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3128014A1 (de) * 1981-07-15 1983-02-03 Siemens AG, 1000 Berlin und 8000 München Anordnung zur reduzierung der empfindlichkeit von integrierten halbleiterspeichern gegen alpha-strahlung
DE3330046A1 (de) * 1982-09-22 1984-03-22 Hitachi, Ltd., Tokyo Halbleiterspeicher
DE3640363A1 (de) * 1986-02-20 1987-08-27 Toshiba Kawasaki Kk Dynamischer mos-randomspeicher

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of Solid-State Circuits, Vol. SC-22, Nr.5, Okt. 1987, S.643 bis 650 *
JP-OS 62-140 456 mit Abstract *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0333426A2 (de) * 1988-03-15 1989-09-20 Kabushiki Kaisha Toshiba Dynamischer RAM
EP0333426A3 (de) * 1988-03-15 1992-01-29 Kabushiki Kaisha Toshiba Dynamischer RAM
DE4103105A1 (de) * 1990-02-01 1991-08-08 Mitsubishi Electric Corp Halbleitervorrichtung und verfahren zum herstellen einer solchen
US5218218A (en) * 1990-02-01 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5302541A (en) * 1990-02-01 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of a semiconductor device with a trench capacitor
EP0535541A1 (de) * 1991-10-02 1993-04-07 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Grabenstruktur in einem Substrat
US5262002A (en) * 1991-10-02 1993-11-16 Siemens Aktiengesellschaft Method for manufacturing a trench structure in a substrate
US5414289A (en) * 1992-03-02 1995-05-09 Motorola, Inc. Dynamic memory device having a vertical transistor

Also Published As

Publication number Publication date
JPH01152660A (ja) 1989-06-15
JP2606857B2 (ja) 1997-05-07
US4967247A (en) 1990-10-30
KR920004658B1 (ko) 1992-06-12
KR890011090A (ko) 1989-08-12
US5106775A (en) 1992-04-21
DE3841588C2 (de) 1992-01-23

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE3834241A1 (de) Halbleitereinrichtung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE4142469A1 (de) Verfahren zur erzeugung und zur entfernung von temporaeren siliziumdioxid-strukturen
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1166350A1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE10136400A1 (de) Grabenkondensator einer Halbleiter-Speicherzelle mit einer ein Metallkarbid enthaltenden oberen Kondensatorelektrode
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19822048A1 (de) Verfahren zum Ätzen von Tantaloxidschichten
EP0014303A1 (de) Verfahren zum Herstellen von integrierten MOS-Schaltungen in Silizium-Gate-Technologie
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE19805692C2 (de) Halbleitereinrichtung mit Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee