JPS5919366A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS5919366A
JPS5919366A JP57127517A JP12751782A JPS5919366A JP S5919366 A JPS5919366 A JP S5919366A JP 57127517 A JP57127517 A JP 57127517A JP 12751782 A JP12751782 A JP 12751782A JP S5919366 A JPS5919366 A JP S5919366A
Authority
JP
Japan
Prior art keywords
semiconductor
wire
substrate
memory
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57127517A
Other languages
English (en)
Other versions
JPH0345550B2 (ja
Inventor
Mitsunori Ketsusako
光紀 蕨迫
Masanobu Miyao
正信 宮尾
Takashi Tokuyama
徳山　巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57127517A priority Critical patent/JPS5919366A/ja
Publication of JPS5919366A publication Critical patent/JPS5919366A/ja
Publication of JPH0345550B2 publication Critical patent/JPH0345550B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体記憶装置に係シ、特に大容量化に適した
ダイナミック形メモリの構造に関する。
単一コンデンサ単一トランジスタよ多構成されるダイナ
ミック形メモリは、構成部品が少なく、配線数が少ない
ため、とくに大容量の半導体メモリの方式として採用さ
れている。しかし、従来の構成では、第１図に示すよう
に、コンデンサ１およびトランジスタ２が基板３０表面
に平面的に配置されている。コンデンサに蓄積される電
荷は、読み出し時にビット線の浮遊容量に分配されるた
め、信号として検知するためにある程度大きな容量を必
要とする。また、α線等による不慮の電荷発生に対して
誤動作しないためにも、ある程度大きな容量を必要とし
、通常２５６にビットのメモリにおいては６０ｆＦ程度
のコンデンサが用いられる。通常、このコンデンサはス
イッチトランジスタに続＜ＭＯＳの反転層若しくは拡散
層によって構成され、６０μｍｔ　　程度の面積を占有
していた。したがって、このような平面的な構成では、
単位セルの縮小は難しく、これがメモリの大容量化の妨
げになっていた。
本発明の目的はダイナミック形メモリのかかる制約を消
化し、かつ大容量化の可能なデバイスの構造を提供する
ことであり、従来よりも小面積であシながら、従来よシ
もメモリ保持機能の優れたメモリセル構造を提供するこ
とである。
本発明におけるデバイスの特徴は、縦形ＦＥＴ。
すなわち、制御される電流の方向が基板に垂直なトラン
ジスタをスイッチングに用い、スイッチングの制御用電
極を狭んで、トランジスタを構成する半導体の片端に電
荷蓄積用のコンデンサ、他端に書き込み／読み出しのた
めの信号線を接続した構造を有する。さらにこの構造を
、メモリアクセスのだめのビット線及びワード線の交叉
点で構成することを特徴とする。
以下、実施例を用いて本発明を説明する。
第２図は本発明の一実施例を示す断面図である。
半導体基板２１はｐ形Ｓ１であり、メモリセルは紙面に
平行に走るビット線導体２３および紙面に垂直に走るワ
ード線導体２４の交叉部に形成される。ワード線導体２
４にはビート線との交叉点において開口部が有シ、この
開口部に柱状の半導体２５が貫通した構造となっている
。この半導体棹体２５は例えばｐ形で０．１〜ｌＯΩ・
ｍ　で、両端（上下）が低比抵抗のｎ影領域２６．２７
となっておシ、その一端がビット線と、また他端がコン
デンサを形成する半導体２８とそれぞれ抵抗性接触で接
続されている。半導体棹体２５のｐ影領域の長さは、ワ
ード線導体２４の厚さと略等しく、また該ｐ影領域はワ
ード線２４と薄い絶縁膜２９によって隔てられておシ、
該ｐ影領域の外周がチャンネルを構成する絶縁ゲート形
電界効果トランジスタとなっている。コンデンサを形成
する半導体２８はｎ形低比抵抗で、基板２１と薄い絶縁
膜２２で隔てられておシ、基板との間の静電容量がメモ
リ電荷の蓄積に利用される。
メモリ動作は、従来構造のＭＯ８ダイナミックＩ’（、
ＡＭと同じで、ワード線を駆動することによシ、半導体
棹体の側壁で構成されるＦＥＴが開閉し、ビット線とコ
ンデンサとの電気的接続／切断がなされる。
第２図に示す実施例は第３図に示す工程にて作られる。
まず、平担なｐ形ｌΩ・−前後の（１００１シリコン基
板を出発材料とする。軽く表面酸化した後、チャネルス
トッパのためのほう素をイオン打込みによって全面に導
入し、表面に比抵抗を若干下げた層３０１を設ける。次
いで、コンデンサを形成すべき部分を公知のシリコンド
ライエッチによシ、急峻に堀シ下げ、窪み３０２を形成
する。
次ぎに酸化膜を一旦除去した後、薄く再酸化し、コンデ
ンサ用の誘電絶縁膜３０３を形成し第３図（（）の形状
のものを作る。
次に第３図（ロ）に示すように全面に公知のＣＶＤ法に
よジｎ形不純物が高濃度にドープされた多結晶Ｓｉ層３
１１を形成する。この状態で公知のビームアニール法に
よシ、表面を溶融・再結晶化させる。この時、窪み３０
２の一辺が４μｍ以下程度でおれば、公知のグラホエビ
タキシャル現象で、窪みの形状に従って、主面に垂直に
（１００）の優先方位をもつ単結晶が成長する。さらに
望ましくは、多結晶Ｂｔ層の形成に先立ち、窪み３０２
以外の場所で主面に開口部を設は下地Ｓｉを露出させた
上で多結晶ｆ３ｉ層を形成するとよい。
ビームアニール後、表面は略平担化するが、さらに望ま
しくは、公知のバイアス拳スパッタ法等にて厚みをそろ
えて平担化する。次に第３図ｅ］に示すようにこの上に
０．１Ω−副のｐ形層３２１をエピタキシャル成長し、
表面全面にｎ形不純物をイオン打込みおよび拡散によっ
て導入して１１層３２２を形成する。
次に第３図に）に示すようにコンデンサー領域上部をホ
トレジスト３３１で覆い、上部のＳｉ層を、基板に形成
しである絶縁膜３３２まで堀シ下げる。
Ｂｉと８１０２　とのドライエッチ選択比は約５０：１
でこの終点検出は容易である。
次に第３図（ホ）に示すようにレジスト３３１を残した
まま、プラズマＣＶＤもしくはスパッタによυＳｉＯ□
膜３４１膜上４１４２を堆積する。その堆積厚さは、コ
ンデンサを形成するｎ＋領域３４３と、エピタキシャル
成長で形成したｐ領域３４４との境界に膜の上面が一致
するように選ぶ。
次にレジスト３３１を除去し、同時にその上に乗ってい
る堆積５ｊ０２膜３４２も除去する。この状態で５００
Å以下の熱酸化膜３５１を形成し、同時に堆積ＳＮＯ□
膜を焼結し、基板に形成した絶縁膜と一体化して第３図
（へ）に示す構造を得る。
次いで、全面にＡ６を蒸着するが、その厚さはｐ形エピ
タキシャル層３６１の厚さと同じか若干厚目とする。さ
らにｉ蒸着層をパターニングして第３図（ト）に示すよ
うにワード線３６３を形成する。ＡＩ蒸着膜の一部３６
４は、分離された状態でメモリセル上に残る。
次にワード線およびビット線分離用の絶縁膜３７１を堆
積し、公知の平担化スパッタ法によシメモリセル上部の
突出部を優先的にスパッタ除去してメモリセル上部のｎ
＋拡散層３７２を露出せしめ、ＡＪを全面蒸着してビッ
ト線３７３を形成し、第３図（イ）に示す構造を得る。
同図は第２図に示す構造と同一である。
第４図は４メモリセル分の平面模式図であるが、本発明
のセルはビット配線Ｂｌ、Ｂ２等と、ワード配線Ｗｌ、
Ｗ２等とのそれぞれ交叉領域に形成され、この場合の最
小加工領域は半導体棹体貫通部４１と、セルのコンデン
サ領域４２と隣接するセルのコンデンサ領域４３との間
隔である。しかし、ＦＥＴのチャネル部および、コンデ
ンサが立体的な構成となるため、たとえば最小加工線幅
が１．２μｍであってもチャネル幅４μｍのＦＥＴは得
られ、ＦＥＴの性能指数であるチャネル幅・長さ比で２
ないし３倍改善される。またコンデンサの形成には深さ
方向の制限は荷にないが、仮に立方体状に形成すると、
約１３μｍ２　の巣立面積当υ、２９μｍ２のコンデン
サ面積が得られる。さらに大きなコンデンサ面積を必要
とする場合には、コンデンサを深く形成するか、形状凹
凸をつけて表面積を拡大することができ、α線等の不測
の電荷発生に対しても十分余裕をもたせた静電容量を得
ることができる。
前述の実施例ではスイッチングトランジスタは半導体棹
体の外周側壁をチャネルとする絶縁ゲート形電界効果ト
ランジスタを用いたが、第２図において半導体棹体の主
部２５が高抵抗のｌｌ形で、ワード線電位によって静電
誘導によし半導体棹体の導電率が制御される方式の静電
誘導ｌ・ランジスタとして用いてもよい。また、第５図
に示すごとく、ワード＃５１と半導体棹体主部５２が直
接接触したシットキゲー）ＷＦＥＴを用いても本発明の
メモリセルは構成される。
以上述べた如く、本発明によるメモリセルは占有面積が
小さくメモリをアクセスするためのワード配線とビット
配線との交叉点に形成できる。実施例で説明した様に本
発明によれば１メガビツト相尚を構成するのに要する面
積は１４叫２であシ、しかもこれは、従来の２５６にビ
ットダイナミックメモリに用いられていたスイッチング
トランジスタより改善された相互コンダクタンスのトラ
ンジスタを用い、同等のコンデンサ容量を実現した上で
の値である。
【図面の簡単な説明】
第１図は従来構造のＭＯＳダイナミックメモリ（９） ２１・・・基板、２３・・・ビット線導体、２４・・・
ワード線導体、２５・・・半導体棹体、２２．２９・・
・絶縁膜。 代理人　弁理士　薄田利幸 （１０） −２９０− 第　４　図 第　５　図

Claims (1)

  1. 【特許請求の範囲】 １、単一のコンデンサ及び単一のトランジスタよ多構成
    されるダイナミック形メモリにおいて、ビット線とワー
    ド線との交叉する部分にワード線を貫通する半導体棹体
    を有し、該半導体棹体の一端はコンデンサの一電極に、
    他端はビット線に接続されてなる半導体記憶装置。 ２、両端に高濃度の第一導電形層、間に低濃度の第二導
    電形層を有する半導体棹体において、上記第二導電形層
    の外周をワード線によって駆動されるチャネル領域とし
    て用いる特許請求範囲第一項の半導体記憶装置。 ３、両端に高濃度の第一導電形層、間に低濃度の第一導
    電形層を有する半導体棹体において、上記低濃度層の導
    電率をワード線によって制御することを特徴とする特許
    請求範囲第一項の半導体記憶装置。
JP57127517A 1982-07-23 1982-07-23 半導体記憶装置 Granted JPS5919366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57127517A JPS5919366A (ja) 1982-07-23 1982-07-23 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57127517A JPS5919366A (ja) 1982-07-23 1982-07-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPS5919366A true JPS5919366A (ja) 1984-01-31
JPH0345550B2 JPH0345550B2 (ja) 1991-07-11

Family

ID=14961965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57127517A Granted JPS5919366A (ja) 1982-07-23 1982-07-23 半導体記憶装置

Country Status (1)

Country Link
JP (1) JPS5919366A (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257560A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体メモリ装置
JPS614271A (ja) * 1984-06-14 1986-01-10 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン メモリセル
EP0167764A2 (en) * 1984-06-14 1986-01-15 International Business Machines Corporation Dynamic ram cell
EP0168528A2 (de) * 1984-04-25 1986-01-22 Siemens Aktiengesellschaft Ein-Transistor-Speicherzelle für hochintegrierte dynamische Halbleiterspeicher und Verfahren zu ihrer Herstellung
JPS6123360A (ja) * 1984-07-12 1986-01-31 Nippon Telegr & Teleph Corp <Ntt> 半導体記憶装置およびその製造方法
EP0187237A2 (en) * 1984-12-07 1986-07-16 Texas Instruments Incorporated dRAM cell and method
JPS61179571A (ja) * 1984-09-27 1986-08-12 テキサス　インスツルメンツ　インコ−ポレイテツド メモリセルおよびそのアレイ
JPS61274355A (ja) * 1985-05-29 1986-12-04 Nec Corp Ｍｉｓ型半導体記憶装置
JPS61294854A (ja) * 1985-06-22 1986-12-25 Toshiba Corp 半導体装置
JPS61295654A (ja) * 1985-06-25 1986-12-26 Oki Electric Ind Co Ltd 半導体記憶装置
JPS6237711A (ja) * 1985-08-12 1987-02-18 Yamada Mie 流量制御装置
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
US4673962A (en) * 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
US4683486A (en) * 1984-09-24 1987-07-28 Texas Instruments Incorporated dRAM cell and array
US4686552A (en) * 1986-05-20 1987-08-11 Motorola, Inc. Integrated circuit trench cell
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
EP0265616A2 (en) * 1986-10-31 1988-05-04 International Business Machines Corporation A semiconductor trench capacitor structure
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
US4816884A (en) * 1987-07-20 1989-03-28 International Business Machines Corporation High density vertical trench transistor and capacitor memory cell structure and fabrication method therefor
US4824793A (en) * 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US4833516A (en) * 1987-08-03 1989-05-23 International Business Machines Corporation High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor
JPH01152660A (ja) * 1987-12-10 1989-06-15 Hitachi Ltd 半導体記憶装置の製造方法
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
US4910567A (en) * 1986-02-26 1990-03-20 Texas Instruments, Incorporated Dram cell and method for fabricating
US4927779A (en) * 1988-08-10 1990-05-22 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell and fabrication process therefor
US4937641A (en) * 1983-09-28 1990-06-26 Hitachi, Ltd. Semiconductor memory and method of producing the same
US4958206A (en) * 1988-06-28 1990-09-18 Texas Instruments Incorporated Diffused bit line trench capacitor dram cell
US4980734A (en) * 1988-05-31 1990-12-25 Texas Instruments Incorporated Dynamic memory cell using silicon-on-insulator transistor with trench capacitor
US5057896A (en) * 1988-05-28 1991-10-15 Fujitsu Limited Semiconductor device and method of producing same
US5102817A (en) * 1985-03-21 1992-04-07 Texas Instruments Incorporated Vertical DRAM cell and method
US5103276A (en) * 1988-06-01 1992-04-07 Texas Instruments Incorporated High performance composed pillar dram cell
US5105245A (en) * 1988-06-28 1992-04-14 Texas Instruments Incorporated Trench capacitor DRAM cell with diffused bit lines adjacent to a trench
US5109259A (en) * 1987-09-22 1992-04-28 Texas Instruments Incorporated Multiple DRAM cells in a trench
US5208657A (en) * 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121480A (en) * 1977-02-03 1978-10-23 Texas Instruments Inc Mos memory cell and method of producing same
JPS5636164U (ja) * 1979-08-27 1981-04-07
JPS57103350A (en) * 1980-12-18 1982-06-26 Mitsubishi Electric Corp Manufacture of semiconductor memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121480A (en) * 1977-02-03 1978-10-23 Texas Instruments Inc Mos memory cell and method of producing same
JPS5636164U (ja) * 1979-08-27 1981-04-07
JPS57103350A (en) * 1980-12-18 1982-06-26 Mitsubishi Electric Corp Manufacture of semiconductor memory

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937641A (en) * 1983-09-28 1990-06-26 Hitachi, Ltd. Semiconductor memory and method of producing the same
EP0168528A2 (de) * 1984-04-25 1986-01-22 Siemens Aktiengesellschaft Ein-Transistor-Speicherzelle für hochintegrierte dynamische Halbleiterspeicher und Verfahren zu ihrer Herstellung
US4746959A (en) * 1984-04-25 1988-05-24 Siemens Aktiengesellschaft One-transistor memory cell for large scale integration dynamic semiconductor memories and the method of manufacture thereof
JPS60257560A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体メモリ装置
JPS614271A (ja) * 1984-06-14 1986-01-10 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン メモリセル
EP0167764A2 (en) * 1984-06-14 1986-01-15 International Business Machines Corporation Dynamic ram cell
JPS6123360A (ja) * 1984-07-12 1986-01-31 Nippon Telegr & Teleph Corp <Ntt> 半導体記憶装置およびその製造方法
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPH0351113B2 (ja) * 1984-07-12 1991-08-05 Nippon Telegraph & Telephone
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
US5208657A (en) * 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
US4683486A (en) * 1984-09-24 1987-07-28 Texas Instruments Incorporated dRAM cell and array
JPS61179571A (ja) * 1984-09-27 1986-08-12 テキサス　インスツルメンツ　インコ−ポレイテツド メモリセルおよびそのアレイ
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
US4824793A (en) * 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
EP0187237A2 (en) * 1984-12-07 1986-07-16 Texas Instruments Incorporated dRAM cell and method
US4673962A (en) * 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
US5102817A (en) * 1985-03-21 1992-04-07 Texas Instruments Incorporated Vertical DRAM cell and method
JPS61274355A (ja) * 1985-05-29 1986-12-04 Nec Corp Ｍｉｓ型半導体記憶装置
JPS61294854A (ja) * 1985-06-22 1986-12-25 Toshiba Corp 半導体装置
JPS61295654A (ja) * 1985-06-25 1986-12-26 Oki Electric Ind Co Ltd 半導体記憶装置
JPS6237711A (ja) * 1985-08-12 1987-02-18 Yamada Mie 流量制御装置
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US4910567A (en) * 1986-02-26 1990-03-20 Texas Instruments, Incorporated Dram cell and method for fabricating
US4686552A (en) * 1986-05-20 1987-08-11 Motorola, Inc. Integrated circuit trench cell
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
EP0265616A2 (en) * 1986-10-31 1988-05-04 International Business Machines Corporation A semiconductor trench capacitor structure
US4816884A (en) * 1987-07-20 1989-03-28 International Business Machines Corporation High density vertical trench transistor and capacitor memory cell structure and fabrication method therefor
US4833516A (en) * 1987-08-03 1989-05-23 International Business Machines Corporation High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor
US5109259A (en) * 1987-09-22 1992-04-28 Texas Instruments Incorporated Multiple DRAM cells in a trench
US4967247A (en) * 1987-12-10 1990-10-30 Hitachi, Ltd Vertical dynamic random access memory
JPH01152660A (ja) * 1987-12-10 1989-06-15 Hitachi Ltd 半導体記憶装置の製造方法
US5106775A (en) * 1987-12-10 1992-04-21 Hitachi, Ltd. Process for manufacturing vertical dynamic random access memories
US5057896A (en) * 1988-05-28 1991-10-15 Fujitsu Limited Semiconductor device and method of producing same
US5372964A (en) * 1988-05-28 1994-12-13 Fujitsu Limited Method of producing pillar-shaped DRAM and ROM devices
US4980734A (en) * 1988-05-31 1990-12-25 Texas Instruments Incorporated Dynamic memory cell using silicon-on-insulator transistor with trench capacitor
US5103276A (en) * 1988-06-01 1992-04-07 Texas Instruments Incorporated High performance composed pillar dram cell
US4958206A (en) * 1988-06-28 1990-09-18 Texas Instruments Incorporated Diffused bit line trench capacitor dram cell
US5105245A (en) * 1988-06-28 1992-04-14 Texas Instruments Incorporated Trench capacitor DRAM cell with diffused bit lines adjacent to a trench
US4927779A (en) * 1988-08-10 1990-05-22 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell and fabrication process therefor

Also Published As

Publication number Publication date
JPH0345550B2 (ja) 1991-07-11

Similar Documents

Publication Publication Date Title
JPS5919366A (ja) 半導体記憶装置
US4974060A (en) Semiconductor integrated circuit device and method of manufacturing the same
US6764901B2 (en) Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US6798009B2 (en) Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5032882A (en) Semiconductor device having trench type structure
JPH0744225B2 (ja) 縦型ｄｒａｍメモリセルアレイ
JPH01152660A (ja) 半導体記憶装置の製造方法
US5170234A (en) High density dynamic RAM with trench capacitor
JPH02132855A (ja) 絶縁トレンチ・キャパシタを持つダイナミックｒａｍセル
US6048767A (en) Method of forming a semiconductor memory device
US4921815A (en) Method of producing a semiconductor memory device having trench capacitors
JPS61174670A (ja) Ｄｒａｍセルおよびその製作方法
JP2671899B2 (ja) 半導体記憶装置
JP2524002B2 (ja) 垂直構造を有するバイポ―ラ形ダイナミックｒａｍを製造する方法およびそのダイナミックｒａｍの構造
JP3421230B2 (ja) 半導体記憶装置およびその製造方法
JPH07105474B2 (ja) 半導体メモリ
JPH02198170A (ja) 半導体集積回路装置及びその製造方法
JPH03278457A (ja) メモリセルアレイ
JPS62155557A (ja) 半導体記憶装置
US5124766A (en) Filament channel transistor interconnected with a conductor
JPH0691216B2 (ja) 半導体記憶装置
JP2653683B2 (ja) 半導体トレンチ・メモリ・セル構造
JPS6269549A (ja) 半導体記憶素子とその製造方法
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法
JPH0834299B2 (ja) 半導体記憶装置