DE3834241A1 - Halbleitereinrichtung - Google Patents

Description

Die Erfindung betrifft eine Halbleitereinrichtung und ein Verfahren zum Herstellen einer solchen. Die Erfindung betrifft insbesondere eine Halbleitereinrichtung hoher Dichte mit einer Mehrzahl von abwechselnd gestapelten leitenden Schichten und isolierenden Schichten und ein Verfahren zum Herstellen einer solchen.

In den letzten Jahren sind Bauelemente in einer Halbleiterein­ richtung zunehmend kleiner gemacht worden, da die Technologie der integrierten Schaltungen Fortschritte macht, was in einer größeren Bauelementedichte und einer höheren Integration von Halbleitereinrichtungen resultiert. Eine zunehmende Bauele­ mentedichte bringt im Zusammenhang mit einem Aufbau der Halb­ leitereinrichtung mit Leitern in mehreren Schichten das Pro­ blem mit sich, daß der Leiter in einer oberen Schicht durch eine von einer darunterliegenden tieferen leitenden Schicht verursachte Oberflächenvertiefung zerbrochen wird.

Diese Situation wird mit Bezug auf die Fig. 1A bis 1C er­ klärt. Wie dargestellt ist, weist die Halbleitereinrichtung ein Halbleitersubstrat 1 auf, dessen obere oder Hauptoberfläche mit einer isolierenden Schicht 8 bedeckt ist. Eine Mehrzahl von Übertragungsgateelektroden 8 ist jeweils mit einem Abstand zueinander auf der isolierenden Schicht 8 gebildet. Eine Oxid­ schicht 12 ist auf das Substrat aufgebracht und bedeckt alle Übertragungsgateelektroden 9. Die Oxidschicht 12 isoliert die eine untere leitende Schicht aufweisenden Übertragungsgate­ elektroden 8 elektrisch von einer auf der Oxidschicht 12 zu bildenden oberen leitenden Schicht. Da die Übertragungsgate­ elektroden 9 im allgemeinen einen rechtwinkligen Querschnitt aufweisen, taucht oder fällt die Metalloxidschicht 12, wenn sie gleichmäßig auf das Substrat 1 aufgetragen wird, zwischen angrenzende Gateelektroden 9 und bildet kleine Vertiefungen oder Einsenkungen. In Fig. 1A ist der abwärts gerichtete Rand der Oxidschicht 12 an den umgebenden Wänden der Vertiefungen oder Einsenkungen verhältnismäßig sanft, da der seitliche Abstand bzw. Zwischenraum zwischen den Übertragungsgateelek­ troden 8 relativ groß ist. In Fig. 1B wird der Zwischenraum zwischen den Gateelektroden 8 mit zunehmender Bauelemente­ dichte in einer integrierten Schaltung oder einer Halbleiter­ einrichtung kleiner. Durch die kleineren Zwischenräume ergibt sich ein abrupter und steiler abwärts gerichteter Rand bei der aufgetragenen Oxidschicht 12 an den umgebenden Wänden der Vertiefungen zwischen den Gateelektroden 8. Zusätzlich zu dem immer kleiner werdenden Zwischenraum ist in einem Über­ tragungsgatetransistor ein Aufbau mit einem leicht dotierten Drain (lightly doped drain, LDD) zum Verbessern seiner Be­ triebseigenschaften ein unerläßliches Merkmal. Um diesen LDD-Aufbau zu erhalten, ist es ein üblicher Behelf, an den gegenüberliegenden Seiten einer jeden Übertragungsgateelek­ trode 8 Seitenwandoxidschichten 10 vorzusehen, wie dies in Fig. 1C dargestellt ist. Dieses Hinzufügen der Seitenwandoxid­ schicht 10 trägt zur weiteren Reduzierung eines Zwischenraums von Gate zu Gate bei und führt zu den immer steileren umge­ benden Wänden der Vertiefungen. Während die Vertiefungen zwi­ schen Gates in einem konvexen Profil in Fig. 1B positiv ge­ neigte Wände aufweisen, haben im Vergleich dazu die Vertie­ fungen von Fig. 1C negativ geneigte Wände in einem konkaven Profil. Auf jeden Fall ist das Vorliegen solcher abrupten Stufen oder Gefälle in der Oberfläche der Oxidschicht 12 inso­ fern schädlich, als dies zu Kurzschlüssen oder Unterbrechungen in der auf der Oxidschicht 12 zu bildenden oberen leitenden Schicht führen kann.

Ein Weg zur Lösung dieses Problems der abrupten Gefälle ist, eine Isolierschicht aus Spin-on-Glas (im nachfolgenden als SOG bezeichnet) zwischen der oberen und der unteren leitenden Schicht in einer Halbleitereinrichtung vorzusehen, wie dies in der Japanischen Veröffentlichung "Japanese Patent Laying- Open Gazette" No. 102754/1886 offenbart ist. Eine SOG-Schicht ist eine Siliziumoxidschicht, die durch Auftragen einer in einem organischen Lösungsmittel, wie etwa Alkohol, gelösten Siliziumverbindung in Form eines dünnen Filmes und Verdampfen des organischen Lösungsmittels bei hohen Temperaturen erhalten wird.

Die Fig. 2A bis 2D stellen schematisch die Verfahrens­ schrittfolge beim Herstellen einer Halbleitereinrichtung mit mehrfachen leitenden Schichten unter Verwendung der SOG-Tech­ nik dar.

In Fig. 2A ist zunächst ein Übertragungsgatetransistor vom Typ mit LDD-Aufbau dargestellt. Der Transistor weist ein P- Halbleitersubstrat 1 auf, das mit einer Isolierschicht 8 be­ deckt ist. Eine Mehrzahl von Übertragungsgateelektroden 8 ist mit einem jeweiligen Abstand zueinander auf der Isolier­ schicht 8 gebildet, und ein Paar Seitenwandoxidschichten 10 ist auf den gegenüberliegenden Seiten jeder Übertragungsgate­ elektrode 8 vorgesehen. Im Halbleitersubstrat 1 ist zwischen den Elektroden 8 ein N-Störstellendiffusionsgebiet 11 gebildet. Eine Oxidschicht 12 ist über dem gesamten Substrat abgeschie­ den, und darauf wiederum ist SOG gebildet. Das aufgetragene SOG wird dann bei einer Temperatur unterhalb 800°C durch Wär­ mebehandlung in eine SOG-Schicht 13 umgewandelt. Die so über der Oxidschicht 12 gebildete SOG-Schicht 13 füllt wirkungsvoll in der Oxidschicht 12 zwischen dem Übertragungsgateelektroden 9 gebildete kleine Vertiefungen aus und schafft eine relativ glatte Oberfläche.

In Fig. 2B ist ein Kontaktloch 15, das sich durch die Oxid­ schicht 12 und die SOG-Schicht 13 an einer Stelle zwischen benachbarten Übertragungsgatterelektroden 9 erstreckt, durch anisotropes Ätzen dieser Isolierschichten durch Fotolitho­ grafie und reaktives Ionenätzen (RIE) gebildet. Das Kontakt­ loch 15 dient zum elektrischen Verbinden der Störstellen­ schicht 11 im Substrat mit einer noch zu bildenden oberen leitenden Schicht.

In Fig. 2C ist das so gebildete Kontaktloch 15 gereinigt. Das Reinigen erfolgt zum Zwecke des Schaffens eines verbes­ serten und stabilen Kontaktwiderstands im Loch. Genauer ge­ sagt verbleiben nach dem vorangegangenen anisotropen Ätzen auf der Wand des Kontaktloches 15 Polymere mit einwertigen oder zweiwertigen Verbindungen von Kohlenstoff und Fluor. Außerdem wächst spontan ein dünner Oxidfilm auf der Kontakt­ lochwand 15. Diese unerwünschten Polymere und der Oxidfilm werden von der Lochwand entfernt, indem das Kontaktloch 15 einer Naßätzbehandlung mit Fluorwasserstoffsäure unterzogen wird. Ein Nebeneffekt dieser Behandlung ist aber, daß die SOG-Schicht 13 gleichzeitig und vollständig weggeätzt wird, da SOG mit dem verwendeten Ätzmittel stark reagiert.

In Fig. 2D werden dann, um eine obere leitende Schicht zu bilden, eine Polysiliziumschicht 16 und eine warmfeste Metall­ silizidschicht 17 nacheinander auf die Oxidschicht 12 aufge­ bracht. Die so aufgebrachte Polysiliziumschicht 16 und die Silizidschicht 17 werden wahlweise durch Masken- und Ätztech­ niken entfernt, um ein gewünschtes Muster des oberen Leiters übrig zu lassen. Es sei an dieser Stelle angemerkt, daß das Entfernen der SOG-Schicht 13 während des vorangehenden Ätz­ schrittes in keiner Weise die grundsätzliche Form oder das Profil des Kontaktloches 15 nachteilig beeinflußt, so daß keine Gefahr besteht, daß die Polysiliziumschicht 16 und die Silizidschicht 17 an dem im Kontaktloch 15 liegenden Abschnitt abbricht.

Es ergibt sich aber bei einem Verfahren zum Herstellen der vorstehend beschriebenen Halbleitereinrichtung ein ernsthaftes Problem. Dieses Problem liegt darin, daß die auf dem Substrat 1 zum Erhalten einer relativ glatten, vertiefungsfreien oberen Oberfläche aufgebrachte SOG-Schicht 13 durch das zum Säubern des Kontaktloches 15 verwendete Ätzmittel aufgrund ihrer hohen Empfindlichkeit gegenüber diesem Ätzmittel vollständig abge­ tragen worden ist. Das vollständige Abtragen der SOG-Schicht 13 legt wieder die zahlreichen in der darunterliegenden Oxid­ schicht 12 gebildeten Vertiefungen frei. Und, wie bereits festgestellt worden ist, wenn die Polysiliziumschicht 16 und die Silizidschicht 17, die die obere leitende Schicht bilden, direkt auf die Oxidschicht 12 aufgebracht werden, ist die Wahrscheinlichkeit groß, daß ein Bruch des Leiters in dieser oberen leitenden Schicht auftritt.

Es ist daher Aufgabe der Erfindung, eine Halbleitereinrichtung mit einer Mehrzahl leitender Schichten zu schaffen, die an eine hohe Integrationsdichte angepaßt werden kann. Insbeson­ dere ist es Aufgabe der Erfindung, eine Halbleitereinrichtung mit einer Mehrzahl von leitenden Schichten zu schaffen, bei der elektrischer Kurzschluß und Bruch in einer oberen lei­ tenden Schicht aufgrund von durch eine untere leitende Schicht verursachte Vertiefungen in der darunterliegenden Oberfläche wirksam vermieden werden und bei der Kurzschluß und Bruch eines Leiters in einem Durchgangsloch zum Verbinden der oberen und der unteren leitenden Schicht wirksam vermieden werden, und eine dynamische Halbleiterspeichereinrichtung vom Typ mit Mehrleiterschicht mit einem Feldeffekttransistorelement und einem Ladung speichernden Kondensator zu schaffen, bei dem Kurzschluß und Bruch im Mehrleiteraufbau wirksam vermieden werden.

Aufgabe der Erfindung ist es außerdem, ein Verfahren zum Her­ stellen einer Halbleitereinrichtung zu schaffen.

Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung mit einer Mehrzahl von leitenden Schichten, die ein Halblei­ tersubstrat eines Leitfähigkeitstyps und eine Mehrzahl von auf der oberen bzw. Hauptoberfläche des Substrats vorgesehenen ersten Leitern aufweist. Die ersten Leiter bilden zusammen eine untere leitende Schicht. Zwischen benachbarten ersten Leitern sind im Substrat Halbleitergebiete eines anderen Leit­ fähigkeitstyps gebildet. Eine mehrschichtige Isolation mit mindestens drei Isolationsschichten ist über dem Substrat und den ersten Leitern gebildet. Ein Loch erstreckt sich durch die mehrschichtige Isolation entweder bis zum Halbleitergebiet im Substrat oder bis zu einem der ersten Leiter. Eine zweite leitende Schicht ist als die obere leitende Schicht über der mehrschichtigen Isolation und über dem Boden und der umranden­ den Seitenwand des Loches gebildet. Damit steht die obere leitende Schicht mit einer unteren leitenden Schicht oder dem ersten Leiter durch das Loch in elektrischer Verbindung. Da sich das Loch durch die mehrschichtige Isolation erstreckt, wird seine umgebende Seitenwand von Seitenwänden der im Loch freigelegten drei Isolationsschichten bestimmt. Erfindungsge­ mäß ist jede der drei Isolationsschichten mit ihrer freige­ legten Seitenwand mit der entsprechenden Seitenwand der darüberliegenden Isolationsschicht bündig. Oder wechselweise ist jede Isolationsschicht mit ihrer freigelegten Seitenwand gegenüber der entsprechenden Seitenwand der darüberliegenden Isolationsschicht in das Loch hinein seitlich versetzt.

Die oben genannte Aufgabe wird ebenfalls gelöst durch ein Verfahren zum Herstellen einer Halbleitereinrichtung, bei dem eine Mehrzahl von ersten Leitern auf der oberen bzw. Hauptoberfläche eines Halbleitersubstrats in einem Abstand zueinander gebildet werden. Diese ersten Leiter bilden eine untere leitende Schicht. Halbleitergebiete mit einer von der des Halbleitersubstrats unterschiedlichen Leitfähigkeit werden in der Substratoberfläche zwischen benachbarten ersten Leitern gebildet. Dann wird eine aus mindestens drei isolierenden Schichten bestehende mehrschichtige Isolation über dem Sub­ strat und den ersten Leitern gebildet. Ausgewähltes Entfernen der mehrschichtigen Isolation ergibt ein Loch, das sich durch die Dreifachschichtisolation entweder bis zum Halbleitergebiet oder bis zum ersten Leiter zum elektrischen Verbinden mit einer über der mehrschichtigen Isolation zu bildenden oberen leitenden Schicht erstreckt. Die umgebende Seitenwand des Loches, die von den Seitenwänden der an dem Loch freigelegten drei Isolationsschichten und der Bodenwand des Loches bestimmt ist, wird dann gereinigt. Durch den Reinigungsschritt werden die das Loch bestimmenden Seitenoberflächen der drei Isola­ tionsschichten so hergerichtet, daß die das Loch bestimmende Seitenoberfläche jeder Isolationsschicht mit der entsprechen­ den Seitenoberfläche der darüberliegenden Isolationsschicht bündig ist oder von der entsprechenden Seitenoberfläche der darüberliegenden Isolationsschicht in das Loch hinein ver­ setzt liegt. Eine zweite leitende Schicht mit einer oberen leitenden Schicht wird über der Dreifachschichtisolation und über der umgebenden Seitenwand und der Bodenwand des Loches gebildet.

In einer bevorzugten Ausführungsform der Erfindung weist die mehrschichtige Isolation einen Dreifachschichtaufbau mit einer oberen und einer unteren Oxidschicht und einer zwischen den Oxidschichten liegenden mittleren Siliziumoxidschicht auf. Die Siliziumoxidschicht wird durch Auftragen eines silizium­ haltigen flüssigen Materials in Form eines dünnen Films ge­ bildet. In einer anderen bevorzugten Ausführungsform weist die Halbleitereinrichtung Feldeffekttransistorelemente und Ladungsspeicherkondensatoren auf, wobei Halbleitergebiete im Substrat einen Teil davon bilden. Ein Teil der ersten Lei­ ter weist isolierte Gateelektroden auf, und der zweite Leiter in der oberen leitenden Schicht steht elektrisch mit den Halb­ leitergebieten oder den isolierten Gateelektroden in Verbin­ dung.

Wie kurz beschrieben ist, weist die erfindungsgemäße Halblei­ tereinrichtung eine auf der ersten bzw. unteren leitenden Schicht gebildete mehrschichtige Isolation aus mindestens drei isolierenden Schichten auf. Diese mehrschichtige Isola­ tion wird durch ein Naßätzverfahren nicht merklich entfernt und verhindert so wirksam, daß Oberflächenver­ tiefungen in der Isolationsschicht durch die darunterliegenden Leiter verursacht werden. Dadurch tritt in dem Leiter der auf der Mehrfachisolationsschicht vorgesehenen oberen leiten­ den Schicht kein elektrischer Kurzschluß und kein Abbrechen auf.

Die mehrschichtige Isolation weist ein darin geschaffenes Loch zum elektrischen Verbinden der oberen leitenden Schicht mit unteren leitenden Elementen auf. Die das Loch bestimmenden Seitenoberflächen in den drei Isolationsschichten sind mitein­ ander bündig. Wahlweise ist die das Loch bestimmende Sei­ tenoberfläche jeder Isolationsschicht gegenüber den entspre­ chenden Seitenoberfläche der darüberliegenden Isolations­ schicht ins Loch hinein versetzt. Die durch die gerade oder trichterartig abgestufte Seitenoberflächenanordnung gebildete Lochform verhindert wirksam, daß der Leiter der oberen lei­ tenden Schicht auf der umrandenden Seitenwand des Loches ab­ bricht.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1A, 1B und 1C schematische Schnittansichten, die verstehen helfen, wie unerwünschte Oberflächenvertie­ fungen durch eine untere leitende Schicht in einer darüberliegenden Isolationsschicht einer Halbleitereinrichtung verursacht werden;

Fig. 2A, 2B, 2C und 2D schematische Schnittansichten, die die aufein­ anderfolgenden Schritte in einem Herstellungs­ prozeß einer Halbleitereinrichtung zeigen;

Fig. 3A und 3B schematische Schnittdarstellungen einer erfin­ dungsgemäßen Halbleitereinrichtung, die ein in einer mehrschichtigen Isolation gebildetes Kontaktloch im einzelnen zeigen;

Fig. 4A und 4B schematische Schnittansichten eines Teils einer mehrschichtigen Isolation, in der ein Kontaktloch gebildet ist, die jeweils eine gewünschte Kontaktlochform zeigen;

Fig. 5A, 5B, 5C und 5D schematische Schnittansichten, die die aufein­ anderfolgenden Schritte in einem erfindungs­ gemäßen Prozeß zur Herstellung einer Halblei­ tereinrichtung zeigen;

Fig. 6A, 6B, 6C und 6D schematische Schnittansichten, die zum Zwecke des Vergleichs aufeinanderfolgende Schritte eines Herstellungsverfahrens zeigen, die mit denen der Fig. 5A bis 5D vergleichbar sind, aber ohne neue Merkmale der Erfindung;

Fig. 7 eine vergrößerte Teilansicht im Schnitt des im Verfahren der Fig. 6A bis 6D herge­ stellten Kontaktloches;

Fig. 8A, 8B, 8C und 8D schematische Schnittdarstellungen mehrerer Kontaktlöcher, die die das Loch bestimmenden Seitenwände von mehrfachen Isolationsschichten gemäß der Erfindung zeigen;

Fig. 9 und 10 Kennlinien, die das Verhältnis zwischen der Störstellenkonzentration in einer isolierenden Schicht und der Geschwindigkeit, mit der die isolierende Schicht durch Naßätzen entfernt wird, zeigen;

Fig. 11 eine Schnittansicht einer dynamischen Halblei­ terspeichereinrichtung mit eingebauten Graben­ kondensatorzellen, die gemäß der Erfindung hergestellt worden ist;

Fig. 12 eine Schnittansicht einer dynamischen Halblei­ terspeichereinrichtung mit eingebauten pla­ naren Kondensatorzellen; und

Fig. 13A, 13B, 13C und 13D schematische Schnittansichten einer weiteren Halbleitereinrichtung in den aufeinanderfol­ genden Herstellungsschritten, die gemäß der Erfindung hergestellt worden ist.

In Fig. 3A ist eine Halbleitereinrichtung mit einer Mehrzahl von leitenden Schichten in einer erfindungsgemäßen Ausfüh­ rungsform dargestellt. Die Halbleitereinrichtung weist ein P-Halbleitersubstrat 1 auf, dessen obere bzw. Hauptoberfläche mit einer isolierenden Schicht 8 bedeckt ist. Eine Mehrzahl von Übertragungsgateelektroden 8 oder Wortleitungen sind mit Abstand voneinander auf der isolierenden Schicht 8 gebildet und weisen eine untere leitende Schicht auf. Seitliche Oxid­ schichten 10 sind an den entgegengesetzten Seitenwänden der Übertragungsgateelektroden 8 vorgesehen und bilden einen leicht dotierten Drain-Aufbau. Genauer gesagt ist ein N-Stör­ stellendiffusionsgebiet 11 in der Substratoberfläche zwischen den angrenzenden Übertragungsgateelektroden 8 gebildet, das ein N -Teilgebiet geringerer Störstellenkonzentration und ein N -Teilgebiet höherer Störstellenkonzentration aufweist. Diese Anordnung bildet einen leicht dotierten Drain-Aufbau. Eine Oxidschicht 12 ist über den Übertragungsgates 9 durch chemisches Aufdampfen (chemical vapor deposition, CVD) aufge­ bracht. Eine SOG-Schicht 13 ist dann auf der Oxidschicht 12 aufgebracht. Eine zweite CVD-Oxidschicht 14 bedeckt die dar­ unterliegende SOG-Schicht 13. Die untere Oxidschicht 12, die mittlere SOG-Schicht 13 und die obere Oxidschicht 14 bilden zusammen einen dreischichtigen isolierenden Aufbau. Ein Kon­ taktloch 15 ist gebildet und erstreckt sich durch die Drei­ fachschichtisolation bis zur oberen Oberfläche des Halbleiter­ substrats 1 an einer Stelle zwischen den Übertragungsgateelek­ troden 8 zum Zwecke des Verbindens mit einer auf dem N-Stör­ stellendiffusionsgebiet 11 noch zu bildenden oberen leitenden Schicht. Über der oberen Oxidschicht 14 sind aufeinanderfol­ gend eine Polysiliziumschicht 16 und eine warmfeste Metallsili­ zidschicht 17 abgeschieden, die darauffolgend als Bitleitun­ gen gestaltet werden. Gebogene Oberflächen der am Kontaktloch 15 freigelegten Schichten, und zwar der Oxidschichten 12 und 14 und der SOG-Schicht 13, bestimmen die umgebende Seitenwand des Loches. Wie in Fig. 3A zu sehen ist, ist das Kontaktloch so gebildet, daß die das Loch bestimmenden Oberflächen der Schichten 12, 13 und 14 im Längsschnitt gesehen auf derselben Ebene liegend miteinander fluchten.

Fig. 3B zeigt eine Halbleitereinrichtung in einer anderen erfindungsgemäßen Ausführungsform. Die Einrichtung ist im wesentlichen vom gleichen Aufbau wie die Einrichtung von Fig. 3A, bis auf den Aufbau des Kontaktloches 15. Wie dargestellt ist, ist das Kontaktloch 15 so gebildet, daß es eine abge­ stufte umgebende Wand aufweist. Damit sind die senkrechten Oberflächen der am Kontaktloch 15 freigelegten mittleren SOG- Schicht 12 und der oberen Oxidschicht 14 miteinander fluch­ tend, während die untere Oxidschicht 12 mit ihrer freigelegten Oberfläche von der senkrechten Ebene durch die freigelegten Oberflächen der darüberliegenden Schichten 13 und 14 aus leicht nach innen versetzt ist.

Wenn die Polysiliziumschicht 16 und die Silizidschicht 17 aufeinanderfolgend auf der oberen Oxidschicht 14 wie oben erklärt abgeschieden werden, werden sie auch auf der umgeben­ den Seitenwand des Kontaktloches 15 abgeschieden. Der im Längsschnitt gesehene Aufbau der Kontaktlöcher, wie er in den Fig. 3A und 3B gezeigt ist, ist derart, daß in den beiden auf der Seitenwand des Kontaktloches abgeschiedenen Schichten, also der Polysiliziumschicht und der Silizid­ schicht, kein Bruch auftritt. Die Fig. 4A und 4B stellen schematisch das optimale Längsschnittprofil des Kontaktloches dar, wie es durch die Dreifachschichtisolation mit der unteren Oxidschicht 12, der mittleren SOG-Schicht 13 und der oberen Oxidschicht 14 bestimmt ist. Die Abmessungen L 1, L 2 und L 3 in der jeweiligen Isolierschicht 12, 13 bzw. 14 geben jeweils den Durchmesser des im allgemeinen kreisförmigen Kontaktloches in den einzelnen Isolierschichten an. Wenn L 1, L 2 und L 3 die Beziehung L 1 ≦ L 2 ≦ L 3 erfüllen, dann wird von dem durch diese Isolierschichten bestimmten Kontaktloch angenommen, daß es das ideale oder optimale Längsschnittprofil hinsichtlich des Vermeidens von Unterbrechungen in der darüberliegenden Poly­ siliziumschicht 16, welche als Teil der oberen leitenden Schicht gebildet wird, aufweist.

Die Fig. 5A bis 5D zeigen schematisch aufeinanderfolgende Schritte beim Verfahren zum Herstellen der Halbleitereinrich­ tung gemäß der Erfindung.

In Fig. 5A wird ein Übertragungsgatetransistor mit LDD-Aufbau gezeigt. Der Transistor weist ein P-Halbleitersubstrat 1 auf. Die obere oder Hauptoberfläche des Halbleitersubstrats 1 ist mit einer Isolierschicht 8 bedeckt, und eine Mehrzahl von Übertragungsgateelektroden 8 ist mit einem jeweiligen Abstand zueinander auf der Isolierschicht 8 vorgesehen. An den gegen­ überliegenden Seiten jeder Übertragungsgateelektrode 8 sind Seitenwandoxidschichten 10 gebildet. Das Substrat weist ein in dem Oberflächengebiet zwischen den Übertragungsgateelek­ troden 9 gebildetes N-Störstellendiffusionsgebiet 11 auf. Eine Oxidschicht 12 ist abgeschieden und bedeckt die gesamte obere Oberfläche des Substrates. Ein dünner SOG-Film mit einer darin vermischten Verunreinigungsmenge, wie etwa Bor, wird auf der Oxidschicht 12 aufgebracht. Zweck des Einbringens von Verunreinigungen in das SOG ist, dieses gegenüber dem Naßätzen widerstandsfähig zu machen. Mit anderen Worten verzögert das Hinzufügen von Verunreinigungen die Ätzwirkung eines in einem Naßätzverfahren verwendeten Ätzmittels beim SOG-Film erheb­ lich. Das aufgetragene SOG wird bei einer höheren, 800°C nicht überschreitenden Temperatur wärmemäßig gehärtet und bildet eine SOG-Schicht 13 auf der Oxidschicht 12. Anstatt das mit den Verunreinigungen vorgemischte SOG zu verwenden, kann SOG, das keine solchen Verunreinigungen enthält, aufgetragen werden und bei einer höheren, 800°C nicht übersteigenden Temperatur erwärmt werden und die SOG-Schicht 13 bilden. Dann kann eine Verunreinigungsmenge, wie etwa Bor, in die SOG-Schicht 13 ionenimplantiert oder diffundiert werden. Im Anschluß an die Bildung einer SOG-Oxidschicht wird das CVD-Verfahren zum Auf­ bringen einer zweiten Oxidschicht 14 auf die darunterliegende SOG-Schicht 13 angewendet. Es sei an dieser Stelle darauf hingewiesen, daß die SOG-Schicht 13 unerwünschte kleine Ver­ tiefungen ausfüllt, die in der darunterliegenden Oxidschicht 12 an Stellen zwischen den Übertragungsgateelektroden 9 auf­ treten, und dadurch eine relativ glatte und flache Oberfläche bildet, wie dies bei dem Verfahren nach den Fig. 1A bis 1C der Fall ist.

Der nächste Schritt im Herstellungsprozeß besteht darin, ein Kontaktloch 15 zu bilden, das sich senkrecht durch die aus der unteren Oxidschicht 12, der mittleren SOG-Schicht 13 und der oberen Oxidschicht 14 gebildeten Dreifachschichtisolation zu dem in der Substratoberfläche gebildeten N-Störstellendif­ fusionsgebiet 11 erstreckt, wie dies in Fig. 5B gezeigt ist. Dies wird durch anisotropes Ätzen der Dreifachschichtisolation an der vorbestimmten Stelle unter Verwendung von Fotolitho­ grafie und reaktivem Ionenätzen ausgeführt.

In Fig. 5C wird der Substrataufbau einem Naßätzen unterzogen, um die Seitenwand des Kontaktloches 15 zu reinigen. Der Zweck dieses Reinigungsprozesses wurde bereits weiter oben im Zusam­ menhang mit dem Verfahren nach den Fig. 1A bis 1C erläu­ tert. Wie weiter oben erläutert worden ist, enthält die SOG- Schicht 13 entsprechend eines neuen Merkmals der Erfindung Verunreinigungen, die dazu dienen, die Schicht gegenüber der Naßätzbehandlung äußerst widerstandsfähig zu machen. Folglich wird die am Kontaktloch 15 freigelegte gekrümmte Oberfläche der SOG-Schicht 13, die einen Teil der Seitenwand des Loches bildet, während des Naßätzschrittes nicht merklich abgeätzt und bleibt im wesentlichen weiterhin mit den entsprechenden Oberflächen der am Kontaktloch 15 freigelegten Oxidschichten 12 und 14 bündig. Außerdem schützt die obere Oxidschicht 14 die darunterliegende SOG-Schicht 13 gegen das Naßätzen, und es besteht keine Wahrscheinlichkeit, daß die unerwünschten Vertiefungen in der unteren Oxidschicht 12 als ein Ergebnis des kompletten Abätzens der SOG-Schicht 13 durch das Ätzmittel wie bei dem Verfahren nach den Fig. 1A bis 1C freigelegt werden.

Gemäß Fig. 5D werden eine Polysiliziumschicht 16 und eine warmfeste Metallsilizidschicht 17 nacheinander auf die gesamte obere Oberfläche des Substrats aufgebracht. Die aufgebrachten Schichten werden dann wahlweise abgeätzt und bilden eine obere leitende Schicht mit einem gewünschten Muster. Es sei darauf hingewiesen, daß die Polysiliziumschicht 16 und die Silizid­ schicht 17 nicht nur über der oberen Oxidschicht 14, sondern auch entlang der senkrechten Umfangsoberfläche in dem durch die Dreifachschichtisolation bestimmten Kontaktloch 15 abge­ schieden werden. Die auf der SOG-Schicht 13 liegende obere Oxidschicht 14 bildet eine relativ sanfte und ebene tragende Oberfläche für die obere leitende Schicht, wodurch jegliche Möglichkeit ausgeschlossen wird, daß die Polysiliziumschicht und die Metallsilizidschicht auf der oberen Oxidschicht 14 abgebrochen werden. Das gleiche gilt innerhalb des Kontakt­ loches 15. Wie bereits festgestellt worden ist, besteht da­ durch, daß die umgebende Seitenwand des Kontaktloches in der senkrechten Richtung im wesentlichen flach und eben ist, keine Gefahr, daß die Polysiliziumschicht und die Metallsili­ zidschicht auf der Kontaktlochseitenwand zerbrechen.

Sowohl zum Zwecke der Erwähnung als auch zum Zwecke des bes­ seren Verständnisses ist in den Fig. 6A bis 6D die Prozeß­ folge zum Herstellen einer ähnlichen Halbleitereinrichtung dargestellt. Das Verfahren nach den Fig. 6A bis 6D unter­ scheidet sich von dem in den Fig. 5A bis 5D gezeigten da­ durch, daß in der SOG-Schicht keine Verunreinigungen verwendet werden, um die Schicht ätzsicher zu machen.

Die in den Fig. 6A und 6B gezeigten Schritte entsprechen denen der Fig. 5A und 5B, mit der Ausnahme, daß bei den ersteren Schritten der SOG-Schicht keine Verunreinigungen zugeführt werden. Folglich werden diese Schritte nicht weiter beschrieben.

In Fig. 6C wird das Kontaktloch 15 zum Zwecke des Reinigens einem Naßätzen ausgesetzt. Es sei angemerkt, daß die SOG- Schicht 13 keine Verunreinigungen enthält, um die Schicht gegen das Naßätzen besonders widerstandsfähig zu machen. Folg­ lich wird die SOG-Schicht 13 an seiner auf der umgebenden Seitenwand des Kontaktloches 15 freigelegten Oberfläche ziem­ lich schnell abgetragen, während die freigelegten Seitenflä­ chen der unteren und der oberen Oxidschicht 12 bzw. 14 während des Naßätzschrittes intakt bzw. unbeeinträchtigt bleiben. Nach Ausführung des Naßätzens ist die freigelegte Seitenober­ fläche in der SOG-Schicht 13 gegenüber den freigelegten Sei­ tenoberflächen der Oxidschichten 12 und 14 vom Kontaktloch 15 zurückverlegt, was in einem verschlechterten und uner­ wünschten Kontaktlochaufbau resultiert. Andererseits bleibt die obere Oberfläche der SOG-Schicht 13 durch das Naßätzen jedoch unbeeinträchtigt, da sie durch die darüberliegende Oxidschicht 14 geschützt ist. Die schädlichen Vertiefungen in der oberen Oxidschicht 12 bleiben durch die SOG-Schicht 13 aufgefüllt und werden dementsprechend nicht freigelegt.

In Fig. 6D werden eine Polysiliziumschicht 16 und eine warm­ feste Metallsilizidschicht 17 aufeinanderfolgend auf dem Sub­ strataufbau aufgebracht. Diese Schichten 16 und 17 werden dann wahlweise unter Verwendung einer Maske durch Ätzen abge­ tragen und ergeben ein gewünschtes Muster einer oberen lei­ tenden Schicht. Innerhalb des Kontaktloches 15 werden die Polysiliziumschicht 16 und die Silizidschicht 17 auf die ver­ setzte Seitenwand aufgebracht, und es ist gut möglich , daß die beiden Schichten an dem nach hinten versetzten Seitenwand­ abschnitt in der SOG-Schicht 13 abbrechen. Oder aber der elek­ trische Widerstand der aus der Polysiliziumschicht 16 und der Silizidschicht 17 gebildeten oberen leitenden Schicht kann im Kontaktloch 15 ansteigen oder unstabil werden. Die sich aus dem stark beeinträchtigten Kontaktlochaufbau erge­ bende Situation ist in der vergrößerten Schnittdarstellung von Fig. 7 deutlich gezeigt.

Die Fig. 8A bis 8D stellen verschiedene Kontaktlochprofile dar, wie sie durch die die untere Oxidschicht 12, die mittlere SOG-Schicht 13 und die obere Oxidschicht 14 aufweisende Drei­ fachschichtisolation bestimmt sind.

Das Kontaktlochprofil von Fig. 8A wird erhalten, wenn die SOG-Schicht 13 keine Verunreinigungen enthält, um sie gegen Naßätzen widerstandsfähig zu machen. Ohne derartige Verunrei­ nigungen reagiert die SOG-Schicht 13 in hohem Maße auf das Naßätzmittel und wird vom Kontaktloch aus zurückgeätzt. Damit liegt die freigelegte Seitenwand der SOG-Schicht 13 zurückge­ zogen oder gegenüber den freigelegten Seitenwänden der Oxid­ schichten 12 und 14 versetzt. Das durch diese Seitenwandkombi­ nation bestimmte Kontaktlochprofil ist aus den oben diskutier­ ten Gründen nicht erwünscht.

In Fig. 8B enthält die SOG-Schicht 13 eine Menge Bor, als Verunreinigungen, um das SOG gegenüber dem Naßätzmittel hoch widerstandsfähig oder immun zu machen. Das Kontaktloch ist dargestellt, nachdem es dem Naßätzen unterzogen worden ist. Da die SOG-Schicht 13 durch das Ätzen kaum entfernt worden ist, liegt die freigelegte Seitenwand in der SOG-Schicht 13 mit den freigelegten Seitenwänden in der unteren und der obe­ ren Oxidschicht 12 bzw. 14 im wesentlichen bündig oder co­ planar.

In Fig. 8C ist der SOG-Schicht 13 eine geringe Menge an Bor zugefügt, um sie gegenüber dem Naßätzen leicht widerstands­ fähig zu machen, während die obere Oxidschicht 14 eine Menge an Phosphor oder Arsen als Störstellen enthält, um die Oxid­ schicht gegenüber dem Naßätzen empfindlich zu machen. Mit dieser Störstellenverteilung wird die SOG-Schicht 13, wenn das Kontaktloch dem Naßätzprozeß ausgesetzt wird, an der frei­ gelegten Seitenwand geringfügig abgeätzt, während die obere Oxidschicht 14 an ihrer freigelegten Seitenwand weiter abge­ tragen wird als die darunterliegende SOG-Schicht 13. Die untere Oxidschicht 12 bleibt unbeeinträchtigt, da sie keine Störstellen zum Einstellen der Empfindlichkeit gegenüber dem Naßätzen enthält. Das Ergebnis ist ein Kontaktlochprofil, das zum Boden hin zusammenläuft und das die in Verbindung mit der Fig. 4A erläuterte Beziehung erfüllt.

In Fig. 8D enthält nur die SOG-Schicht 13 eine Menge an bei­ spielsweise Bor als die Empfindlichkeit erhöhende Verunreini­ gungen. Die untere Oxidschicht 12 ist unter Verwendung der Niederdruck-CVD-Technik abgeschieden worden, während die obere Oxidschicht 14 durch CVD bei Atmosphärendruck aufgebracht worden ist. Das Naßätzen des Kontaktloches hinterläßt ein konisches Profil ähnlich dem in Fig. 8C gezeigten.

Es ist sichtbar, daß in dem Verfahren dieser Erfindung ver­ wendete Störstellen die Geschwindigkeit, mit der die solche Störstellen enthaltenden nicht-leitenden Schichten durch den Naßätzschritt abgetragen werden, wirksam regulieren oder ein­ stellen. Die Beziehungen zwischen der Borkonzentration in der SOG-Schicht und der Naßätzgeschwindigkeit gegenüber der SOG-Schicht sind in einer Veröffentlichung mit dem Titel "On OCD-BSG" von Eiichi Kashiwagi (Tagungsband, 5. Tokyo Ohka Seminar, 4. Dezember 1884, Seiten 36-43) angegeben.

Die grafische Darstellung der Fig. 8 zeigt die Beziehung zwischen der Borkonzentration in der SOG-Schicht und der Naß­ ätzgeschwindigkeit auf der SOG-Schicht. Aus der Kurve von Fig. 9 ist ersichtlich, daß die Ätzwirkung auf die SOG-Schicht in dem Maße abnimmt, wie die Borkonzentration im SOG zunimmt. Wenn zum Beispiel Fluorwasserstoffsäure mit 50:1 als eine Ätzlösung verwendet wird, wird eine SOG-Schicht ohne Verun­ reinigungen mit einer Geschwindigkeit von etwa 900 Å/min. abgetragen. Enthält die SOG-Schicht 8 Gewichtsprozente Bor, erfolgt das Ätzen mit Fluorwasserstoffsäure bei einer Ge­ schwindigkeit von nur 200 Å/min.

Die Kurve von Fig. 10 zeigt die Beziehung zwischen der Arsen- bzw. Phosphorkonzentration der Oxidschicht und der Naßätzge­ schwindigkeit auf der Oxidschicht. Wie ersichtlich ist, wird das Ätzen der Oxidschicht durch das Naßätzmittel mit zuneh­ mender Arsen- bzw. Phosphorkonzentration schneller. Somit tragen Arsen und Phosphor dazu bei, die Oxidschicht gegenüber dem Naßätzen empfindlich zu machen.

In Fig. 11 wird eine Halbleitereinrichtung mit eingebauten Grabenkondensatorzellen gemäß der vorliegenden Erfindung dar­ gestellt. Es sei angemerkt, daß die Einrichtung als eine dy­ namische Halbleiterspeichereinrichtung geeignet verwendet werden kann. Nun wird ein Verfahren zum Bilden der Graben­ kondensatorzelle beschrieben. In einem P-Halbleitersubstrat 1 wird ein Graben 2 gebildet. Ein als Inversionsverhinderungs­ gebiet wirkendes P-Störstellendiffusionsgebiet 3 ist am Boden des Grabens 2 im Substrat 1 zum Beispiel durch Ionenimplanta­ tion gebildet. Eine dicke Oxidtrennschicht 4 ist auf das P- Störstellendiffusionsgebiet 3 zum Trennen von Elementen aufge­ bracht. Auf der Seitenwand des Grabens ist ein N-Störstellen­ diffusionsgebiet 5 etwa durch Ionenimplantation gebildet. Eine Gateisolierschicht 6 wird dann unter Verwendung von ther­ mischer Oxidation oder CVD-Technik auf dem Störstellendiffu­ sionsgebiet 5 abgeschieden. Ein leitende Störstellen, wie etwa Phosphor und Arsen, enthaltendes Polysiliziummaterial wird dann durch CVD auf der Gateisolierschicht 6 aufgewachsen. Die Polysiliziumschicht wird dann ausgewählt geätzt und bildet eine Zellenplatte 7. Im Anschluß an das Bilden der Zellen­ platte 7 wird der Graben 2 mit einem Oxid oder einem Elektro­ den bildenden Material, wie etwa Polysilizium, oder einer Kombination der beiden aufgefüllt. Zum Beispiel wird die Kom­ bination einer relativ dünnen Oxidschicht und der Polysili­ ziumschicht zum Auffüllen des Grabens benutzt, und diese bil­ det eine begrabene Trennung 18. Eine Übertragungsgateisolier­ schicht 8 wird auf die Oberfläche des Halbleitersubstrats 1 etwa durch thermische Oxidation aufgewachsen, und auf dieser wiederum werden Übertragungsgateelektroden 9 in einem Abstand voneinander gebildet. Die Übertragungsgateelektrode 9 kann aus einer einfachen Schicht aus Polysilizium oder einem warm­ festen Metall, wie etwa Mo, W und Ti, gebildet werden. Oder die Elektrode kann aus einer doppelten Schicht aus Polysili­ zium und warmfestem Metallsilizid (einer Polysilizidschicht) gebildet werden. Zum Zwecke des Bildens eines LDD-Aufbaus werden N-Störstellenionen, wie zum Beispiel Arsenionen, in der Substratoberfläche implantiert. Danach werden an den gegenüberliegenden Seiten der Übertragungsgateelektrode 8 Seitenwandoxidschichten 10 gebildet. Wieder werden N-Störstel­ lenionen in der Substratoberfläche implantiert, und ein N- Störstellendiffusionsgebiet 11 mit LDD-Aufbau wird nach einer Wärmebehandlung erhalten. Damit ist eine Grabenkondensator­ zelle fertiggestellt.

In Fig. 12 ist eine Halbleitereinrichtung mit einer eingebau­ ten Planarzelle gemäß der Erfindung dargestellt. Die Einrich­ tung weist eine dynamische Halbleiterspeichereinrichtung auf. Das Verfahren zum Herstellen der planaren Kondensatorzelle ist im wesentlichen mit dem mit Bezug auf Fig. 11 beschrie­ benen Verfahren identisch, und es wird keine weitere Erklärung gegeben.

Die Fig. 13A bis 13D stellen schematisch aufeinanderfol­ gende Schritte der Herstellung einer Halbleitereinrichtung in einer weiteren erfindungsgemäßen Ausführungsform dar.

Gemäß Fig. 13A sind aus Polysilizium, warmfestem Metall oder warmfestem Metallsilizid gebildete Übertragungsgateelektroden 9 auf einerIsolierschicht 8 vorgesehen, die ein P-Halbleiter­ substrat 1 bedeckt. Diese Elektroden 9 bilden eine erste lei­ tende Schicht. Ein N-Störstellendiffusionsgebiet 11 ist in der Substratoberfläche zwischen den angrenzenden Übertragungs­ gateelektroden 9 gebildet. Unter Verwendung von CVD wird eine Oxidschicht 12 auf den Elektroden 9 abgeschieden.

In Fig. 13B wird eine SOG-Bedeckung auf die Oxidschicht 12 aufgeschleudert und erwärmt, und es wird so eine SOG-Schicht 13 aufgebracht. Es sei angemerkt, daß das SOG Verunreinigungen, wie etwa Bor, enthält, um die SOG-Schicht gegenüber dem Naß­ ätzen widerstandsfähig zu machen. Die Ätzwiderstandsfähigkeit der SOG-Schicht wird vorzugsweise so eingerichtet, daß die SOG-Schicht mit einer geringfügig größeren Geschwindigkeit ideale konische Formen auf, da die obere Oxidschicht 14 weiter abgetragen worden ist als die mittlere SOG-Schicht 13 und da die untere Oxidschicht 12 im wesentlichen unbeeinträchtigt bleibt. Auf das Reinigen des Kontaktloches folgt ein Schritt zum Abscheiden einer Polysiliziumschicht 16 auf der oberen Oxidschicht 14 und auf den umgebenden Seitenwänden der Kon­ taktlöcher 15 a und 15 b. Die Polysiliziumschicht 16 bildet eine zweite leitende Schicht in dieser Einrichtung. Da die Kontaktlöcher im allgemeinen einen idealen Aufbau und eine glatte, ununterbrochene Seitenwand aufweisen, wird die zweite leitende Schicht nicht in den Kontaktlöchern zerbrechen.

Während die obere Oxidschicht 14 durch Zufügen von Phosphor gegenüber dem Naßätzmittel empfindlicher gemacht worden ist, kann das gleiche Ergebnis durch Abscheiden der Oxidschicht durch CVD unter Atmosphärendruck oder Plasma-CVD-Techniken erhalten werden.

In der beschriebenen bevorzugten Ausführungsform werden Bor, Arsen und Phosphor als Störstellen zum Einstellen der Empfind­ lichkeit oder Widerstandsfähigkeit gegenüber dem Naßätzen verwendet, ohne sich auf diese Stoffe zu beschränken. Somit kann jeder andere Stoff, der ähnliche Eigenschaften aufweist, vorteilhaft verwendet werden. Weiterhin kann ein isolierender Aufbau mit mehr als drei Schichten verwendet werden, obwohl in der bevorzugten Ausführungsform eine Dreifachschichtisola­ tion mit einer oberen und einer unteren Oxidschicht und einer mittleren SOG-Schicht gezeigt und beschrieben worden ist. Jegliche andere Isolierschicht als die Oxidschichten und die SOG-Schicht kann ebenfalls verwendet werden. Darüberhinaus ist die Widerstandsfähigkeit bzw. die Empfindlichkeit der das Loch bestimmenden Schichten durch Zufügen von Störstellen oder durch Verwendung unterschiedlicher Techniken zum Bilden dieser Schichten eingestellt worden, um den gewünschten Kon­ taktlochaufbau zu erhalten. Es kann jedoch auch jedes andere geätzt wird als die darunterliegende Oxidschicht 12. Dann wird unter Verwendung von CVD eine Oxidschicht 14 auf der SOG-Schicht 13 aufgewachsen, und diese Oxidschicht enthält Phosphorverunreinigungen, wodurch die Schicht gegenüber dem Naßätzverfahren äußerst empfindlich wird.

Gemäß Fig. 13C wird anisotropes Ätzen unter Verwendung von Fotolithografie und Trockenätztechniken ausgeführt, um die Kontaktlöcher 15 a und 15 b zu bilden. Wie ersichtlich ist, erstreckt sich das Kontaktloch 15 a senkrecht zum N-Störstel­ lendiffusionsgebiet 11, während sich das Kontaktloch 15 b senk­ recht zu einer Übertragungsgateelektrode 9 erstreckt. Es sei an dieser Stelle darauf hingewiesen, daß die an den Kontakt­ löchern 15 a bzw. 15 b freigelegten Schichten, und zwar die SOG-Schicht 13 und die obere Oxidschicht 14, von diesem aniso­ tropen Ätzschritt unbeeinträchtigt bleiben, da es im wesent­ lichen ein Trockenätzverfahren ist.

Wie in Fig. 13D gezeigt ist, werden die Kontaktlöcher 15 a und 15 b vor der Bildung der zweiten leitenden Schicht durch Naßätzen gesäubert, um sich spontan gebildet habende Oxidfilme auf den umgebenden Wänden der Löcher zu entfernen und um den Kontaktwiderstand in den Löchern zu verbessern. Während dieses Naßätzens werden die an der umgebenden Seitenwand der Kontakt­ löcher 15 a und 15 b freigelegten beiden Schichten, die SOG- Schicht 13 und die obere Oxidschicht 14, durch das Ätzmittel abgetragen. Durch Zugabe von Bor in die SOG-Schicht 13 zum Erhöhen ihrer Ätzwiderstandsfähigkeit und von Phosphor in die obere Oxidschicht 14 zum Senken ihrer Ätzwiderstandsfähig­ keit, wie oben beschrieben ist, ist die obere Oxidschicht 14 gegenüber dem Naßätzmittel empfindlicher als die darunter­ liegende SOG-Schicht 13, die wiederum ihrerseits eine gering­ fügig höhere Ätzempfindlichkeit aufweist als die untere Oxid­ schicht 12. Nach Beendigung des Naßätzschrittes weisen die Kontaktlöcher 15 a und 15 b im allgemeinen in Fig. 4A gezeigte Mittel in geeigneter Weise verwendet werden, solange es dazu verhilft, das Seitenwandprofil zu schaffen, das die beschrie­ benen Beziehungen erfüllt.

Aus der vorstehenden Beschreibung ist ersichtlich, daß der zwischen den unteren oder ersten leitenden Schichten und den oberen oder zweiten leitenden Schichten vorgesehene Isola­ tionsaufbau während des Reinigungsprozesses durch Naßätzen nie vollständig weggeätzt wird, da er drei oder mehr isolie­ rende Schichten aufweist, und daß der Isolationsaufbau wirksam verhindert, daß sich unerwünschte Vertiefungen oder Einsenkun­ gen darin bilden. Darüberhinaus hat das durch den Dreifach­ schichtisolationsaufbau hindurch zum Verbinden der oberen und der unteren Elemente miteinander gebildete Kontaktloch einen solchen inneren Aufbau, daß die obere leitende Schicht nicht an dem auf der umgebenden Seitenwand des Loches gebil­ deten Abschnitt zerbricht. Ein klares Ergebnis ist, daß eine verbesserte Halbleitereinrichtung mit mehr als zwei leitenden Schichten geschaffen worden ist, die wirksam die Möglichkeit von Kurzschluß und Bruch in den leitenden Schichten besei­ tigt.

Claims (33)

1. Halbleitereinrichtung mit einer Mehrzahl von leitenden Schichten mit
einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
auf der Hauptoberfläche des Halbleitersubstrats (1) in einem Abstand zueinander gebildeten Leitern (9) einer ersten Ebene, in dem Halbleitersubstrat (1) zwischen benachbarten Leitern (9) der ersten Ebene vorgesehenen Halbleitergebieten (11) eines zweiten Leitfähigkeitstyps,
einer aus mindestens drei isolierenden Schichten (12, 13, 14) gebildeten und über dem Halbleitersubstrat (1) und den Leitern (9) der ersten Ebene liegenden mehrschichtigen Isola­ tion mit mindestens einem sich dort hindurch zu mindestens einem der Halbleitergebiete (11) oder mindestens einem der Leiter (9) der ersten Ebene erstreckenden Loch (15),
wobei die umgebende Seitenwand des Lochs (15) durch die am Loch (15) freigelegten mindestens drei isolierenden Schichten (12, 13, 14) bestimmt ist und wobei die das Loch (15) bestim­ mende Oberfläche in jeder der mindestens drei isolierenden Schichten (12, 13, 14) mit der entsprechenden Oberfläche der jeweils darüberliegenden Schicht bündig ist oder von dieser weg in das Loch (15) hinein seitlich versetzt ist, und
über der mehrschichtigen Isolation und auf der umgebenden Seitenwand und der Bodenwand des Lochs (15) gebildeten Leitern (16, 17) einer zweiten Ebene.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die mehrschichtige Isolation Oxid­ schichten (12, 14) aufweist.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die mehrschichtige Isolation eine durch Auftragen einer Silizium enthaltenden flüssigen Substanz in Form eines dünnen Films gebildete Siliziumoxidschicht (13) aufweist.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die mehrschichtige Isolation die Oxidschichten (12, 14) und die Siliziumoxidschicht (13) zwischen den Oxidschichten (12, 14) liegend aufweist.

5. Einrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch ein in der Hauptoberfläche des Halblei­ tersubstrats (1) an die Halbleitergebiete (11) angrenzend gebildetes Halbleiterelement.

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Halbleitergebiet (11) einen Teil einer Feldeffekteinrichtung bildet.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Halbleitereinrichtung ein isoliertes Gate (8) und ein erstes und ein zweites im Halbleitersubstrat (1) unter dem isolierten Gate (9) in einem Abstand voneinander vorgesehenes Halbleitergebiet (11, 5) aufweist, wobei das erste und das zweite Halbleitergebiet (11, 5) dazwischen im Halbleitersubstrat (1) ein Kanalgebiet bestimmen.

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Leiter (9) der ersten Ebene einen Teil des isolierten Gates aufweisen.

9. Einrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die zweite leitende Schicht (16, 17) einen Leiter aufweist, der mit einem der ersten oder zwei­ ten Halbleitergebiete (11, 5) elektrisch verbunden ist.

10. Einrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das zweite Halbleitergebiet (5) durch ein Trenngebiet (4) getrennt ist.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß im Halbleitersubstrat (1) unter dem Trenngebiet (4) ein Inversionsverhinderungsgebiet (3) gebildet ist.

12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, daß das Inversionsverhinderungsgebiet (3) vom gleichen Leitfähigkeitstyp ist wie das Halbleitersub­ strat (1) und daß es eine höhere Störstellenkonzentration aufweist als das Halbleitersubstrat (1).

13. Einrichtung nach einem der Ansprüche 10 bis 12, gekennzeichnet durch eine auf dem zweiten Halbleitergebiet (5) und dem Trenngebiet (4) gebildete isolierende Schicht (6) und eine auf der isolierenden Schicht (6) gebildete lei­ tende Schicht (7), wobei die leitende Schicht (7) und das zweite Halbleitergebiet (5) einen Speicherkondensator bilden.

14. Einrichtung nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß das zweite Halbleitergebiet (5) entlang einer umgebenden Seitenwand eines im Halbleitersub­ strat (1) gebildeten Grabens vorgesehen ist.

15. Einrichtung nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß das zweite Halbleitergebiet (5) in der Hauptoberfläche des Halbleitersubstrats (1) vorgesehen ist.

16. Verfahren zum Herstellen einer Halbleitereinrichtung mit einer Mehrzahl von leitenden Schichten mit
Vorbereiten eines Halbleitersubstrats (1) eines ersten Leit­ fähigkeitstyps mit einer Hauptoberfläche,
Bilden von Leitern (8) einer ersten Ebene mit einem Abstand zueinander auf der Hauptoberfläche des Halbleitersubstrats (1),
Bilden eines Halbleitergebiets (11) eines zweiten Leitfähig­ keitstyps im Halbleitersubstrat (1) zwischen benachbarten Leitern (8) der ersten Ebene,
Bilden einer mehrschichtigen Isolation mit mindestens drei isolierenden Schichten (12, 13, 14) über dem Halbleitersub­ strat (1) und den Leitern (8) der ersten Ebene,
Bilden eines sich durch die mehrschichtige Isolation hindurch bis mindestens zu einem der beiden Elemente Halbleitergebiet (11) und Leiter (9) der ersten Ebene erstreckenden Lochs (15) durch ausgewähltes Abtragen der mehrschichtigen Isolation,
Reinigen der umgebenden Seitenwand und Bodenwand des Lochs (15) und Bearbeiten der am Loch (15) freigelegten Seitenflä­ chen der mindestens drei isolierenden Schichten (12, 13, 14) derart, daß die freigelegte Seitenfläche jeder isolierenden Schicht mit der entsprechenden Seitenfläche der benachbarten, darüberliegenden isolierenden Schicht bündig ist oder von dieser weg in das Loch (15) hinein seitlich versetzt ist, und Bilden von leitenden Schichten (16, 17) einer zweiten Ebene über der mehrschichtigen Isolation und auf der umgebenden Seitenwand und Bodenwand des Lochs (15).

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Bilden der mehrschichtigen Isolation Bilden von Oxidschichten (12, 14) aufweist.

18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß das Bilden der mehrschichtigen Isolation Bilden einer Siliziumoxidschicht (13) durch Auftra­ gen einer Silizium enthaltenden flüssigen Substanz in Form eines dünnen Films aufweist.

19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß das Reinigen der umgebenden Sei­ tenwand und Bodenwand des Lochs (15) ein Naßätzen jeder der wenigstens drei isolierenden Schichten (12, 13, 14) an deren freigelegten Seitenflächen aufweist.

20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß das Reinigen der umgebenden Sei­ tenwand und Bodenwand des Lochs (15) ein Einstellen der Ätzge­ schwindigkeit während des Naßätzens durch Zuführen von Verun­ reinigungen zu der flüssigen Substanz aufweist.

21. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß das Reinigen der umgebenden Sei­ tenwand und Bodenwand des Lochs (15) ein Einstellen der Ätzge­ schwindigkeit während des Naßätzens durch Zuführen von Verun­ reinigungen zu den Oxidschichten aufweist.

22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, daß das Bilden der mehrschichtigen Isolation Bilden eines Dreifachschichtaufbaus mit den Oxid­ schichten (12, 14) und der zwischen den Oxidschichten (12, 14) liegenden Siliziumoxidschicht (13) aufweist.

23. Verfahren nach einem der Ansprüche 16 bis 22, gekennzeichnet durch Bilden eines an das Halbleitergebiet (11) angrenzenden Halbleiterelements in der Hauptoberfläche des Halbleitersubstrats (1).

24. Verfahren nach einem der Ansprüche 16 bis 23, dadurch gekennzeichnet, daß das Bilden des Halbleitergebiets (11) Bilden eines Teils einer Feldeffekteinrichtung aufweist.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß das Bilden des Teils der Feld­ effekteinrichtung Bilden von isolierten Gates (8) auf dem Halbleitersubstrat (1) und Bilden von ersten und zweiten Halb­ leitergebieten (11, 5) im Halbleitersubstrat (1) unter den isolierten Gates (9) aufweist, wobei im Halbleitersubstrat (1) zwischen dem ersten und dem zweiten Halbleitergebiet (11, 5) ein Kanalgebiet vorgesehen ist.

26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß das Bilden von Leitern (8) der ersten Ebene Bilden eines Teils der isolierten Gates aufweist.

27. Verfahren nach Anspruch 25 oder 26, dadurch gekennzeichnet, daß das Bilden der leitenden Schichten (16, 17) der zweiten Ebene Bilden eines Verbindungsleiters aufweist, der mit einem der ersten oder zweiten Halbleiter­ gebiete (11, 5) elektrisch verbunden ist.

28. Verfahren nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, daß das Bilden des zweiten Halbleiter­ gebiets (5) Bilden eines Trenngebiets (4) zum Trennen des Halbleitergebiets (5) aufweist.

29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß das Bilden des Trenngebiets (4) Bilden eines Inversionsverhinderungsgebiets (3) im Halbleiter­ substrat (1) unterhalb des Trenngebiets (4) aufweist.

30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, daß das Bilden des Inversionsverhinde­ rungsgebiets (3) Bilden eines Gebiets vom gleichen Leitfähig­ keitstyp wie das Halbleitersubstrat (1) und mit höherer Stör­ stellenkonzentration als der des Halbleitersubstrats (1) auf­ weist.

31. Verfahren nach einem der Ansprüche 28 bis 30, gekennzeichnet durch Bilden einer isolierenden Schicht (6) über dem zweiten Halbleitergebiet (5) und dem Trenngebiet (4) und Bilden einer leitenden Schicht (7) über der isolie­ renden Schicht (6), wobei das Halbleitergebiet (5) und die leitende Schicht (7) einen Speicherkondensator bilden.

32. Verfahren nach einem der Ansprüche 25 bis 31, dadurch gekennzeichnet, daß das Bilden des zweiten Halbleiter­ gebiets (5) Bilden eines Grabens im Halbleitersubstrat (1) und Bilden eines Halbleitergebiets entlang einer Seitenwand des Grabens aufweist.

33. Verfahren nach einem der Ansprüche 25 bis 31, dadurch gekennzeichnet, daß das Bilden des zweiten Halbleiter­ gebiets (5) Bilden eines Grabens im Halbleitersubstrat (1) und Bilden eines Halbleitergebiets in der Hauptoberfläche des Halbleitersubstrats aufweist.