JPS62213141A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62213141A
JPS62213141A JP5554286A JP5554286A JPS62213141A JP S62213141 A JPS62213141 A JP S62213141A JP 5554286 A JP5554286 A JP 5554286A JP 5554286 A JP5554286 A JP 5554286A JP S62213141 A JPS62213141 A JP S62213141A
Authority
JP
Japan
Prior art keywords
film
contact hole
silica film
semiconductor device
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5554286A
Other languages
English (en)
Inventor
Tomoyuki Furuhata
智之 古畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5554286A priority Critical patent/JPS62213141A/ja
Publication of JPS62213141A publication Critical patent/JPS62213141A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法にかかり、特に多層配線
の必要とされる半導体装置の離間絶縁膜の機能を下げる
ことなく信頼性の優れた配線を可能とする半導体装置の
製造方法に関する。
〔従来の技術〕
従来の多層配線構造を有する半導体装置の代表例として
、シリコンゲート型MOS半導体装置の構造および製造
方法を第2図を用いて説明する。
半導体基板1上に選択的にフィールド酸化膜2を形成し
た後、熱酸化法により、ゲート酸化膜3を形成する。次
に前記ゲート酸化膜3、フィールド酸化膜2の表面に、
公知の気相成長技術とフォトエッチング技術を用いて、
多結晶シリコン層よりなるゲート電極4および多結晶シ
リコン配線層5を形成する。次いで公知のイオン注入技
術により、拡散層領域6を形成し、さらに層間絶縁耐圧
を高めるために、熱酸化法により全面に熱酸化膜7を形
成する。
この場合、形成された多結晶シリコン層の断面形状は急
峻であるので、絶縁膜を介して多結晶シリコン層の段差
部で断線される。
そこで、従来技術ではこの金属配線の断線を防止するた
め、前記熱酸化膜7を形成後、気相成長法によりリンガ
ラス(以下、PSGと記す)膜8を形成し、さらに前記
PSG膜上にシラノール(Si(OH)4)系溶液を塗
布・焼成し、シリカ膜12を形成し、前記PSG膜ある
いは多結晶シリコン層のパターンによって生じた段差部
の形状を滑らかにすることにより、多結晶シリコン層を
交差して配線される金属配線11の形成を可能にしてい
た。
〔発明が解決しようとする問題点〕
しかしながら前述の従来技術では、多結晶シリコン層段
差部を滑らかにし、配線金属の断線を防止することはで
きたが、拡散層領域、ゲート電極もしくは多結晶シリコ
ン層と配線層とを電気的に接続するために、前記PSG
膜及びシリカ膜に異方向エッチングを用いてコンタクト
孔を選択的に形成するが、必然的にコンタクト孔段差形
状が急峻となり、コンタクト孔端部における配線層の被
覆性が極端に悪くなり、断線が生じやすい。
そこで、これを防止するために、例えば、エッチング時
のレジスト後退利用あるいは、等方性エッチングと異方
性エッチングの併用などの技術を用いて、第3図に示す
ように、コンタクト孔10の上層部の内壁10aにテー
パ形状を設けていた。
なお、第3図において、1は半導体基板、2はフィール
ド酸化膜、3はゲート酸化膜、4はゲート電極、5は多
結晶シリコン配線層、6は拡散層領域、7は熱酸化膜、
8はPSG膜、12はシリカ膜、11は金属配線である
ところが、前述のエッチング技術を用いたテーパ加工で
は、コンタクト孔形状がレジスト膜形状に大きく依存す
るため、コンタクト孔形状を再現性よく制御することは
困難であり、配線層を安定的に形成する際の障害となっ
ていた。さらに、エッチングを2段階ないし3段階程度
に別けて行なわなければならなく、工程が非常に複雑で
、歩留りを低下させる要因になるという問題があった。
そこで、本発明はこのような問題点を解決するもので、
その目的とするところは、歩留りが高く、多層配線にお
ける断線が非常に少ない信頼性に優れた半導体装置を実
現する新規な半導体装置の製造方法を提供するところに
ある。
〔問題点を解決するための手段〕
本発明は、半導体基板の一主面上に、気相成長法による
第1の絶縁膜を形成する工程と、前記膜1の絶縁膜条に
塗布法による第2の絶縁膜を形成する工程と、前記第1
及び第2の絶縁膜に選択的に開孔部を設ける工程と、熱
処理を行ない表面形状を滑らかにする工程とを含み、し
かる後に配線層を形成する工程を備えたことを特徴とす
る。この場合、前記塗布法による第2の絶縁膜が、ボロ
ン、リン、ヒ素、ゲルマニウム、亜鉛、スズもしくは鉛
から選ばれてなる不純物を含有したシリカ膜であること
が好ましい。
〔実施例〕
以下、第1図を参照して本発明の実施例の半導体装置を
製造工程に従って説明する。
(1)半導体基板1上に、選択的にフィールド酸化膜2
を0.4〜0.8um程度形成する。この場合、フィー
ルド部分の半導体基板表面濃度は、フィールド部分の電
界による反転層の形成を防ぐため、他の部分よりも1桁
程度高くしておく。
次に、熱酸化法によってゲート酸化膜3を100〜40
0Å程度形成後、気相成長技術とフォトエッチング技術
を用いて、N型の不純物が添加された0.3〜0.7u
m程度の多結晶シリコンから成るゲート電極4及び多結
晶シリコン配線層5を形成する。
さらに、イオン注入技術により不純物をドープし、ソー
ス、ドレイン領域の拡散層領域6を形成後、熱酸化法に
より、熱酸化膜7を形成する。
次いで、SiH4,PH3ガスを用いて酸素雰囲気中で
気相成長法により、3〜8モル%程度形成する。
さらに塗布法により、前記PSG膜8上にボロンとリン
とを含有したシリカ膜9を形成する。
形成には例えば、シリコン化合物と添加物のボロン化合
物、リン化合物とエタノールを主溶剤とした。
溶液を塗布し、100〜200℃の予備加熱後、500
〜900℃で30分間程度の焼成を行ない、膜の緻密化
をする。この場合、この溶液の粘度及びスピン回転速度
により、シリカ膜9の表面形状は調整される。この場合
、スピン回転速度は2000〜5000rtunが好ま
しい。塗布法によりシリカ膜は、段差部に厚く、平坦部
に薄く形成されるので、第1図(a)に示すように段差
部を埋めるような形状に形成できる。
(2)前記PSG膜8及びシリカ膜9にフォト技術とリ
アクティブイオンエッチング(RIT)技術を用いて、
コンタクト孔10を選択的に形成する。
この場合、コンダクト孔の内壁は垂直な形状となる(第
1図(b)参照)。
(3)窒素雰囲気中で、ハロゲンランプにより、800
〜1100℃、5〜20秒間の短時間熱処理を行なうこ
とにより、前記シリカ膜9に流動を起こさせ、前記コン
ダクト孔の上層部の内壁に30〜60度のテーパ形状を
設ける。(第1図(c)参照)この場合、流動を起こす
ためには、シリカ膜中のボロン及びリンの濃度としては
、それぞれ4モル%程度以上が必要である。しかしなが
ら、それぞれの濃度が8モル%程度となると、シリカ膜
の吸湿性が高くなり、半導体素子の対湿性を低下させる
。そこで、ボロン及びリン濃度としては、それぞれ4〜
8モル%程度の濃度が好ましい。
(4)配線金属を全面に0.5〜1um程度被着し、フ
ォトエッチング技術を用いて、金属配線11を形成する
(第1図(d)参照)。
以上により本発明による半導体装置が得られる。
上記実施例に示したように、本発明によれば、PSG膜
あるいは多結晶シリコン層のパターンによって生じた段
差部をシリカ膜により滑らかにした後、コンタクト孔を
形成し、さらに、ボロン及びリンを含有したシリカ膜の
高温における流動を利用することにより、コンタクト孔
にテーパ形状が設けられているため、この上に形成され
る金属配線は断線しない。
さらに、本発明によれば、コンダクト孔の形成の際には
複雑なエッチング技術は不要であるため簡単な工程で安
定的に金属配線を形成することが可能となり、歩留りを
大幅に向上することができる。
ところで、前述の製造法を用いて作製した半導体装置を
樹脂封止し、高温高湿中において素子の性能を測定した
が、シリカ膜の吸収性に伴う金属配線の腐食による悪影
響と認められる現象は認められなかった。
なお、上記一実施例においては、第1の絶縁膜としてP
SG線の場合を例示したが、これに変えてボロンリンガ
ラス(BPSG)膜を用いてもよい。
さらに、シリカ膜としてボロンとリンとを含有したシリ
カ膜を用いたが、不純物としてボロン、リン、ヒ素、ゲ
ルマニウム、亜鉛、スズもしくは鉛のいずれかを複数含
有したシリカ膜に変えてもよい。
また、熱処理としてハロゲンランプによる高温短時間処
理を用いたが、窒素雰囲気中における炉による800〜
950℃、30分間程度の熱処荷に変えても本発明の効
果は充分に発揮されるものである。
〔発明の効果〕
以上述べたように本発明によれば、第1の絶縁膜あるい
は多結晶シリコン層パターンによって生ずる表面段差を
第2のシリカ膜により平坦化した後、コンタクト孔を形
成し、シリカ膜の高温における流動を利用することによ
り、コンタクト孔にテーパ形状を設けているため、この
上に形成される金属配線の信頼性に優れた半筒体装置が
得られる。
さらに本発明によれば、工程が簡単であるため歩留りが
大幅に向上するという効果を有する。
なお、上記実施例では、多結晶シリコン層、ポリサイド
層、高融点金属層のいずれかから選ばれた1層、もしく
は2層以上の段差を有した半導体装置についても本発明
は有効である。
【図面の簡単な説明】
第1図(a)〜(b)は本発明の実施例の半導体装置の
製造方法を工程順に示した断面図。 第2図及び第3図は従来の半導体装置の断面図である。 1・・・・・・半導体基板 2・・・・・・フィールド酸化膜 3・・・・・・ゲート酸化膜 4・・・・・・ゲート電極 5・・・・・・多結晶シリコン配線層 6・・・・・・拡散層領域 7・・・・・・熱酸化膜 8・・・・・・リンガラス膜 9・・・・・・ボロン及びリンを含有したシリカ膜10
・・・・・・コンタクト孔 11・・・・・・金属配線■

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板の一主面上に、気相成長法による第1
    の絶縁膜を形成する工程と、前記第1の絶縁膜上に塗布
    法による第2の絶縁膜を形成する工程と、前記第1及び
    第2の絶縁膜に選択的に開孔部を設ける工程と、熱処理
    を行ない表面形状を滑らかにする工程とを含み、しかる
    後に配線層を形成する工程を備えたことを特徴とする半
    導体装置の製造方法。
  2. (2)前記塗布法による第2の絶縁膜が、ボロン、リン
    、ヒ素、ゲルマニウム、亜鉛、スズもしくは鉛から選ば
    れてなる不純物を含有したシリカ膜であることを特徴と
    した特許請求の範囲第1項に記載の半導体装置の製造方
    法。
JP5554286A 1986-03-13 1986-03-13 半導体装置の製造方法 Pending JPS62213141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5554286A JPS62213141A (ja) 1986-03-13 1986-03-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5554286A JPS62213141A (ja) 1986-03-13 1986-03-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62213141A true JPS62213141A (ja) 1987-09-19

Family

ID=13001600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5554286A Pending JPS62213141A (ja) 1986-03-13 1986-03-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62213141A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343350A (ja) * 1986-08-08 1988-02-24 Nec Corp 半導体装置
JPS6365647A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体集積回路装置の製造方法
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343350A (ja) * 1986-08-08 1988-02-24 Nec Corp 半導体装置
JPS6365647A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体集積回路装置の製造方法
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JPS6173370A (ja) 半導体装置及びその製造方法
JPH0391930A (ja) 半導体装置の製造方法
JPS6220698B2 (ja)
JPS62213141A (ja) 半導体装置の製造方法
JPS6228591B2 (ja)
JPH02135759A (ja) 半導体装置およびその製造方法
JPH0541457A (ja) 半導体装置の製造方法
JPS61237448A (ja) 半導体装置の製造方法
JPS6240746A (ja) 半導体装置
JPH0117254B2 (ja)
KR100260524B1 (ko) 반도체소자의금속배선형성방법
JPS6218719A (ja) 半導体装置の製造方法
JPS6160580B2 (ja)
JPH035656B2 (ja)
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPS61100936A (ja) 半導体装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPH0497531A (ja) 半導体装置の製造方法
JPS6343886B2 (ja)
JPH0637108A (ja) 半導体装置の製造方法
JPS6324645A (ja) 半導体装置の製造方法
JPS61284940A (ja) 半導体装置の製造方法
JPS58222539A (ja) 半導体集積回路の製造方法
JPH04271124A (ja) 半導体装置及びその製造方法
JPS6132574A (ja) 半導体装置の製造方法