JPH0637108A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0637108A JPH0637108A JP18696792A JP18696792A JPH0637108A JP H0637108 A JPH0637108 A JP H0637108A JP 18696792 A JP18696792 A JP 18696792A JP 18696792 A JP18696792 A JP 18696792A JP H0637108 A JPH0637108 A JP H0637108A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ゲート電極等、金属ポリサイド膜からなる導電
体層を有する半導体装置の製造方法に関し、配線層やゲ
ート電極となる金属ポリサイド膜中に低抵抗化のために
導入されている導電型不純物が絶縁膜を形成するための
加熱処理により外方拡散するのを防止することができる
半導体装置の製造方法の提供を目的とする。 【構成】ゲート絶縁膜２３上に導電型不純物が導入され
たシリコン膜24ａ及び高融点金属シリサイド膜25ａから
なるゲート電極２８を形成する工程と、ゲート電極２８
を被覆して導電型不純物の外方拡散を阻止する保護絶縁
膜３０を形成する工程と、保護絶縁膜３０で被覆された
ゲート電極２８を被覆して絶縁膜３１を形成する工程
と、絶縁膜３１を異方性エッチングによりエッチング
し、ゲート電極２８の側壁にサイドウオール31ａを形成
する工程とを含み構成する。
体層を有する半導体装置の製造方法に関し、配線層やゲ
ート電極となる金属ポリサイド膜中に低抵抗化のために
導入されている導電型不純物が絶縁膜を形成するための
加熱処理により外方拡散するのを防止することができる
半導体装置の製造方法の提供を目的とする。 【構成】ゲート絶縁膜２３上に導電型不純物が導入され
たシリコン膜24ａ及び高融点金属シリサイド膜25ａから
なるゲート電極２８を形成する工程と、ゲート電極２８
を被覆して導電型不純物の外方拡散を阻止する保護絶縁
膜３０を形成する工程と、保護絶縁膜３０で被覆された
ゲート電極２８を被覆して絶縁膜３１を形成する工程
と、絶縁膜３１を異方性エッチングによりエッチング
し、ゲート電極２８の側壁にサイドウオール31ａを形成
する工程とを含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、ゲート電極等、金属ポリサイ
ド膜からなる導電体層を有する半導体装置の製造方法に
関する。
関し、更に詳しく言えば、ゲート電極等、金属ポリサイ
ド膜からなる導電体層を有する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積度化
及び高速化に応じて、配線層やゲート電極の抵抗の低減
が要望され、ｎ+型のポリシリコン膜上に金属シリサイ
ド膜を積層した金属ポリサイド膜等の低抵抗材料が用い
られるようになっている。
及び高速化に応じて、配線層やゲート電極の抵抗の低減
が要望され、ｎ+型のポリシリコン膜上に金属シリサイ
ド膜を積層した金属ポリサイド膜等の低抵抗材料が用い
られるようになっている。
【０００３】図３（ａ）〜（ｄ），図４（ｅ）〜（ｇ）
は、金属ポリサイド膜からなるゲート電極を有する半導
体装置の製造方法について説明する断面図である。ま
ず、半導体基板１上のフィールド絶縁膜２により囲まれ
た素子形成領域にゲート絶縁膜となるシリコン酸化膜３
を形成した後、該シリコン酸化膜３上にポリシリコン膜
４／タングステンシリサイド膜（ＷＳｉ膜）５を順次形
成する。続いて、イオン注入によりタングステンシリサ
イド膜５を介してポリシリコン膜４に導電型不純物を導
入し、ｎ+型化する。続いて、タングステンシリサイド
膜５上にシリコン酸化膜６を順次形成する（図３
（ａ））。
は、金属ポリサイド膜からなるゲート電極を有する半導
体装置の製造方法について説明する断面図である。ま
ず、半導体基板１上のフィールド絶縁膜２により囲まれ
た素子形成領域にゲート絶縁膜となるシリコン酸化膜３
を形成した後、該シリコン酸化膜３上にポリシリコン膜
４／タングステンシリサイド膜（ＷＳｉ膜）５を順次形
成する。続いて、イオン注入によりタングステンシリサ
イド膜５を介してポリシリコン膜４に導電型不純物を導
入し、ｎ+型化する。続いて、タングステンシリサイド
膜５上にシリコン酸化膜６を順次形成する（図３
（ａ））。
【０００４】次に、レジストパターン７をマスクとして
シリコン酸化膜６／タングステンシリサイド膜５／ｎ+
型のポリシリコン膜４を順次エッチング・除去して、素
子形成領域にｎ+型のポリシリコン膜４ａ／ＷＳｉ膜５
ａで構成される金属ポリサイド膜からなるゲート電極８
を形成するとともに、ゲート電極８の側壁にサイドウオ
ールを形成する際の保護膜６ａとしてシリコン酸化膜６
をゲート電極８上に残存する。続いて、レジストパター
ン７及びゲート電極８をマスクとしてイオン注入により
導電型不純物を半導体基板１に導入し、低濃度の導電型
領域層９ａ，９ｂを形成する（図３（ｂ））。
シリコン酸化膜６／タングステンシリサイド膜５／ｎ+
型のポリシリコン膜４を順次エッチング・除去して、素
子形成領域にｎ+型のポリシリコン膜４ａ／ＷＳｉ膜５
ａで構成される金属ポリサイド膜からなるゲート電極８
を形成するとともに、ゲート電極８の側壁にサイドウオ
ールを形成する際の保護膜６ａとしてシリコン酸化膜６
をゲート電極８上に残存する。続いて、レジストパター
ン７及びゲート電極８をマスクとしてイオン注入により
導電型不純物を半導体基板１に導入し、低濃度の導電型
領域層９ａ，９ｂを形成する（図３（ｂ））。
【０００５】次いで、絶縁性を高めるべくより緻密な絶
縁膜を形成するため、８００℃程度の高温でサイドウオ
ールを形成するためのシリコン酸化膜１０をＣＶＤ法に
より形成する（図３（ｄ））。
縁膜を形成するため、８００℃程度の高温でサイドウオ
ールを形成するためのシリコン酸化膜１０をＣＶＤ法に
より形成する（図３（ｄ））。
【０００６】次に、異方性エッチングによりシリコン酸
化膜１０をエッチングして、ゲート電極８の側壁にサイ
ドウオール10ａを形成する（図４（ｅ））。次いで、ゲ
ート電極８及びサイドウオール10ａをマスクとして、イ
オン注入により高濃度の導電型不純物を導入し、高濃度
の導電型領域層11ａ，11ｂを形成する。続いて、アニー
ルを行うことにより、低濃度の導電型領域層９ａ／高濃
度の導電型領域層11ａと低濃度の導電型領域層９ｂ／高
濃度の導電型領域層11ｂとがそれぞれＳ／Ｄ領域層12
ａ，12ｂとなり、ＬＤＤ（Low Doped Drain ）構造を有
するトランジスタが形成される（図４（ｆ））。
化膜１０をエッチングして、ゲート電極８の側壁にサイ
ドウオール10ａを形成する（図４（ｅ））。次いで、ゲ
ート電極８及びサイドウオール10ａをマスクとして、イ
オン注入により高濃度の導電型不純物を導入し、高濃度
の導電型領域層11ａ，11ｂを形成する。続いて、アニー
ルを行うことにより、低濃度の導電型領域層９ａ／高濃
度の導電型領域層11ａと低濃度の導電型領域層９ｂ／高
濃度の導電型領域層11ｂとがそれぞれＳ／Ｄ領域層12
ａ，12ｂとなり、ＬＤＤ（Low Doped Drain ）構造を有
するトランジスタが形成される（図４（ｆ））。
【０００７】次いで、絶縁膜１３を形成した後、Ｓ／Ｄ
領域層12ａ，12ｂ上の絶縁膜１３にコンタクトホール13
ａ，13ｂを形成する。続いて、Ｓ／Ｄ領域層12ａ，12ｂ
と接続してＳ／Ｄ電極14ａ，14ｂを形成すると、絶縁ゲ
ート型電界効果トランジスタが完成する（図４
（ｇ））。
領域層12ａ，12ｂ上の絶縁膜１３にコンタクトホール13
ａ，13ｂを形成する。続いて、Ｓ／Ｄ領域層12ａ，12ｂ
と接続してＳ／Ｄ電極14ａ，14ｂを形成すると、絶縁ゲ
ート型電界効果トランジスタが完成する（図４
（ｇ））。
【０００８】
【発明が解決しようとする課題】ところで、上記の従来
例の半導体装置の製造方法においては、図３（ｄ）に示
すように、サイドウオールを形成するためのシリコン酸
化膜１０を８００℃程度の高温で形成しているので、ゲ
ート電極８のポリシリコン膜４ａに導入されているｎ+
型不純物がポリシリコン膜４ａの側壁から外に放出され
る場合があり、金属ポリサイド膜の抵抗値が増大する。
例の半導体装置の製造方法においては、図３（ｄ）に示
すように、サイドウオールを形成するためのシリコン酸
化膜１０を８００℃程度の高温で形成しているので、ゲ
ート電極８のポリシリコン膜４ａに導入されているｎ+
型不純物がポリシリコン膜４ａの側壁から外に放出され
る場合があり、金属ポリサイド膜の抵抗値が増大する。
【０００９】従って、微細化によりゲート幅や配線層の
幅が小さくなってくると、ゲート電極８や配線層の抵抗
値の増大が顕著になってくるため、作成されたトランジ
スタに印加された信号が減衰し、半導体装置として正常
な動作をしなくなるという問題がある。
幅が小さくなってくると、ゲート電極８や配線層の抵抗
値の増大が顕著になってくるため、作成されたトランジ
スタに印加された信号が減衰し、半導体装置として正常
な動作をしなくなるという問題がある。
【００１０】本発明はかかる従来例の問題点に鑑み創作
されたものであり、配線層やゲート電極となる金属ポリ
サイド膜中に低抵抗化のために導入されている導電型不
純物がこれらを被覆する絶縁膜を形成するための加熱処
理により外方拡散するのを防止することができる半導体
装置の製造方法の提供を目的とする。
されたものであり、配線層やゲート電極となる金属ポリ
サイド膜中に低抵抗化のために導入されている導電型不
純物がこれらを被覆する絶縁膜を形成するための加熱処
理により外方拡散するのを防止することができる半導体
装置の製造方法の提供を目的とする。
【００１１】
【課題を解決するための手段】上記課題は、半導体基板
上のゲート絶縁膜と、前記ゲート絶縁膜上の導電型不純
物が導入されたシリコン膜、又は導電型不純物が導入さ
れたシリコン膜及び該シリコン膜上の高融点金属シリサ
イド膜からなるゲート電極と、前記ゲート電極の両側の
半導体基板に形成されたソース／ドレイン領域層と、前
記ゲート電極の側壁のサイドウオールとを有する半導体
装置の製造方法において、前記ゲート絶縁膜上に前記導
電型不純物が導入されたシリコン膜と高融点金属シリサ
イド膜とからなるゲート電極を形成する工程と、前記ゲ
ート電極を被覆して導電型不純物の外方拡散を阻止する
保護絶縁膜を形成する工程と、前記保護絶縁膜で被覆さ
れたゲート電極を被覆して絶縁膜を形成する工程と、前
記絶縁膜を異方性エッチングによりエッチングし、前記
ゲート電極の側壁にサイドウオールを形成する工程とを
有する半導体装置の製造方法によって達成され、第２
に、基体上に導電型不純物が導入されたシリコン膜と該
シリコン膜上の高融点金属シリサイド膜とからなる導電
体層を形成する工程と、前記導電体層を被覆して前記導
電型不純物の外方拡散を阻止する保護絶縁膜を形成する
工程と、前記保護絶縁膜で被覆された導電体層を被覆し
て絶縁膜を形成する工程とを有する半導体装置の製造方
法によって達成され、第３に、前記保護絶縁膜はシリコ
ン窒化膜又はシリコン酸化膜であることを特徴とする第
１又は第２の発明に記載の半導体装置の製造方法によっ
て達成され、第４に、前記保護絶縁膜は化学気相成長法
により形成されたものであることを特徴とする第３の発
明に記載の半導体装置の製造方法によって達成され、第
５に、前記保護絶縁膜はランプアニールによる熱酸化に
より形成されたものであることを特徴とする第３の発明
に記載の半導体装置の製造方法によって達成され、第６
に、前記絶縁膜は化学気相成長法により形成されたもの
であることを特徴とする第１又は第２の発明に記載の半
導体装置の製造方法によって達成される。
上のゲート絶縁膜と、前記ゲート絶縁膜上の導電型不純
物が導入されたシリコン膜、又は導電型不純物が導入さ
れたシリコン膜及び該シリコン膜上の高融点金属シリサ
イド膜からなるゲート電極と、前記ゲート電極の両側の
半導体基板に形成されたソース／ドレイン領域層と、前
記ゲート電極の側壁のサイドウオールとを有する半導体
装置の製造方法において、前記ゲート絶縁膜上に前記導
電型不純物が導入されたシリコン膜と高融点金属シリサ
イド膜とからなるゲート電極を形成する工程と、前記ゲ
ート電極を被覆して導電型不純物の外方拡散を阻止する
保護絶縁膜を形成する工程と、前記保護絶縁膜で被覆さ
れたゲート電極を被覆して絶縁膜を形成する工程と、前
記絶縁膜を異方性エッチングによりエッチングし、前記
ゲート電極の側壁にサイドウオールを形成する工程とを
有する半導体装置の製造方法によって達成され、第２
に、基体上に導電型不純物が導入されたシリコン膜と該
シリコン膜上の高融点金属シリサイド膜とからなる導電
体層を形成する工程と、前記導電体層を被覆して前記導
電型不純物の外方拡散を阻止する保護絶縁膜を形成する
工程と、前記保護絶縁膜で被覆された導電体層を被覆し
て絶縁膜を形成する工程とを有する半導体装置の製造方
法によって達成され、第３に、前記保護絶縁膜はシリコ
ン窒化膜又はシリコン酸化膜であることを特徴とする第
１又は第２の発明に記載の半導体装置の製造方法によっ
て達成され、第４に、前記保護絶縁膜は化学気相成長法
により形成されたものであることを特徴とする第３の発
明に記載の半導体装置の製造方法によって達成され、第
５に、前記保護絶縁膜はランプアニールによる熱酸化に
より形成されたものであることを特徴とする第３の発明
に記載の半導体装置の製造方法によって達成され、第６
に、前記絶縁膜は化学気相成長法により形成されたもの
であることを特徴とする第１又は第２の発明に記載の半
導体装置の製造方法によって達成される。
【００１２】
【作 用】本発明に係る半導体装置の製造方法によれ
ば、ゲート電極の側壁にサイドウオールを形成するため
の絶縁膜を形成する前に、導電型不純物が導入されたシ
リコン膜、又は導電型不純物が導入されたシリコン膜／
高融点金属シリサイド膜からなるゲート電極を被覆して
導電型不純物の外方拡散を阻止する保護絶縁膜を、例え
ばシリコン窒化膜等を化学気相成長法やランプアニール
により形成している。
ば、ゲート電極の側壁にサイドウオールを形成するため
の絶縁膜を形成する前に、導電型不純物が導入されたシ
リコン膜、又は導電型不純物が導入されたシリコン膜／
高融点金属シリサイド膜からなるゲート電極を被覆して
導電型不純物の外方拡散を阻止する保護絶縁膜を、例え
ばシリコン窒化膜等を化学気相成長法やランプアニール
により形成している。
【００１３】従って、保護絶縁膜を形成する際には低温
で或いは短時間で行うことができるので、導電型不純物
の外方拡散を防止することができる。更に、絶縁膜を形
成する際に高温の加熱処理を行っても、ゲート電極が保
護絶縁膜で被覆されているので、ゲート電極からの導電
型不純物の外方拡散を阻止することができる。
で或いは短時間で行うことができるので、導電型不純物
の外方拡散を防止することができる。更に、絶縁膜を形
成する際に高温の加熱処理を行っても、ゲート電極が保
護絶縁膜で被覆されているので、ゲート電極からの導電
型不純物の外方拡散を阻止することができる。
【００１４】また、導電型不純物が導入されたシリコン
膜／高融点金属シリサイド膜からなる導電体層を被覆す
る絶縁膜を形成する前に、導電体層を被覆して導電型不
純物の外方拡散を阻止する保護絶縁膜を形成しているの
で、絶縁膜を形成する際に高温の加熱処理を行っても、
導電体層が保護絶縁膜で被覆されており、導電体層から
の導電型不純物の外方拡散を阻止することができる。
膜／高融点金属シリサイド膜からなる導電体層を被覆す
る絶縁膜を形成する前に、導電体層を被覆して導電型不
純物の外方拡散を阻止する保護絶縁膜を形成しているの
で、絶縁膜を形成する際に高温の加熱処理を行っても、
導電体層が保護絶縁膜で被覆されており、導電体層から
の導電型不純物の外方拡散を阻止することができる。
【００１５】
【実施例】以下に、本発明の実施例に係る半導体装置の
製造方法について図を参照しながら説明する。
製造方法について図を参照しながら説明する。
【００１６】（１）本発明の実施例 図１（ａ）〜（ｄ），図２（ｅ）〜（ｈ）は本発明の実
施例に係る半導体装置の製造方法の工程説明図である。
施例に係る半導体装置の製造方法の工程説明図である。
【００１７】まず、シリコンからなる半導体基板２１上
のフィールド絶縁膜２２により囲まれた素子形成領域に
ゲート絶縁膜となる膜厚約１５０Åのシリコン酸化膜２
３を熱酸化により形成する。続いて、シリコン酸化膜２
３上にそれぞれ膜厚約1000Åのポリシリコン膜（シリコ
ン膜）２４及びタングステンシリサイド膜（高融点金属
シリサイド膜）２５をＣＶＤ法により順次形成した後、
イオン注入によりタングステンシリサイド膜２５を介し
てポリシリコン膜２４にｎ型不純物（導電型不純物）の
リンを導入し、ｎ+型化する。次いで、タングステンシ
リサイド膜２５上に膜厚約５００Åのシリコン酸化膜２
６を化学気相成長法（以下、ＣＶＤ法と称する。）によ
り形成する（図１（ａ））。
のフィールド絶縁膜２２により囲まれた素子形成領域に
ゲート絶縁膜となる膜厚約１５０Åのシリコン酸化膜２
３を熱酸化により形成する。続いて、シリコン酸化膜２
３上にそれぞれ膜厚約1000Åのポリシリコン膜（シリコ
ン膜）２４及びタングステンシリサイド膜（高融点金属
シリサイド膜）２５をＣＶＤ法により順次形成した後、
イオン注入によりタングステンシリサイド膜２５を介し
てポリシリコン膜２４にｎ型不純物（導電型不純物）の
リンを導入し、ｎ+型化する。次いで、タングステンシ
リサイド膜２５上に膜厚約５００Åのシリコン酸化膜２
６を化学気相成長法（以下、ＣＶＤ法と称する。）によ
り形成する（図１（ａ））。
【００１８】次に、レジストパターン２７をマスクとし
てシリコン酸化膜２６／タングステンシリサイド膜２５
／ポリシリコン膜２４を順次エッチング・除去して、素
子形成領域にｎ+型のポリシリコン膜24ａ／タングステ
ンシリサイド膜25ａで構成される金属ポリサイド膜から
なるゲート電極２８を形成するとともに、ゲート電極２
８の側壁にサイドウオールを形成する際の保護膜として
シリコン酸化膜26ａをゲート電極２８上に残存する（図
１（ｃ））。
てシリコン酸化膜２６／タングステンシリサイド膜２５
／ポリシリコン膜２４を順次エッチング・除去して、素
子形成領域にｎ+型のポリシリコン膜24ａ／タングステ
ンシリサイド膜25ａで構成される金属ポリサイド膜から
なるゲート電極２８を形成するとともに、ゲート電極２
８の側壁にサイドウオールを形成する際の保護膜として
シリコン酸化膜26ａをゲート電極２８上に残存する（図
１（ｃ））。
【００１９】次いで、レジストパターン２７及びゲート
電極２８をマスクとしてイオン注入によりｎ型不純物の
砒素を半導体基板２１に導入し、低濃度のｎ型領域層29
ａ，29ｂを形成する。続いて、温度約４００℃の基板加
熱を行い、プラズマＣＶＤ法により膜厚約３００Åのシ
リコン窒化膜からなる保護絶縁膜３０を形成する（図１
（ｄ））。
電極２８をマスクとしてイオン注入によりｎ型不純物の
砒素を半導体基板２１に導入し、低濃度のｎ型領域層29
ａ，29ｂを形成する。続いて、温度約４００℃の基板加
熱を行い、プラズマＣＶＤ法により膜厚約３００Åのシ
リコン窒化膜からなる保護絶縁膜３０を形成する（図１
（ｄ））。
【００２０】続いて、絶縁性を高めるべくより緻密な絶
縁膜を形成するため、８００℃程度の高温でサイドウオ
ールを形成するための膜厚約3000Åのシリコン酸化膜
（絶縁膜）３１をＣＶＤ法により形成する（図２
（ｅ））。このとき、ゲート電極２８からの外方拡散を
防止するため、成長前のプレヒートの時間を３０分以内
とするとよい。
縁膜を形成するため、８００℃程度の高温でサイドウオ
ールを形成するための膜厚約3000Åのシリコン酸化膜
（絶縁膜）３１をＣＶＤ法により形成する（図２
（ｅ））。このとき、ゲート電極２８からの外方拡散を
防止するため、成長前のプレヒートの時間を３０分以内
とするとよい。
【００２１】次に、異方性エッチングによりシリコン酸
化膜３１をエッチングして、ゲート電極２８の側壁にサ
イドウオール31ａを形成する（図２（ｆ））。次いで、
ゲート電極２８及びサイドウオール31ａをマスクとし
て、イオン注入により高濃度のｎ型不純物を導入し、高
濃度のｎ型領域層32ａ，32ｂを形成する。これにより、
低濃度のｎ型領域層29ａ／高濃度のｎ型領域層32ａと低
濃度のｎ型領域層29ｂ／高濃度のｎ型領域層32ｂとがそ
れぞれＳ／Ｄ領域層33ａ，33ｂとなり、ＬＤＤ（Low Do
ped Drain ）構造が形成される（図２（ｇ））。
化膜３１をエッチングして、ゲート電極２８の側壁にサ
イドウオール31ａを形成する（図２（ｆ））。次いで、
ゲート電極２８及びサイドウオール31ａをマスクとし
て、イオン注入により高濃度のｎ型不純物を導入し、高
濃度のｎ型領域層32ａ，32ｂを形成する。これにより、
低濃度のｎ型領域層29ａ／高濃度のｎ型領域層32ａと低
濃度のｎ型領域層29ｂ／高濃度のｎ型領域層32ｂとがそ
れぞれＳ／Ｄ領域層33ａ，33ｂとなり、ＬＤＤ（Low Do
ped Drain ）構造が形成される（図２（ｇ））。
【００２２】次いで、ＰＳＧ膜からなる層間絶縁膜３４
を形成した後、Ｓ／Ｄ領域層33ａ，33ｂ上の層間絶縁膜
３４にコンタクトホール34ａ，34ｂを形成する。続い
て、Ｓ／Ｄ領域層33ａ，33ｂと接続してＡｌ膜からなる
Ｓ／Ｄ電極35ａ，35ｂを形成すると、絶縁ゲート型電界
効果トランジスタが完成する（図２（ｈ））。
を形成した後、Ｓ／Ｄ領域層33ａ，33ｂ上の層間絶縁膜
３４にコンタクトホール34ａ，34ｂを形成する。続い
て、Ｓ／Ｄ領域層33ａ，33ｂと接続してＡｌ膜からなる
Ｓ／Ｄ電極35ａ，35ｂを形成すると、絶縁ゲート型電界
効果トランジスタが完成する（図２（ｈ））。
【００２３】以上のように、本発明に係る実施例の半導
体装置の製造方法によれば、ゲート電極２８の側壁にサ
イドウオール31ａを形成するためのシリコン酸化膜３１
を形成する前に、金属ポリサイドからなるゲート電極２
８を被覆してｎ型不純物の外方拡散を阻止する保護絶縁
膜３０をＣＶＤ法により形成している。
体装置の製造方法によれば、ゲート電極２８の側壁にサ
イドウオール31ａを形成するためのシリコン酸化膜３１
を形成する前に、金属ポリサイドからなるゲート電極２
８を被覆してｎ型不純物の外方拡散を阻止する保護絶縁
膜３０をＣＶＤ法により形成している。
【００２４】従って、保護絶縁膜を形成する際には低温
で行うことができるので、ｎ型不純物の外方拡散を防止
することができる。更に、サイドウオール31ａとなる膜
質の良いシリコン酸化膜３１を形成する際に高温の加熱
処理を行っても、ゲート電極２８が保護絶縁膜３０で被
覆されているので、ゲート電極２８からのｎ型不純物の
外方拡散を阻止することができる。
で行うことができるので、ｎ型不純物の外方拡散を防止
することができる。更に、サイドウオール31ａとなる膜
質の良いシリコン酸化膜３１を形成する際に高温の加熱
処理を行っても、ゲート電極２８が保護絶縁膜３０で被
覆されているので、ゲート電極２８からのｎ型不純物の
外方拡散を阻止することができる。
【００２５】これにより、ゲート電極及びこれに接続す
る配線層等の抵抗値の変動を防止し、トランジスタ等の
動作の安定を図ることができる。なお、実施例では、本
発明を金属ポリサイドからなるゲート電極２８に適用し
ているが、フローティングゲート／コントロールゲート
からなるゲート電極に適用することも可能である。
る配線層等の抵抗値の変動を防止し、トランジスタ等の
動作の安定を図ることができる。なお、実施例では、本
発明を金属ポリサイドからなるゲート電極２８に適用し
ているが、フローティングゲート／コントロールゲート
からなるゲート電極に適用することも可能である。
【００２６】また、配線層や他の電極に適用することも
できる。この場合も、金属ポリサイドからなる配線層等
を被覆する層間絶縁膜（絶縁膜）を形成する前に、配線
層等を被覆してｎ型不純物の外方拡散を阻止する保護絶
縁膜を、例えばプラズマＣＶＤ法により形成することに
より、層間絶縁膜を形成する際に高温の加熱処理を行っ
ても、配線層等中のｎ型不純物の外方拡散を阻止するこ
とができる。また、配線層は多層配線層のうちのいずれ
かであってもよい。
できる。この場合も、金属ポリサイドからなる配線層等
を被覆する層間絶縁膜（絶縁膜）を形成する前に、配線
層等を被覆してｎ型不純物の外方拡散を阻止する保護絶
縁膜を、例えばプラズマＣＶＤ法により形成することに
より、層間絶縁膜を形成する際に高温の加熱処理を行っ
ても、配線層等中のｎ型不純物の外方拡散を阻止するこ
とができる。また、配線層は多層配線層のうちのいずれ
かであってもよい。
【００２７】更に、保護絶縁膜３１としてシリコン窒化
膜を用いているが、シリコン酸化膜を用いることもでき
る。また、保護絶縁膜３１をプラズマＣＶＤ法により形
成しているが、他のＣＶＤ法により，又は例えば温度11
00℃, 時間数秒の条件でランプアニールにより形成する
ことも可能である。ランプアニールの場合、急速に保護
絶縁膜を形成することができるので、保護絶縁膜を形成
する際に金属ポリサイド膜からｎ型不純物が外方拡散す
るのを防止することができる。更に、場合により、８０
０℃程度の低温のウエット雰囲気中での熱酸化により保
護絶縁膜３１を形成してもよい。
膜を用いているが、シリコン酸化膜を用いることもでき
る。また、保護絶縁膜３１をプラズマＣＶＤ法により形
成しているが、他のＣＶＤ法により，又は例えば温度11
00℃, 時間数秒の条件でランプアニールにより形成する
ことも可能である。ランプアニールの場合、急速に保護
絶縁膜を形成することができるので、保護絶縁膜を形成
する際に金属ポリサイド膜からｎ型不純物が外方拡散す
るのを防止することができる。更に、場合により、８０
０℃程度の低温のウエット雰囲気中での熱酸化により保
護絶縁膜３１を形成してもよい。
【００２８】更に、シリコン膜２４としてポリシリコン
膜を用いているが、アモルファスシリコン膜を用いても
よい。また、高融点金属シリサイド膜としてタングステ
ンシリサイド膜を用いているが、モリブデンシリサイド
膜やチタンシリサイド膜その他の高融点金属シリサイド
膜を用いてもよい。
膜を用いているが、アモルファスシリコン膜を用いても
よい。また、高融点金属シリサイド膜としてタングステ
ンシリサイド膜を用いているが、モリブデンシリサイド
膜やチタンシリサイド膜その他の高融点金属シリサイド
膜を用いてもよい。
【００２９】（２）比較例 なお、比較例として、図５（ａ）〜（ｄ）に示す特開平
３−５０７７２号がある。その内容は、積層されたフロ
ーティングゲートとしてのポリシリコン膜４１と、絶縁
膜４２と、ポリシリコン膜４３／タングステンシリサイ
ド膜４４からなるコントロールゲート電極４５とを被覆
して金属原子の拡散を防止し、酸素を透過するシリコン
酸化膜からなるキャップ層４６を低温で形成した（図５
（ａ），（ｂ））後、温度1000℃程度の高温中で、キャ
ップ層４６を通過させて酸素を導入し、フローティング
ゲート電極４１の側壁に熱酸化により膜質の良好な半導
体酸化膜４７を形成することにより、コントロールゲー
ト４５中に含まれる金属原子の外方拡散を防止しつつ、
データ保持特性の劣化を防止することを目的とする。
３−５０７７２号がある。その内容は、積層されたフロ
ーティングゲートとしてのポリシリコン膜４１と、絶縁
膜４２と、ポリシリコン膜４３／タングステンシリサイ
ド膜４４からなるコントロールゲート電極４５とを被覆
して金属原子の拡散を防止し、酸素を透過するシリコン
酸化膜からなるキャップ層４６を低温で形成した（図５
（ａ），（ｂ））後、温度1000℃程度の高温中で、キャ
ップ層４６を通過させて酸素を導入し、フローティング
ゲート電極４１の側壁に熱酸化により膜質の良好な半導
体酸化膜４７を形成することにより、コントロールゲー
ト４５中に含まれる金属原子の外方拡散を防止しつつ、
データ保持特性の劣化を防止することを目的とする。
【００３０】この比較例と本発明の実施例とを比較した
場合、キャップ層４６に対応する本発明の実施例の保護
絶縁膜３０は、金属ポリサイドからなるゲート電極２８
中のｎ型不純物の透過を阻止するため、シリコン窒化膜
等緻密性を有することが必要であり、比較例の酸素を透
過させることは困難である。また、比較例の場合、キャ
ップ層４６はシリコン酸化膜であるので、温度1000℃程
度の高温中でフローティングゲート４５の側壁に半導体
酸化膜４７を形成する際、ｎ型不純物はキャップ層４６
中に外方拡散するのは避けられない。更に、比較例の場
合、半導体酸化膜４７を形成するために、ＣＶＤ法を用
いることはできない。
場合、キャップ層４６に対応する本発明の実施例の保護
絶縁膜３０は、金属ポリサイドからなるゲート電極２８
中のｎ型不純物の透過を阻止するため、シリコン窒化膜
等緻密性を有することが必要であり、比較例の酸素を透
過させることは困難である。また、比較例の場合、キャ
ップ層４６はシリコン酸化膜であるので、温度1000℃程
度の高温中でフローティングゲート４５の側壁に半導体
酸化膜４７を形成する際、ｎ型不純物はキャップ層４６
中に外方拡散するのは避けられない。更に、比較例の場
合、半導体酸化膜４７を形成するために、ＣＶＤ法を用
いることはできない。
【００３１】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、ゲート電極の側壁にサイド
ウオールを形成するための絶縁膜を形成する前に、導電
型不純物が導入されたシリコン膜、又は導電型不純物が
導入されたシリコン膜／高融点金属シリサイド膜からな
るゲート電極を被覆して導電型不純物の外方拡散を阻止
する保護絶縁膜を、例えばシリコン窒化膜等を化学気相
成長法やランプアニールにより形成している。従って、
保護絶縁膜を形成する際には低温で或いは短時間で行う
ことができ、絶縁膜を形成する際には導電体層が保護絶
縁膜で被覆されているので、高温の加熱処理を行って
も、導電体層からの導電型不純物の外方拡散を阻止する
ことができる。
体装置の製造方法によれば、ゲート電極の側壁にサイド
ウオールを形成するための絶縁膜を形成する前に、導電
型不純物が導入されたシリコン膜、又は導電型不純物が
導入されたシリコン膜／高融点金属シリサイド膜からな
るゲート電極を被覆して導電型不純物の外方拡散を阻止
する保護絶縁膜を、例えばシリコン窒化膜等を化学気相
成長法やランプアニールにより形成している。従って、
保護絶縁膜を形成する際には低温で或いは短時間で行う
ことができ、絶縁膜を形成する際には導電体層が保護絶
縁膜で被覆されているので、高温の加熱処理を行って
も、導電体層からの導電型不純物の外方拡散を阻止する
ことができる。
【００３２】また、導電型不純物が導入されたシリコン
膜／高融点金属シリサイド膜からなる導電体層を被覆す
る絶縁膜を形成する前に、導電体層を被覆して導電型不
純物の外方拡散を阻止する保護絶縁膜を形成しているの
で、絶縁膜を形成する際に高温の加熱処理を行っても、
導電体層からの導電型不純物の外方拡散を阻止すること
ができる。
膜／高融点金属シリサイド膜からなる導電体層を被覆す
る絶縁膜を形成する前に、導電体層を被覆して導電型不
純物の外方拡散を阻止する保護絶縁膜を形成しているの
で、絶縁膜を形成する際に高温の加熱処理を行っても、
導電体層からの導電型不純物の外方拡散を阻止すること
ができる。
【００３３】これにより、ゲート電極や配線層等の抵抗
値の変動を防止し、トランジスタ等の動作の安定を図る
ことができる。
値の変動を防止し、トランジスタ等の動作の安定を図る
ことができる。
【図１】本発明の実施例の半導体装置の製造方法につい
て説明する断面図（その１）である。
て説明する断面図（その１）である。
【図２】本発明の実施例の半導体装置の製造方法につい
て説明する断面図（その２）である。
て説明する断面図（その２）である。
【図３】従来例の半導体装置の製造方法について説明す
る断面図（その１）である。
る断面図（その１）である。
【図４】従来例の半導体装置の製造方法について説明す
る断面図（その２）である。
る断面図（その２）である。
【図５】比較例について説明する断面図である。
２１ 半導体基板、 ２２ フィールド絶縁膜、 ２３，２６，26ａ シリコン酸化膜、 ２４，24ａ ポリシリコン膜（シリコン膜）、 ２５，25ａ タングステンシリサイド膜（高融点金属シ
リサイド膜）、 ２７ レジストパターン、 ２８ ゲート電極、 29ａ，29ｂ，32ａ，32ｂ ｎ型領域層、 ３０ 保護絶縁膜、 ３１ シリコン酸化膜（絶縁膜）、 31ａ サイドウオール、 33ａ，33ｂ Ｓ／Ｄ領域層、 ３４ 層間絶縁膜、 34ａ，34ｂ コンタクトホール、 35ａ，35ｂ Ｓ／Ｄ電極。
リサイド膜）、 ２７ レジストパターン、 ２８ ゲート電極、 29ａ，29ｂ，32ａ，32ｂ ｎ型領域層、 ３０ 保護絶縁膜、 ３１ シリコン酸化膜（絶縁膜）、 31ａ サイドウオール、 33ａ，33ｂ Ｓ／Ｄ領域層、 ３４ 層間絶縁膜、 34ａ，34ｂ コンタクトホール、 35ａ，35ｂ Ｓ／Ｄ電極。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/62 Ｇ 9055−4Ｍ
Claims (6)
- 【請求項１】 半導体基板上のゲート絶縁膜と、前記ゲ
ート絶縁膜上の導電型不純物が導入されたシリコン膜、
又は導電型不純物が導入されたシリコン膜及び該シリコ
ン膜上の高融点金属シリサイド膜からなるゲート電極
と、前記ゲート電極の両側の半導体基板に形成されたソ
ース／ドレイン領域層と、前記ゲート電極の側壁のサイ
ドウオールとを有する半導体装置の製造方法において、 前記ゲート絶縁膜上に前記導電型不純物が導入されたシ
リコン膜と高融点金属シリサイド膜とからなるゲート電
極を形成する工程と、 前記ゲート電極を被覆して導電型不純物の外方拡散を阻
止する保護絶縁膜を形成する工程と、 前記保護絶縁膜で被覆されたゲート電極を被覆して絶縁
膜を形成する工程と、 前記絶縁膜を異方性エッチングによりエッチングし、前
記ゲート電極の側壁にサイドウオールを形成する工程と
を有する半導体装置の製造方法。 - 【請求項２】 基体上に導電型不純物が導入されたシリ
コン膜と該シリコン膜上の高融点金属シリサイド膜とか
らなる導電体層を形成する工程と、 前記導電体層を被覆して前記導電型不純物の外方拡散を
阻止する保護絶縁膜を形成する工程と、 前記保護絶縁膜で被覆された導電体層を被覆して絶縁膜
を形成する工程とを有する半導体装置の製造方法。 - 【請求項３】 前記保護絶縁膜はシリコン窒化膜又はシ
リコン酸化膜であることを特徴とする請求項１又は請求
項２記載の半導体装置の製造方法。 - 【請求項４】 前記保護絶縁膜は化学気相成長法により
形成されたものであることを特徴とする請求項３記載の
半導体装置の製造方法。 - 【請求項５】 前記保護絶縁膜はランプアニールによる
熱酸化により形成されたものであることを特徴とする請
求項３記載の半導体装置の製造方法。 - 【請求項６】 前記絶縁膜は化学気相成長法により形成
されたものであることを特徴とする請求項１記載又は請
求項２の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18696792A JPH0637108A (ja) | 1992-07-14 | 1992-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18696792A JPH0637108A (ja) | 1992-07-14 | 1992-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637108A true JPH0637108A (ja) | 1994-02-10 |
Family
ID=16197864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18696792A Pending JPH0637108A (ja) | 1992-07-14 | 1992-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637108A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100243280B1 (ko) * | 1997-02-05 | 2000-03-02 | 윤종용 | 반도체장치의 게이트패턴 및 그 제조방법 |
| WO2000057463A1 (fr) * | 1999-03-24 | 2000-09-28 | Tokyo Electron Limited | Procede de traitement thermique et de formation d'un film mince |
| KR100377458B1 (ko) * | 1994-09-28 | 2003-07-18 | 소니 가부시끼 가이샤 | 게이트전극의형성방법 |
-
1992
- 1992-07-14 JP JP18696792A patent/JPH0637108A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100377458B1 (ko) * | 1994-09-28 | 2003-07-18 | 소니 가부시끼 가이샤 | 게이트전극의형성방법 |
| KR100243280B1 (ko) * | 1997-02-05 | 2000-03-02 | 윤종용 | 반도체장치의 게이트패턴 및 그 제조방법 |
| WO2000057463A1 (fr) * | 1999-03-24 | 2000-09-28 | Tokyo Electron Limited | Procede de traitement thermique et de formation d'un film mince |
| US6448178B1 (en) | 1999-03-24 | 2002-09-10 | Tokyo Electron Limited | Heat treating method for thin film and forming method for thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168076A (en) | Method of fabricating a high resistance polysilicon load resistor | |
| US5172211A (en) | High resistance polysilicon load resistor | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| US4743564A (en) | Method for manufacturing a complementary MOS type semiconductor device | |
| KR100330468B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JPH0637108A (ja) | 半導体装置の製造方法 | |
| JPH07245267A (ja) | 半導体装置の製造方法 | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| EP0329569B1 (en) | Semiconductor device with a thin insulating film | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| KR100365409B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP3265593B2 (ja) | 半導体装置の製造方法 | |
| KR20000066096A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH07106443A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| KR20010006944A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH0697191A (ja) | 半導体装置の製造方法 | |
| KR100209929B1 (ko) | 반도체 소자의 제조방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH11204738A (ja) | 半導体装置の製造方法 | |
| JPH043924A (ja) | 半導体装置の製造方法 | |
| GB2327296A (en) | Reverse self aligned narrow gate fet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010306 |