JPH0230124A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に関するものである。

（従来の技術） 従来のコンタクト形成工程を第３図に基づいて説明する
。第３図（ａ）に示すように、不純物拡散層１を有する
シリコン基板２上に絶縁体膜３を堆積したのち、ホトレ
ジスト４でパターン形成を行ない、第３図（ｂ）に示す
ように、絶縁体膜３をエツチングし、不純物拡散層１へ
のコンタクトホール５を形成するものである。

（発明が解決しようとする課題） 従来の製造方法では、不純物拡散層が浅い場合、絶縁体
膜のエツチング時にオーバーエツチングが多くなると、
不純物拡散層の深さが減少し、Ａｎの突き抜けによるリ
ークが生じ、また、逆にオーバーエツチングが少なすぎ
ると、コンタクト抵抗値の増大や不良が生じる欠点があ
った６ 本発明の目的は、従来の欠点を解消し、超ＬＳＩのパタ
ーンの微細化に伴った拡散層への良好なコンタクトがと
れ、リーク電流の大幅な低減および製品の歩留りの増大
が得られる半導体装置の製造方法を提供することである
。

（課題を解決するための手段） 本発明の半導体装置の製造方法は、半導体基板上に酸化
阻止膜、不純物を含む半導体膜、絶縁体膜を堆積する工
程と、この不純物を半導体膜をストッパーとして絶縁体
膜をエツチングする工程と、酸化性雰囲気で熱処理する
ことによって不純物を含む半導体膜を酸化する工程とを
備えたものであり、また、絶縁体膜が燐ガラスまたはボ
ロン燐ガラスであることであり、さらに、不純物を含む
半導体膜が燐あるいは砒素あるいは硼素をドープした半
導体膜であるものである。

（作　用） 本発明は、上記の膜構成を有することにより、コンタク
トホール形成領域の絶縁体膜をエツチングする際に、不
純物を含む半導体膜は、絶縁体膜との選択比が高いので
、エツチングのストッパーとして作用するため、エツチ
ングの均一性が悪く、オーバーエツチングしたとしても
、不純物を含む半導体膜内でエツチングは阻止される。

次に、コンタクトホール形成領域の不純物を含む半導体
膜をエツチングしたのち、コンタクトホール形成領域以
外に残った不純物を含む半導体膜は、リークの原因とな
るための酸化性雰囲気で熱処理を行なって酸化してしま
うが、半導体基板上には酸化のストッパーとして作用す
る酸化阻止膜があるので、半導体基板は酸化されず、不
純物を含む半導体膜だけが酸化される。なお、絶縁体膜
のエツチングのストッパーとして、酸化レートの速い不
純物を含む半導体膜を用いることにより、上記の熱処理
工程に要する時間の短縮と、絶縁体膜のエツチングのス
トッパーとして作用する半導体膜の膜厚のマージンが増
大する。

最後に、コンタクトホール形成箇所の酸化阻止膜をエツ
チングし、コンタクトホール形成を完了するが、不純物
を含む半導体膜に対する絶縁体膜および酸化阻止膜に対
する不純物を含む半導体膜のエツチングにおける選択比
が１より大きいため。

エツチングが進行するにつれて均一化は向上し、実質上
選択比が上がり、半導体基板へのオーバーエツチングは
少なくてすむ。こうして、リークのない良好なコンタク
トの形成が可能となる。

（実施例） 本発明の一実施例を第１図および第２図に基づいて説明
する。第１図は１本発明の半導体装置の製造方法の工程
を示す断面図である。同図において、第２図に示した従
来例と同じ部分については同一符号を付し、その説明を
省略する。

第１図（ａ）において、ポリシリコン膜６から成るゲー
ト、シリコン酸化膜７．ｎ９拡散層８．ゲートと配線間
を分離するＣＶＤシリコン酸化膜Ａ９、サイドウオール
を形成するＣＶＤシリコン酸化膜ＢＩＯを有するＭＯＳ
トランジスタを形成する。

次に、第１図（ｂ）に示すように、前記酸化阻止膜とな
るＣＶＤシリコン窒化膜１１．前記不純物を含む半導体
膜となるｎ＋ポリシリコン膜１２．絶縁体膜となるボロ
ン燐ガラス膜１３を全面に堆積する。

次に、第１図（Ｑ）に示すように、ホトレジスト４によ
るパターンを形成したのち、ｎ＋ポリシリコン膜１２を
エツチングのストッパーとしてボロン燐ガラス膜１３を
エツチングする。このとき、ｎポリシリコン膜１２に対
するボロン燐ガラス膜１３の選択比は大きいので、コン
タクト形成領域の残り膜厚の均一性は向上する。

次に、第１図（ｄ）に示すように、ＣＶＤシリコン窒化
膜１１をエツチングのストッパーとしてｎポリシリコン
膜１２をエツチングする。このとき、ＣＶＤシリコン窒
化膜１１に対するｎ０ポリシリコン膜１２の選択比は大
きいので、コンタクト形成領域の残り膜厚の均一性はさ
らに向上する。

次に、第１図（ｅ）に示すように、酸化性雰囲気で熱処
理を行なって＋　ｎ０ポリシリコン膜１２をポリシリコ
ン酸化膜１４へと酸化してしまうが、ポリシリコン酸化
膜１４の下には酸化阻止膜であるＣＶＤシリコン窒化膜
１１があるので、ポリシリコン膜６とシリコン基板２は
酸化されない。またこの際、ボロン燐ガラス膜１３がリ
フローされるので、層間絶縁膜平坦化と同時にｎ９ポリ
シリコン膜１２の酸化に伴う熱膨張によるストレスの緩
和が起こり、また、後工程でアルミニウム配線を行なう
ときに。

短絡や段切れの生じにくい形状となる。

最後に、第１図（ｆ）に示すように、酸化阻止膜である
ＣＶＤシリコン窒化膜１１とコンタクト形成領域の保護
酸化膜であるシリコン酸化膜７とをエツチングするが、
上記の工程によってコンタクト形成部の残り膜厚の均一
性が向上しているので、少ないオーバーエツチングによ
ってもｎ＋拡散層８との良好なコンタクトが得られる。

また、本実施例の構造では、ＣＶＤシリコン酸化膜Ａ９
およびサイドウオールを形成しているＣＶＤシリコン酸
化膜ＢＩＯによって、ゲートのポリシリコン膜６と配線
のアルミニウムの膜は分離されているため、リーク電流
は完全に防止できている。

上記の実施例において使用したボロン燐ガラス膜１３お
よびｎ１ポリシリコン膜１２の膜厚はそれぞれ４００４
ｍ、　３０μ閣程度であり、第２図に示すように、熱処
理を９００℃の水蒸気雰囲気で行なった場合には、５分
間弱の処理時間でｎ″″ポリシリコン膜１２は完全に酸
化される。また、ボロン燐ガラス膜１３のエツチングの
ストッパーとしてポリシリコン膜を用いた場合には、こ
の膜を完全に酸化するためには９００℃の水蒸気雰囲気
で１０分間強の処理時間を要するため、ボロン燐ガラス
膜１３のエツチングのストッパーとしてｎ“ポリシリコ
ン膜を用いることは、処理時間の短縮比およびエツチン
グのストッパー膜の膜厚のマージンの拡大に有効となっ
ている。

なお、本実施例では絶縁体膜としてボロン燐ガラスを用
いたが、燐ガラスを用いてもよい。また、不純物を含ん
だ半導体膜として燐をドープしたポリシリコン（ｎ＋ポ
リシリコン）を用いたが、砒素。

硼素をドープしたポリシリコンを用いた場合にも同様の
効果が得られる。

（発明の効果） 本発明によれば、超ＬＳＩのパターンの微細化に伴った
残り拡散層への良好なコンタクトがとれ、短絡電流の大
幅な低減および製品の歩留りの増大を得ることができ、
その実用上の効果は極めて大である。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体装置の製造方
法のトランジスタ形成領域の断面図、第２図は同製造方
法に含まれる熱処理工程におけるポリシリコン酸化特性
を示す図、第３図は従来の製造方法によるコンタクト形
成領域の断面図である。 ２・・・シリコン基板、　４・・・ホトレジスト。 ６・・・ポリシリコン膜、　７・・・シリコン酸化膜、
　８・・・ｎゝ拡散層、　９・・・ＣＶＤシリコン酸化
膜Ａ、　１０・・・ＣＶＤシリコン酸化膜Ｂ、　１１・
・・ＣＶＤシリコン窒化膜、１２・・・ｎ＋ポリシリコ
ン膜、　　１３・・・ボロン燐ガラス膜、　１４・・・
ポリシリコン酸化膜。 第１図 特許出願人　松下電器産業株式会社 第 図 第 図 ９００°Ｃ バイＤ凸笑イＬ吟間（ｍＬｎ）

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に酸化阻止膜、不純物を含む半導体
   膜、絶縁体膜を堆積する工程と、前記不純物を含む半導
   体膜をストッパーとして前記絶縁体膜をエッチングする
   工程と、酸化性雰囲気で熱処理することによって前記不
   純物を含む半導体膜を酸化する工程とを備えたことを特
   徴とする半導体装置の製造方法。
2. （２）絶縁膜が燐ガラスまたはボロン燐ガラスである請
   求項（１）記載の半導体装置の製造方法。
3. （３）不純物を含む半導体膜が燐（Ｐ）あるいは砒素（
   Ａｓ）あるいは硼素（Ｂ）をドープした半導体膜である
   請求項（１）記載の半導体装置の製造方法。