JPS596579A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置にかかシ、特にＭＯ８型集積回路
装置に用いられるＭＯ８型電界効果トランジスタの構造
に関する。

ＭＯａ型集型口積回路装置いられるＭＯ８型電界効果ト
ランジスタの代表的な構造を第１図に示す。−導電型の
シリコン基板１上に公知の選択酸化の技術を用いて、形
成された素子間分離のためのフィールド絶縁領域２を有
し、該フィールド絶縁領域２により分離された活性領域
には、シリコン基板ｌを熱酸化して形成されたゲート絶
縁膜となるシリコン酸化膜層３を介し不純物原子例えば
リンを含む多結晶シリコンよシなるゲート電極４、さら
に該ゲート電極４及びフィールド絶縁領域２に自己整合
的に形成された。ＭＯ８型電界効果トランジスタのソー
ス、ドレイン領域となる前記シリコン基地１とは反対導
電型を有する不純物領域５及び６と、前記各領域の形成
された表面に形成されたリンガラスよルなる絶縁層７と
、前記ソース、ドレイン領域上の絶縁膜７に開孔８及び
９が設けられ、核部に配線１０及び１１が設けられた構
造である。

ところで昨今のＭＯＢ型集型口積回路装置集積化の要請
に伴い第１図に示した構造のＭＯａ型電界効果トランジ
スタを縮小する場合、平面方向の縮小と同時に通常垂直
方向の縮小も行うが、前記ＭＯａ型電界効果トランジス
タのソー−及びドレイン領域５，６のＰＮ接合の深さを
浅くすると、前記金属配線層１０．１１から、ＭＯ８型
電界効果トランジスタのチャネル領域１２に至るまでの
電気抵抗が増大し、信号伝達に遅延が起こるという問題
が生ずる。さらにＭＯ８型集積回路装置に於いて前記Ｍ
Ｏ８型電界効果トランジスタのソース、ドレインと同じ
不純物拡散層で配線層を形成している構造の場合にはこ
の信号伝達の遅延が回路特性に及ぼす影響はさらに大き
くなる。

一方、前記ＭＯ８型電界効果トランジスタのソース、ト
レイン領域５，６０ＰＮ接合の深さをＭＯ８型電界効果
トランジスタの縮小前後で変化させないと、金属配線層
からＭＯ８型電界効果トランジスタのチャネルに至るま
での電気抵抗の増大の問題は回避されるが、縮小したに
もがかわらず、前記ＭＯ８型電界効果トランジスタのゲ
ート電極４と、ソース、ドレイン領域５，６の重なシ［
１３，１４の距離は変わらず、ゲート電極４とシース、
ドレイン５．６間の静電容量が無視しえなくなる。特に
、前記ゲート絶縁膜３の膜厚をよシ薄くした場合、問題
は大きくなる。

また、第２図に示すように第１図の絶縁層７に形成され
た開孔９が製造工程における各工程間の目合せズレ、又
は該開孔９のエツチング時のオーバーエツチング等によ
Ｊ）、ＭＯ８電界効果トランジスタのソース、ドレイン
領域６から前記フィールド領域２上にずれてしまりた場
合、該ソース、ドレイン領域６と、シリコン基板１が短
絡してしまう。一般的にはこれをさけるため、次のよう
な方法がとられる。第１の方法は該シリコン基板ｌと反
対導電型を有する不純物を前記絶縁層７にもうけた開孔
９よシ導入し、不純物領域１５を形成する。しかし、該
不純物領域１５のため、ＭＯ８型電界効果トランジスタ
のソース、ドレイン領域６の、前記シリコン基板１に対
する接合容量の増大を引き起こし、さらにＭＯ８型電界
効果トランジスタの製造工程を複雑にする等の弊害が生
ずる。

また、第２の方法社、あらかじめ、製造上のはらつきを
みこんで、十分な余裕を、確保することである。すなわ
ち、マスクパターン上で、絶縁層７に形成する開孔８，
９と、前記フィールド領域２との間に十分な間隔をもう
けることである。しかし、ＭＯ８型集積回路装置の高密
度化を図る上で、非常な問題点となる。

このように、第１図に示した構造のＭＯ８型電界効果ト
ランジスタを用い、ＭＯａ型集型口積回路装置密贋化、
大規模化を図ろうとすると、種々の問題点が生じてくる
。

本発明はこれらの問題点を回避するためのＭＯ８型電界
効果トランジスタの構造を提供するものである。

以上の目的を達成するための本発明の要旨は、−導電型
のシリコン基板と、該基板表面に形成され表面上シ一部
隆起した肉厚のフィールド絶縁膜と、該フィールド絶縁
膜にょシ分離された活性領域と、該活性領域上に絶縁膜
を介して形成されたゲート電極と、該ゲート電極にょシ
自己整合的に形成されたソース、ドレイン領域と、該ソ
ース、ドレイン領域上に接しかつ側面の一部が絶縁膜を
介して前記ゲート電極と接し、さらに前記フィールド領
域によシ自己整合的に分離された前記ソース、ドレイン
領域の不純物と同一導電型の不純物を含有する多結晶シ
リコン層とを含むことを特徴とする半導体装置にある。

＃　３　（Ｉｔ＞図は、本発明の一実施例による半導体
装置の断面図である。図において、−導電型のシリコン
基板ｌ上にあって、その表面よシ一部隆起した肉厚の絶
縁膜から成るフィールド領域２にょシ分離された活性領
域上に、ＭＯ８型電界効果トランジスタのゲート絶縁膜
３を介して形成されたＭＯａ型電界効果トランジスタの
ゲート電極４と、該ゲート電極４にょシ自己整合的に形
成された前記ＭＯ８２電界効果トランジスタのソース、
ドレイン領域を構成する前記−導電型シリコン基板１と
は反対導電型を有する不純物領域５，６と、該ソース、
ドレイン領域５．６と接しかつ側面の一部が絶縁膜１７
を介して前記ゲート電極４と接し、さらに、前記フィー
ルド領域２によル自己整合的に分離された前記ソース、
ドレイン領域５，６と同一導電型を有する多結晶シリコ
ン層２２．２３より構成される。このような構造とする
ことによ、ｊ）ＭＯ８型電界効果トランジスタのソース
、ドレイン領域５，６には同一導電型の多結晶シリコン
層２２．２３と一体となっているため、ＭＯ８型電界効
果トランジスタを縮小に伴い前記ソース、ドレイン領域
５，６のＰＮ接合の深さを、浅くしても、金属配線層１
１から、ＭＯ８型電界効果トランジスタのチャネル領域
１２に至るまでの電気抵抗の増大を、回避することがで
きる。さらに、製造工程のばらつきによシ前記絶縁層に
形成された開孔８，９が、ＭＯ８ＪＪ電界効果トランジ
スタのソース、ドレイン領域５，６上の多結晶シリコン
層２２．２３から、前記フィールド領域２上にずれてし
まっても、該フィールド領域に開孔が生ずるまで前記絶
縁層に形成された開孔８，９のエツチングを行わない限
シ、上記第１、第２の方法でとシ上げたような特別の工
程を追加する必要がない。また上記構造かられかるとお
シゲート電極４とソース、ドレイン領域５，６の重なり
部の静電容量および金属配線用の開孔がフィールド領域
にずれたときの対策の結果発生した静電容量の発生を防
ぐことができる。

第３図（ａ）〜偲）は、本発明の一実施例のＭＯ８型電
界効果トランジスタの製造工程断面図である。

まず、−導電型のシリコン基板１を公知のシリコン窒化
膜を用いた選択酸化の技術を用いて、熱酸化シリコンよ
構成るＭＯ８型電界効果トランジスタ間の素子分離領域
２を形成する。次に、前記シリコン窒化膜等を除去し、
前記−導電型シリコン基板ｌの表面を熱酸化し、ＭＯ８
型電界効果トランジスタのゲート絶縁膜３を形成する。

この時点でＭＯ８型電界効果トランジスタのしきい値電
圧調整用の不純物原子を、イオン注入の技術を用いて、
導入してもよい。さらに、ＭＯＢ型電界効果トランジス
タのゲート電極を形成する多結晶シリコン層１６を気相
成長の技術を用い、成長させ、過当な導電率を得るため
、リン等の不純物を、熱拡散する（第３図（ａ））。

次に前記ゲート電極を形成するための多結晶シリコン層
１６を光蝕刻の技術を用い、ＭＯ８ｍ電界効果トランジ
スタのゲート電極４を形成し、次いで全面、シリコン酸
化膜のエツチングを行うことＫよシ、前記フィールド部
２及び前記ゲート電極４の形成されている所以外の部分
の前記シリコン基板表面を紐出させる（第３図Φ））。

次に、全面を常圧８００℃から９００℃の低温スチーム
酸化することによシ、多結晶シリコンのゲー）［極４の
周辺に形成される熱酸化による絶縁膜１７の厚さと、前
記−導電型のシリコン基板上の熱酸化膜１８の厚さの間
に、２〜３対１の適度のシリコン酸化膜厚比を作ること
ができる。この酸化の方法として、高圧酸化の技術を用
いても良い、（第３図（Ｃ））。その彼全面をフッ酸等
で、前記シリコン基板１上の熱酸化膜１８が、除去でき
る最短の時間、処理することによシ、前記ゲート電極４
０周辺に形成された熱酸化による絶縁膜１７のみを残す
ことができる。

そして、第２の多結晶シリコン層１９を、気相法によ構
成長し、さらに該第２の多結晶シリコン層１９に熱拡散
又は、イオン注入及び高温窒素雰囲気中での熱処理によ
シ、前記−導電型のシリコン基板１ｊコ、反対導電型の
不純物原子を導入し、電気抵抗を低下させる。この時、
同時に該第２の多結晶シリコン層１９から、前記−導電
型のシリコン基板１に該シリコン基板１とは反対導電型
の不純物が、自動的に導入され、ＭＯ８ＩＩ電界効果ト
ランジスタのソース、ドルイン領域である不純物領域５
，６が形成される。次に、フォトレジスト層２０を前記
ＭＯ８ｍ電界効果トランジスタのゲート電極４の厚さを
十分上まわる膜厚に塗布する。適当なフォトレジストを
選択することによシ、該フォトレジスト層２０の表面２
１を平坦にすることができる（第３図（ｄ））。その後
、前記フォトレジスト層２１と、前記第２の多結晶シリ
コン層ｌ９のエツチング速度がほぼ同等となるようにエ
ツチング条件を設定・し、異方性の反応性スパッタエツ
チングの技術を用いて、全面をエツチングする。

以上の工程をへて、第３（ｅ）図に示すように、前記ゲ
ート電極４の周辺に形成された熱酸化による絶縁膜１７
及び前記フィールド領域２に、整合した、多結晶シリコ
ン層２２．２３を得ることができる（第３図（ｅ））。

前記ＭＯ８型電界効果トランジスタのソース、ドレイン
領域５，６の形成は、ゲート電極の周辺の熱酸化による
絶縁膜１７の形成直後にイオン注入の技術によシネ鈍物
原子を導入し、高温窒素雰囲気中で、熱処理する方法に
よなる層間絶縁層７を気相法によ構成長させ、光蝕刻の
技術を用いて金属配線層接続のための開孔８゜９を形成
する（第３図（ｆ））。囁孔８，９はその一部が前記フ
ィールド領域に重なってしまっても、なんら不都合は生
じない。

次に開孔８，９を通じて金属配線１１を形成すると本発
明の一実施例によるＭＯ８型電界効果トランジスタの最
終構造を得ることができる。このように、本発明による
ＭＯ８型電界効果トランジスタとしての構造を利用する
と、前記ＭＯ８型電界効果トランジスタのソース、ドレ
イン領域５゜６のＰＮ接合の深さを浅くすることが可能
となり、さらに、金属配線層接続のための開孔８，９と
、前記フィールド領域との間の間隔も不必要となる。

また第３図（２）よりわかるように前記ＭＯ８型電界効
果トランジスタのゲート電極１８の周辺の絶縁層１７の
上面２４及びソース、ドレイン領域上の多結晶シリコン
層２２．２３の上面の２５．２６及びフィールド領域の
上面２７が構造的にほぼ同一の高さとなっておシ、ゲー
ト電極４の段部でのアルミ配線の被覆４善される。

以上説明したように、本発明によればＭＯＢ型電界効果
トランジスタのＰＮ接合を浅く形成でき、マスク合せが
容易となシ小−型化が可能となると共に信頼性の優れた
半導体装置が得られる。

【図面の簡単な説明】

第１図は従来のＭＯ８型電界効果トランジスタの断面図
、第２図は金属配線接続用の開孔が製造工程のバラツキ
でＭＯ８型電界効果トランジスタの絶縁分離領域へずれ
た場合の様子を示す要部断面図、第３図（ａ）〜伽）は
本発明の一実施例のＭＯａ型電界効果トランジスタの製
造工程断面図である。 １・・・・・・−導電型シリコン基板、２・・・・・・
肉厚のフィールド領域、３・・・・・・ゲート絶縁膜、
４・・・・・・ゲー）ＫＬ　５，６・・・・・・ソース
、ドレインを構成する不純物領域、７・・・・・・層間
絶縁膜、８，９・・・・・・層間絶縁膜に設けた開孔、
１０，１１・・・・・・金属配線層、１２・・・・・・
ＭＯ８型電界効果トランジスタのチャンネル領域、１３
，１４・・・・・・ゲート電極とソース、ドレイン領域
の重なシ部、１５・・・・・・開孔９よシ導入したソー
ス、ドレイン領域と同一導電型の不純物領域、１６・・
・・・・第１の多結晶シリコン層、１７・・・・・・ゲ
ート電極の周辺の絶縁膜、１８・・・・・・基板上の酸
化膜、１９・・・・・・第２の多結晶シリコン層、２０
・・・・・・フォトレジスト層、２１・・・・・・フォ
トレジスト層２０の表面、２２，２３・・・・・・ゲー
ト電極の周辺の絶縁膜及びフィールド領域に整合して形
成された多結晶シリコン層、２４・・・・・・ゲー）ｆ
ｉｉ極周辺の絶縁層の上面、２５，２６・・・・・・多
結晶シリコン層の上面、２７・・・・・・フィールド領
域２の上面。 仲１図 Ｓ　　／Ｊ　　／２　　１４　６ 第２図 Ｓ　　　　　　　　に　　　　ｌり 第３図

Claims (1)

【特許請求の範囲】
1. 一導電型のシリコン基板と、該基板表面に形成された表
   面よシ一部隆起した肉厚のフィールド絶縁膜と、該フィ
   ールド絶縁膜によル分離された活性領域と、該活性領域
   上に絶縁膜を介して形成されたゲート電極と、該ゲート
   電極によシ自己整合的に形成されたソース、ドレイン領
   域と、該ソース、ドレイン領域上に接しかつ側面の一部
   が絶縁膜を介して、前記ゲート電極と接し、さらに、前
   記フィールド領域により自己整合的に分離され九前記ソ
   ース、ドレイン領域の不純物と同一導電型の不純物を含
   有する。・多結晶シリコン層とを含むことを特徴とする
   半導体装置。