JPS63291472A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する技術分野 本発明は、小形にして動作速度が速い半導体装置とその
製造方法に関するものである。

（２）従来の技術とその問題点 従来のこの種の半導体装置の一例を第１図に示す。第１
図は、半導体装置の断面図であり、ｌは単結晶半導体基
板、２は半導体装置間を横方向に電気的に絶縁するため
の絶縁膜、３はゲート絶縁膜、４はゲート電極、５はソ
ース領域、６はドレイン領域、７は配線間を電気的に絶
縁するための絶縁膜、８はソース電極、９はドレイン電
極である。

この様な構成では、半導体装置の寸法を小形化した場合
、単結晶半導体基板１Φ）とドレイン領域６（ｎ）との
境界に形成されているドレイン接合から広がる空乏層が
単結晶半導体基板１Φ）とソース領域５（ｎ）との境界
に形成されるソース接合に到達してドレイン・ソース間
に大電流が流れるいわゆるパンチスルー現象が生じる。

これを防止する方法は二つある。第一は、ゲート電極４
．ソート６Ｉ域５及びドレイン領域の近傍でこの空乏層
の拡がりに係わる能動領域の不純物濃度を高めることで
ある。しかしこの方法ではドレイン接合近傍の空乏層領
域の全体に亘って電界強度が高くなり、ホット・キャリ
アの発生確率の増大によってゲート絶縁膜３へのホット
・キャリア注入量が増加し、半導体装置の動作特性の劣
化が著しくなるという問題があった。第二は、ドレイン
接合の深さを浅くすることである。しかし単に単結晶半
導体基板１に不純物をイオン注入することにより製作す
る従来の方法では、抵抗値を下げるために多量の不純物
を導入する必要のあるドレイン接合の深さを０．２μｍ
以下にするのは至難の技である。また、リソグラフィ工
程において、ソース・ドレイン拡散層上のコンタクトホ
ールとゲート電極とのマスク合わせ余裕を設計基準に基
づいてとるため、製造する半導体装置の寸法を縮小する
と、コンタクト部分から導電チャネル端までの拡散層の
抵抗値が導電チャネルの抵抗値に対して相対的に無視で
きない値になる。そのため半導体装置の相互コンダクタ
ンスが劣化し、ゲート長を短くしたねりには動作速度が
速くならないという問題があった。

この様な背景から、従来の半導体装置では寸法の微細化
に限界があった。

上記の欠点を改善するために、新たに第２図に示すよう
な半導体装置が提案されている。第２図に於て、１１は
単結晶半導体基板、１２は半導体装置間を横方向に電気
的に絶縁するための絶縁膜、１３はゲート絶縁膜、１４
はゲート電極、１５はソース領域、１６はドレイン領域
、１７は配線間を電気的に絶縁するための絶縁膜、１８
はソース電極、１９はドレイン電極である。

第２図の半導体装置の例の場合には、第１図に示した半
導体装置に於て生じた問題点を改善できる構造となって
いる。しかし、ソース・ドレイン領域の主たる部分が単
結晶半導体基板１１の内部であるため、掘り込むゲート
領域の深さの制御が半導体装置の特性に直接反映される
。即ち、単結晶半導体基板１１の主面近傍に高濃度不純
物領域を予め形成したのちにゲート電極領域を掘ること
によって構造を形成する場合と、先にゲート電極領域を
掘ってから高濃度不純物領域を形成する場合のいずれも
、掘る深さと高不純物濃度領域の底面との整合を厳しく
採らなければ、設計した半導体装置の本来の動作特性を
実現できない。また、半導体装置の動作特性を最大限に
引き出すには、ゲート電極１４を形成する溝の側壁面が
単結晶半導体基板１１の主面と垂直の関係にすべきであ
り、この様な溝を形成するには、反応性イオンエツチン
グ法（ＲＩ　Ｅ法）を採用するほかはない。しかしなが
ら、この手法を採ったことによるドレイン接合のリーク
電流の異常増加等、エツチングに伴う半導体領域の結晶
欠陥が半導体装置に与える悪影響が近年問題になってい
る。

（３）発明の目的 本発明の目的は、接合の深さを制御しやすくして、単結
晶半導体基板の主面から０．２μｍ以下の深さの浅い接
合領域を形成すると共に、能動領域を縮小して集積回路
の動作特性を集積度を向上することができる半導体装置
とその製造方法を提供することにある。

（４）発明の構成 （４−１）発明の特徴と従来の技術とその差異本発明は
、この目的達成のために、単結晶半導体基板の主面上に
ゲート絶縁膜を介してゲート電極を配置し、且つ単結晶
半導体基板の主面よりも高い位置に主として多結晶或い
は非晶質半導体よりなる領域をゲート電極との間に絶縁
膜を介して配置してソース・ドレイン接合の深さを高精
度に制御してその深さを浅くし、またソース・ドレイン
として使用する半導体層の厚さとほぼ同じ厚さの絶縁膜
をその周辺に配置することにより能動領域の上部を平坦
化することを最も主要な特徴とする。

従来の技術とは、ソース・ドレイン領域の主たる部分を
単結晶半導体基板の主面よりも高い位置に配置し、単結
晶半導体基板を掘り込むことなくゲート電極を構成する
ことにより半導体装置の能動領域に結晶欠陥を発生させ
ないで半導体装置を構成しまた製造する点が異なる。

（４−２）実施例 以下本発明の実施例について詳細に説明する。

第３図は、本発明の一実施例を示す断面図である。２１
ａは半導体基板、２１ｂは絶縁物層、２１ｃは単結晶半
導体層（単結晶半導体基板）、２２は半導体装置間を横
方向に電気的に絶縁するための絶縁膜（第五の絶縁膜）
、２３はゲート絶縁膜（第一の絶縁膜）、２４ハケ−）
電極、２５ａ（第二）絶縁膜）、２５ｂ笈び２５Ｃ（第
三の絶縁物層群）はそれぞれ異なる材質の絶縁膜、２５
ｄはゲート電極とソース・ドレイン領域とを電気的に絶
縁するための絶縁膜の一つ（第四の絶縁膜）であり、２
６ａは多結晶或いは非晶質半導体からなるソース領域、
２６ｂは単結晶半導体層２１ｃ内に形成されたソース領
域、２７ａは多結晶或いは非晶質半導体からなるドレイ
ン領域、２７ｂは単結晶半導体Ｊｔｊｉ２１ｃ内に形成
されたドレイン領域、２８は配線間を電気的に絶縁する
ための絶縁膜である。ソース電極とドレイン電極は説明
を簡単にするために省略しである。

本発明の半導体装置の構造では、ソース、ドレインとし
てそれぞれ使用するソース領域２６ｂとドレイン領域２
７ｂを極めて浅くすることによってドレイン空乏層の広
がりを抑制し、寸法の微細化に伴うパンチスルーを防止
することが出来る。前記の単結晶半導体層２１ｃ上に形
成されたソース領域２６ｂとドレイン領域２７ｂを浅く
するには、それぞれ多結晶或いは非晶質半導体からなる
ソース領域２６ａとドレイン領域２７ａから不純物を固
相拡散すればよい。

次に本発明の半導体装置の製造方法の一実施例を第４図
を用いて説明する。第４図（ａ）〜（ｉ）のそれぞれに
於て上部の図は製造過程における半導体装置の断面図で
あり、下部の図は同半導体装置の平面図である。

先ず、半導体基板２１ａの内部にイオン注入法によって
、酸素イオンを所定のエネルギーでおよそ１０１１個／
ｄ打ち込んだ後、所定の温度で所定の時間熱処理するこ
とにより、一定の深さの処に一定の厚さの絶縁物２１ｂ
を形成する。これによって、半導体基板２１ａの上表面
近傍に絶縁物２１ｂにより分離された能動層となる単結
晶半導体基板２１ｃが形成されたことになる〔第４図（
ａ）〕。

次に、半導体装置の横方向の電気的な分離のために厚い
絶縁物ｊＷ２２を形成し、その後能動層（２１ｃ）上に
ゲート絶縁膜２３を形成する〔第４図（ｂ〕〕。

次に、ゲート絶縁膜２３上にゲート電極材料２４を堆積
し、このゲート電極材料２４上に絶縁膜２５ａ。

２５ｂ、２５ｃを順次形成する〔第４図（Ｃ）〕。

その後、絶縁膜２５ｃ上にゲート電極の平面構造寸法を
定めるレジスト・パタンを形成し、引き続いて例えばＲ
ＩＥ法等により、絶縁膜２５ｃ、２５ｂ。

２５ａをレジスト・パタンの平面形状に従ってエツチン
グし、更にゲート電極材料２４をエツチングしてゲート
電極２４を形成する〔第４図（ｄ）〕。

次に、少なくともゲート電極２４の露出側面に絶縁物層
２５ａ”を形成する〔第４図（ｅ）〕。

その後、少なくとも単結晶半導体基板２１ｃの主面側に
絶縁膜２９．３０を堆積する〔第４図（ｆ）〕。

次に、少なくともゲート電極２４の近傍の絶縁膜３０が
露出するようにレジスト・パタンを形成し、少な（とも
露出した絶縁膜３０をエツチングして絶縁膜２９を露出
させ、引続き露出した絶縁膜２９をエツチングして少な
くとも絶縁膜２５ａ、　２５ａ“、２５ｂ。

２５ｃを露出させる〔第４図〔−〕。

次に、少な（とも単結晶半導体基板２１ｃの主面側に絶
縁膜３１を堆積する〔第４図（５）〕。

その後例えば異方性プラズマ・エツチング法等により絶
縁膜３１をエツチングし、ゲート電極２４を構成する側
面のうち第一の絶縁膜２３に隣接せず且つ第三の絶縁膜
群２５ｂ、２５ｃに隣接する第二の絶縁膜２５ａの領域
に隣接しない側面に第二の絶縁膜２５ａ゛を介して位置
するように第四の絶縁膜２５ｄを形成する。引き続いて
能動層（２１ｃ）の上表面のうちソース領域及びドレイ
ン領域として使用する部分を露出させ、その後生なくと
も単結晶半導体基板２１ｃの主面側に多結晶或いは非晶
質半導体膜３２を堆積し、更に３２の上に例えば薄膜３
３として絶縁膜を形成する〔第４図（ｉ）〕。

次に、絶縁膜３３のうち一部をエツチングして、能動層
＜２１ｃ）の上表面のうちソース・ドレイン領域として
使用するために露出した部分の上に堆積した半導体層３
２のうちソース・ドレイン領域として使用する部分の上
部にのみに絶縁膜３３°として残し、その後薄膜３２の
うち一部をエツチングしてソース・ドレイン領域として
使用する部分２６ａ。

２７ａを残す〔第４図（ｊ）〕。

その後、例えばイオン注入法等により２６ａ、　２７ａ
内に不純物を導入し、当初比較的低温度のアニールによ
り不純物を２６ａ、２７ａ内にほぼ一様に拡散し、引き
続いて２６ａ、２７ａを拡散源として能動層（２１ｃ）
内に不純物を拡散し、ソース・ドレイン領域２６ｂ、２
７ｂを形成する〔第４図（ト）〕。

以上のように、本発明による半導体装置の製造方法は、 単結晶半導体基板２１ｃの主面上で第五の絶縁層２２に
より相互に分離された領域にゲート絶縁膜として用いら
れる第一の絶縁膜２３を形成する工程と〔第４図（ａ）
（ｂ）　）、 該第一の絶縁膜２３上に導電性のゲート電極膜２４を堆
積する工程と〔第４図（Ｃ）〕、 該ゲート電極膜２４上に第二の絶縁膜２５ａと第三の絶
縁膜群２５ｂ、２５ｃを順次形成する工程と〔第４図（
Ｃ）〕、 該ゲート電極膜２４と該第二の絶縁膜２５ａ及び該第三
の絶縁膜群２５ｂ、２５ｃを所定の形状に加工してゲー
ト電極２４を形成する工程と〔第４図（ｄ）〕、該加工
後に露出したゲート電極の側面に第二の絶縁膜２５８゛
を形成して第二の絶縁膜２５ａ、　２５ａ’　により該
ゲート電極２４を覆うようにする工程と〔第４図（ｅ）
〕、 該ゲート電極２４及びその周辺の能動領域以外の領域に
第六の絶縁膜群２９．３０を形成する工程と〔第４図（
ｆ）（（至）〕、 前記ゲート電極２４上の前記第二の絶縁膜２５ａの表面
のうち少なくとも該単結晶半導体基板２１ｃの主面側に
第四の絶縁膜３１　（２５ｄ）を形成する工程と〔第４
図山）〕、 該第四の絶縁膜３１　（２５ｄ）を異方性エツチングし
て前記ゲート電極２４の段差部の側壁に残す工程と〔第
４図（ｉ）〕、 該第四の絶縁膜２５ｄと前記第六の絶縁膜群２９゜３０
との間の前記第一の絶縁膜２３を除去して該単結晶半導
体基板の主面の一部を露出させる工程と〔第４図（ｉ）
〕、 該単結晶半導体基板の主面側に多結晶又は非晶質の半導
体からなる第一の導電薄膜３２を堆積する工程と〔第４
図（ｉ）］、 該第一の導電薄膜上に第七の薄膜３３を形成する工程と
〔第４図（ｉ）］、 該単結晶半導体基板上に存在する溝の内部のみに該第七
の薄膜３３”を選択的に残す工程と〔第４図（ｊ）〕、 該単結晶の半導体基板と接する領域近傍の該第一の導電
薄膜３２（２６ａ、　２７ａ）のみを残す工程と〔第４
図（ｊ）〕、 第一の導電膜２６ａ、２７ｂに不純物を導入してソース
領域２６ｂとドレイン領域２７ｂとを形成する工程〔第
４図（ト）〕とを含んでいる。

かかる工程の後、ソース・ドレイン領域２６ａ。

２７ａ上に相互配線用の金属材料を配置すれば半導体装
置を構成することができる。

（５）発明の効果 本発明によれば、以下の効果を得ることができる。

（ｉ）本発明の半導体装置においては、ソース・ドレイ
ン領域の一部（２６ａ、２７ａ）に半導体薄膜を用いて
いるので、ソース・ドレイン領域を半導体装置の能動領
域の外側に容易に引き出すことができる。そのため、従
来の半導体装置のように配線電極を接続するためのコン
タクト・ホールを能動領域の真上に設ける必要がない。

そのため、第４図（ト）に示した能動領域の幅りを従来
の約％に小形化することができ、集積回路の高密度化に
有利である。

（ｉｉ）（ｉ）に述べた同じ理由でソース・ドレイン領
域を縮小できるので、寄生容量を低減でき、動作速度の
高速化ができる。

（ｉｉｉ　）ゲート電極直下の能動領域をＲＩＥ法によ
り掘り込む必要がないので、半導体装置の動作特性の劣
化を引き起こさない。

【図面の簡単な説明】

第１図は従来の半導体装置の一例を示す断面図、第２図
は第１図の半導体装置を改良した装置の一例を示す断面
図、第３図は本発明の半導体装置の一実施例を示す断面
図、第４図は本発明の半導体装置の製造方法の一実施例
を説明するための断面図である。 １．１１・・・単結晶半導体基板、２．１２・・・絶縁
膜、３．１３・・・ゲート絶縁膜、　４，１４・・・ゲ
ート電極、５．１５・・・ソース領域、　６．１６・・
・ドレイン領域、７．１７・・・絶縁膜、　８，１８・
・・ソース電極、９．１９・・・ドレイン電極、　２１
ａ・・・半導体基板、２１ｂ・・・絶縁物層、　２１ｃ
・・・単結晶半導体層、２２・・・半導体装置間を横方
向に電機的に絶縁するための絶縁膜（第五の絶縁膜）、
２３・・・ゲート絶縁膜（第一の絶縁膜）、２４・・・
ゲート電極、２５ａ（第二の絶縁膜）、　２５ｂ及び２
５Ｃ（第三の絶縁膜群）・・・それぞれ異なる材質の絶
縁膜、２５８゛・・・絶縁膜層、２５ｄ・・・ゲート電
極とソース・ドレイン領域とを電気的に絶縁するための
絶縁膜（第四の絶縁膜）、２６ａ・・・多結晶或いは非
晶質半導体からなるソース領域、２６ｂ・・・単結晶半
導体層内に形成されたソース領域、２７ａ・・・多結晶
或いは非晶質半導体からなるドレイン領域、２７ｂ・・
・単結晶半導体層内に形成されたドレイン領域、２８・
・・配線間を電気的に絶縁するための絶縁膜、２９．３
０・・・第六の絶縁膜群、３１・・・第四の絶縁膜２５
ｄを形成する絶縁膜、３２・・・ソース領域とドレイン
領域を形成するための第一の導電薄膜、３３．３３’　
・・・第七の絶縁薄膜。

Claims (2)

【特許請求の範囲】
1. （１）単結晶半導体基板と、該単結晶半導体基板の主面
   上の第一の絶縁膜と、該第一の絶縁膜上のゲート電極と
   、該ゲート電極を覆う第二の絶縁膜と、該ゲート電極の
   上表面に位置する該第二の絶縁膜上の少なくとも一種類
   以上の絶縁物層からなる第三の絶縁物層群と、該ゲート
   電極を構成する側面のうち該第一の絶縁膜に隣接せず且
   つ該第三の絶縁膜に隣接する該第二の絶縁膜の領域に隣
   接しない側面に該第二の絶縁膜を介して位置する第四の
   絶縁膜と、該単結晶半導体基板の主面側において能動領
   域とゲート電極とを取り囲む第五の絶縁物層と、該第四
   の絶縁膜と該第五の絶縁物層の両者間にそれぞれ独立に
   該単結晶基板主面上に位置する多結晶或いは非晶質半導
   体からなるソース領域及びドレイン領域とを備えた半導
   体装置。
2. （２）単結晶半導体基板の主面上で第五の絶縁層により
   相互に分離された領域にゲート絶縁膜として用いられる
   第一の絶縁膜を形成する工程と、該第一の絶縁膜上に導
   電性のゲート電極膜を堆積する工程と、該ゲート電極膜
   上に第二の絶縁膜と第三の絶縁膜群を順次形成する工程
   と、該ゲート電極膜と該第二の絶縁膜及び該第三の絶縁
   膜群を所定の形状に加工してゲート電極を形成する工程
   と、該加工後に露出したゲート電極の側面に第二の絶縁
   膜を形成して第二の絶縁膜により該ゲート電極を覆うよ
   うにする工程と、該ゲート電極及びその周辺の能動領域
   以外の領域に第六の絶縁膜群を形成する工程と、前記ゲ
   ート電極上の前記第二の絶縁膜の表面のうち少なくとも
   該単結晶半導体基板の主面側に第四の絶縁膜を形成する
   工程と、該第四の絶縁膜を異方性エッチングして前記ゲ
   ート電極の段差部の側壁に残す工程と、該第四の絶縁膜
   と前記第六の絶縁膜群との間の前記第一の絶縁膜を除去
   して該単結晶半導体基板の主面の一部を露出させる工程
   と、該単結晶半導体基板の主面側に多結晶又は非晶質の
   半導体からなる第一の導電薄膜を堆積する工程と、該第
   一の導電薄膜上に第七の薄膜を形成する工程と、該単結
   晶半導体基板上に存在する溝の内部のみに該第七の薄膜
   を選択的に残す工程と、該単結晶の半導体基板と接する
   領域近傍の該第一の導電薄膜のみを残す工程と、第一の
   導電膜に不純物を導入してソース領域とドレイン領域と
   を形成する工程とを含む半導体装置の製造方法。