KR0178291B1 - 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 - Google Patents
횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR0178291B1 KR0178291B1 KR1019940028428A KR19940028428A KR0178291B1 KR 0178291 B1 KR0178291 B1 KR 0178291B1 KR 1019940028428 A KR1019940028428 A KR 1019940028428A KR 19940028428 A KR19940028428 A KR 19940028428A KR 0178291 B1 KR0178291 B1 KR 0178291B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- single crystal
- polycrystalline silicon
- bipolar transistor
- crystal substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 2
- 239000002019 doping agent Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 횡방향 고속 바이폴라 트랜지스터 및 그 제조방법에 관한 것으로, 횡방향으로 바이폴라 트랜지스터를 형성함으로써 칩면적을 감소시킬 수 있고, 종래의 종방향 소자에서와 같은 매립층과 에피텍셜층을 형성할 필요가 없으므로 공정결함을 줄일 수 있으며, 전극형성전에 전 웨이퍼의 표면을 평탄화 함으로써 금속의 피복성을 양호하게 하며, 다결정 실리콘을 직접 전극으로 사용하기 때문에 직렬저항을 감소시킬 뿐만 아니라 소자의 둘레가 산화막과 접하게 됨으로써 접합용량을 감소시켜 고속스위칭 특성을 얻을 수 있는 효과가 있다.
Description
제1도는 종래의 기술에 의한 수직방향 바이폴라 트랜지스터의 단면도.
제2도는 본 발명에 의한 횡방향 고속 바이폴라 트랜지스터의 실리콘 웨이퍼를 접합한 상태도.
제3도는 본 발명에 의한 횡방향 고속 바이폴라 트랜지스터의 접촉창을 연 상태도.
제4도는 본 발명에 의한 횡방향 고속 바이폴라 트랜지스터의 단면도.
제5도는 본 발명에 의한 횡방향 고속 바이폴라 트랜지스터의 평면도.
* 도면의 주요부분에 대한 부호의 설명
70 : 단결정기판 71a-71d : 산화막
72a, 72b : 다결정실리콘 73 : 절연막
74 : 금속장벽층 75 : 금속전극
76 : NPN 트랜지스터 77 : PNP 트랜지스터
본 발명은 바이폴라 트랜지스터 및 그의 제조방법에 관한 것으로, 특히 바이폴라 트랜지스터의 동작속도 및 집적도를 향상시키고 소비전력을 감소시키기 위한 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법에 관한 것이다.
최근들어 고도화된 정보화 시대에 부응하여 고속, 고집적 및 저전력소자의 필요성이 높아지고 있으며, 또한 컴퓨터·통신 기기등 정보처리 기기의 수요가 크게 증가하면서 이러한 수요를 만족하기 위해 자기정렬 방식의 기술을 이용한 미세화 기술과 접합용량과 확산용량을 극소화시킬 수 있는 산화막을 이용한 소자격리방법에 대한 연구가 활발히 진행되고 있다.
그러나 일반적으로 사용되고 있는 종래의 바이폴라 트랜지스터의 경우, 제1도에 도시한 바와같이 p형 반도체기판(1) 위에 소정의 두께로 산화막을 형성한 후 상기 산화막을 선택적으로 식각하여 매립 콜렉터(collector)의 확산개구부를 형성하며, 상기 확산개구부를 통해 안티몬과 같은 n+형 물질을 확산시켜 매몰층(3)을 형성한 다음 상기 산화막을 제거하고, 이어서, 상기 매몰층(3)이 형성된 구조물 전면에 n+형 에피텍셜층(5)을 성장시키고, 그 위에 다시 산화막(7)을 적층시킨 후 상기 산화막(7)을 선택적으로 식각하여 분리확산개구부를 형성하며, 상기 분리확산개구부를 통해 p+형 불순물을 확산시켜 인접셀과 분리시키기 위한 분리영역(9)을 형성하고, n+형 불순물을 깊게 확산시켜 콜렉터 영역(12)을 형성하며, 계속하여 상기 분리영역(9)이 형성된 구조물 위에 베이스 확산개구부를 형성하고, 이를 통해 p형 불순물을 확산시켜 베이스영역(11)을 형성한 후 다시 에미터 확산개구부를 형성하고, 이를 통해 n+형 불순물을 확산시켜 에미터 영역(13)을 형성한 다음 각 전극을 형성하기 위한 금속물질(15)을 증착시킨 후 패터닝하는 공정을 거쳐 제조되는데, 이 경우 수직방향으로 소자를 제조함으로써 소자의 구성이 표면으로 되어 면적이 커지게 되어 미세화가 어려우며, 에피텍셜 전단계에서 실리콘단차기울기에 의한 결정결함이 발생될 수 있고, 또한 표면에서 베이스, 에미터, 콜렉터, 접촉창들 사이의 거리가 필요하고 각 전극간의 간격도 필요하게 되므로, 전극 인출과 소자간을 분리하기 위한 분리영역에 의해 소자면적감소의 한계가 있으며, 접합용량과 선간용량이 커지게 되므로 동작속도가 느려지는 등 많은 문제점들이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점들을 해결하기 위하여, 그 구조가 횡방향이며, 소자 둘레에 실리콘산화막을 형성함으로써 미세화가 용이하며, 접촉창을 따로 만들 필요가 없게 하여 접촉창으로 인한 면적을 줄이고, 소비전력을 감소시키고 동작속도를 개선할 수 있는 횡방향 고속 바이폴라 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 상기 횡방향 고속 바이폴라 트랜지스터를 효과적으로 제조하기 위한 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 횡방향 고속 바이폴라 트랜지스터는 에미터, 베이스 및 콜렉터를 형성하기 위한 각각의 불순물 확산영역이 횡방향으로 배열됨과 동시에 상기 각각의 불순물 확산영역이 각각의 다결정실리콘 패턴과 접하는 제1소자와, 상기 제1소자와 다른 전도특성을 가지며, 산화막에 의해 상기 제1소자와 절연분리되는 제2소자를 포함하여 구성된 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 횡방향 고속 바이폴라 트랜지스터의 제조방법은 단결정기판을 식각하여 서로 일정간격을 갖는 다수의 트렌치를 형성한 후 상기 트렌치 내부에 소자간 절연분리를 위한 제1산화막을 성장시키는 공정과, 상기 제1산화막이 형성된 트렌치 내부를 제1다결정실리콘으로 채운 후 다른 기판과 접합하는 공정과, 상기 제1산화막으로 분리된 단결정기판의 일부영역에 상기 단결정기판과 다른 전도형을 가지는 불순물을 주입하는 공정과, 상기 불순물 주입 후 결과물 전면에 제2산화막, 절연막 및 제3산화막을 순차적으로 적층시키는 공정과, 상기 제2산화막, 절연막, 제3산화막을 선택적으로 식각하여 상기 제1다결정실리콘 및 제1산화막으로 절연분리되어 있는 양측 단결정기판의 중앙부와 상기 제1다결정실리콘층 상부에만 남도록 하는 공정과, 상기 식각된 제2산화막, 절연막, 제3산화막을 마스크로 하여 상기 절연분리되어 있는 양측 단결정 기판을 식각한 후 식각된 부분을 제2다결정실리콘에 각 소자에 적합한 전도형의 불순물을 주입하여 불순물 확산영역을 형성하는 공정을 포함하여 제조하는 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 바이폴라 트랜지스터를 형성하기 위해서, 먼저 제2도에 도시한 바와같이 한 장의 웨이퍼에는 트렌치(trench)기술을 이용하여 p형 단결정기판(70)을 식각한 후 소자간을 분리하기 위해 상기 트렌치 내측벽에 소정의 두께로 산화막(71a)을 성장시키고, 상기 내측벽에 산화막(71a)이 성장된 트렌치 내부는 다결정실리콘(72a)을 채운 다음 표면 연마기를 사용하여 표면을 평탄화시키며, 이어서 그 위에 다시 산화막(71b)을 성장시킨 후 다시 한 번 표면 연마기를 사용하여 산화막(71b)의 표면을 평탄화시킨다.
그리고 상기 단결정기판(70)을 SDB(Silicon Direct Bonding) 기술을 이용하여 다른 반도체기판과 접합시킨 후 윗부분의 표면을 표면연마기로 평탄화시키며, PNP 소자가 형성될 영역에 p형 불순물로서 인(P)을 주입하여 베이스 영역을 형성한다.
제3도에서는 상기와 같이 산화막(71a, 71b)으로 완전히 격리된 영역에 횡방향으로 에미터와 콜렉터를 형성하기 위해 산화막(71c)을 소정의 두께로 성장시킨 후 실리콘 질화막(Si3N4)과 같은 절연물질을 소정의 두께로 도포하여 절연막(73)을 형성하고, 상기 절연막(73)위에 다시 산화막(71d)을 형성한다.
이어서 상기 절연막(73)과 그 절연막(73) 양측의 산화막(71d, 71c)을 선택적으로 건식각하여 식각마스크를 형성하고 이를 적용, 트렌치 기술을 이용하여 에미터와 콜렉터 영역을 형성하기 위해 상기 다결정 실리콘(72)을 식각하여 식각되지 않고 남은 다결정실리콘(72a)에 의해 제2도의 트렌치내부가 둘로 나누어지도록 하며, 동시에 베이스의 접촉창부분을 식각하여 미스얼라인(misalin)을 방지한다.
제4도에서는 상기 제3도의 결과물 전면에 다결정실리콘(72b)을 채워넣고, npn 트랜지스터(76)를 형성할 영역에는 붕소이온을, pnp 트랜지스터(77)를 형성할 영역에는 인이온을 주입한 후 금속의 단차 피복성을 향상시키고 단락가능성을 완전히 배제하기 위해 표면 연마기로 표면을 평탄화시키고, 급속열공정을 실시하여 상기 다결정실리콘(72b)에 이온을 균일하게 분포하도록 하며 동시에 상기 주입된 이온들이 단결정실리콘속으로 확산되도록 하여 에미터 영역과 콜렉터 영역을 형성하고, 이때 상기 급속열공정에 의해 얕은 접합이 이루어진다.
이어서 금속장벽층(74)을 소정의 두께로 형성한 후 그 위에 알루미늄과 같은 금속물질을 증착시키고 사진식각법으로 식각하여 금속전극(75)을 형성하고 열처리하여 소결한다.
그리고 상기 방법에 의해 제조된 제5도의 횡방향 바이폴라 고속 트랜지스터의 평면을 살펴보면, 횡방향으로 배열된 에미터, 베이스 및 콜렉터를 형성하기 위한 각각의 불순물 확산영역과 상기 각각의 불순물 확산영역과 접하며 상호 절연분리된 다결정실리콘 패턴으로 이루어진 제1소자와, 상기 제1소자와 동일하게 구성된 제2소자가 상기 각각의 불순물 확산영역과 다결정실리콘 패턴이 상호 180°회전대칭된다.
이상에서와 같이 본 발명에 의하면 횡방향으로 바이폴라 트랜지스터를 형성함으로써 칩면적을 감소시킬 수 있고, 종래의 종방향 소자에서와 같은 매립층과 에피텍셜층을 형성할 필요가 없으므로 실리콘단차 기울기에 의한 결정결함 등의 공정결함을 줄일 수 있으며, 전극형성전에 전웨이퍼의 표면을 평탄화 함으로써 금속의 피복성을 양호하게 하며, 다결정실리콘을 직접 전극으로 사용하기 때문에 직렬저항을 감소시킬 뿐만 아니라 소자의 둘레가 산화막과 접하게 됨으로써 접합용량을 감소시켜 고속스위칭 특성을 얻을 수 있는 효과가 있다.
Claims (6)
- 에미터, 베이스 및 콜렉터를 형성하기 위한 각각의 불순물 확산영역이 횡방향으로 배열됨과 동시에 상기 각각의 불순물 확산영역이 각각의 다결정실리콘 패턴과 접하는 제1소자와, 상기 제1소자와 다른 전도특성을 가지며, 산화막에 의해 상기 제1소자와 절연분리되는 제2소자를 포함하여 구성된 것을 특징으로 하는 횡방향 고속 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 제1소자 및 제2소자는 상기 각각의 불순물 확산영역과 다결정실리콘 패턴이 상호 180°회전대칭되도록 구성된 것을 특징으로 하는 횡방향 고속 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 불순물 확산영역은 단결정실리콘으로 구성된 것을 특징으로 하는 횡방향 고속 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 베이스를 형성하기 위한 불순물 확산영역은 상기 에미터 및 콜렉터를 형성하기 위한 불순물 확산영역과 급속열공정에 의해 얕은 접합을 이루게 구성된 것을 특징으로 하는 횡방향 고속 바이폴라 트랜지스터.
- 단결정기판을 식각하여 다수의 트렌치를 형성한 후 상기 트렌치 내부에 소자간 절연분리를 위한 제1산화막을 성장시키는 공정과, 상기 제1산화막이 형성된 트렌치 내부를 제1다결정실리콘으로 채운 후 다른 기판과 접합하는 공정과, 상기 제1산화막으로 분리된 단결정기판의 일부영역에 상기 단결정기판과 다른 전도형을 가지는 불순물을 주입하는 공정과, 상기 불순물 주입 후 결과물 전면에 제2산화막, 절연막 및 제3산화막을 순차적으로 적층시키는 공정과, 상기 제2산화막, 절연막, 제3산화막을 선택적으로 식각하여 상기 제1다결정실리콘 및 제1산화막으로 절연분리되어 있는 양측 단결정기판의 중앙부와 상기 제1다결정실리콘층 상부에만 남도록 하는 공정과, 상기 식각된 제2산화막, 절연막, 제3산화막을 마스크로 하여 상기 절연분리되어 있는 양측 단결정 기판을 식각한 후 식각된 부분을 제2다결정실리콘으로 채우는 공정과, 상기 절연분리되어 있는 양측 제2다결정실리콘에 각 소자에 적합한 전도형의 불순물을 주입하여 불순물 확산영역을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 횡방향 고속 바이폴라 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 절연분리되어 있는 제2다결정실리콘에 불순물을 주입하는 불순물확산 영역을 형성하는 공정은, 상기 최초 단결정기판과 다른 불순물이 주입되어 있는 영역을 식각한 후 채워진 제2다결정실리콘에는 상기 최초 단결정실리콘과 동일한 전도형을 갖는 불순물을 주입하여 급속열처리하고, 다른 단결정기판 영역을 식각한 후 채워진 제2다결정실리콘에는 상기 최초 단결정기판과 다른 전도형을 갖는 불순물을 주입하여 급속열처리하는 공정을 포함하여 이루어진 것을 특징으로 하는 횡방향 고속 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028428A KR0178291B1 (ko) | 1994-10-31 | 1994-10-31 | 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028428A KR0178291B1 (ko) | 1994-10-31 | 1994-10-31 | 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015944A KR960015944A (ko) | 1996-05-22 |
| KR0178291B1 true KR0178291B1 (ko) | 1999-03-20 |
Family
ID=19396759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940028428A KR0178291B1 (ko) | 1994-10-31 | 1994-10-31 | 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0178291B1 (ko) |
-
1994
- 1994-10-31 KR KR1019940028428A patent/KR0178291B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015944A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295063B1 (ko) | 트렌치게이트구조의전력반도체장치및그제조방법 | |
| JP2000196103A (ja) | Ｓｏｉ素子及びその製造方法 | |
| JPS62219943A (ja) | 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法 | |
| JP2002170955A (ja) | 半導体装置およびその製造方法 | |
| JP3559050B2 (ja) | 積層半導体構造製造方法 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| KR19990071491A (ko) | 적어도 하나 이상의 mos 트랜지스터를 가진 집적 회로장치를 제조하기 위한 방법 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| KR100311842B1 (ko) | 컨택트 형성 방법 및 반도체 장치 | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| KR0178291B1 (ko) | 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 | |
| CA1205577A (en) | Semiconductor device | |
| KR100774114B1 (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| CN116190227B (zh) | 一种igbt芯片制备方法和igbt芯片 | |
| KR100385655B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| CN100502045C (zh) | 半导体器件及其制造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| KR100250098B1 (ko) | 아이솔레이션영역 및 그형성방법 | |
| KR0168016B1 (ko) | 고속 바이-시모스 반도체 및 그 제조 방법 | |
| KR950008252B1 (ko) | 바이폴라 소자의 제조방법 | |
| KR100405450B1 (ko) | 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법 | |
| KR100200080B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR940007462B1 (ko) | 의사 soi 반도체장치 및 그 제조방법. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |