CN116190227B - 一种igbt芯片制备方法和igbt芯片 - Google Patents

一种igbt芯片制备方法和igbt芯片 Download PDF

Info

Publication number
CN116190227B
CN116190227B CN202310467252.4A CN202310467252A CN116190227B CN 116190227 B CN116190227 B CN 116190227B CN 202310467252 A CN202310467252 A CN 202310467252A CN 116190227 B CN116190227 B CN 116190227B
Authority
CN
China
Prior art keywords
silicon
layer
region
groove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310467252.4A
Other languages
English (en)
Other versions
CN116190227A (zh
Inventor
吴振兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Beiyinkai Microelectronics Co ltd
Original Assignee
Beijing Beiyinkai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Beiyinkai Microelectronics Co ltd filed Critical Beijing Beiyinkai Microelectronics Co ltd
Priority to CN202310467252.4A priority Critical patent/CN116190227B/zh
Publication of CN116190227A publication Critical patent/CN116190227A/zh
Application granted granted Critical
Publication of CN116190227B publication Critical patent/CN116190227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种IGBT芯片的制备方法和IGBT芯片。该制备方法包括：硅基衬底制备；在硅基衬底上形成P型终端区和有源区，使有源区与终端区氧化隔离；在有源区中形成多晶硅沟槽‑栅极/源极金属直接连接的栅极/源极；进行至少一次钝化操作；对硅基衬底的背面进行研磨减薄，然后依次形成N型FS层和P+层以及集电极。该IGBT芯片为该方法制得。本发明通过将金属层直接与多晶硅连接，去除了表面多晶硅汇流条，减少了芯片表面大面积的多晶硅栅极总线的排布，使得芯片表面不产生层与层之间的台阶交叠爬坡，微填充问题彻底解决，可靠性和芯片利用效率大幅提高。

Description

一种IGBT芯片制备方法和IGBT芯片
技术领域
本发明涉及功率器件领域，具体涉及一种IGBT芯片的制备方法及该制备方法制得的IGBT芯片。
背景技术
IGBT技术发展至今Trench+FS型器件已经发展成为主流。
FS（FieldStop）型指的是IGBT背面结构，即一个由N-P+结形成的场截止结构。一般是以具有基础掺杂浓度的N-型区熔单晶硅片为衬底，在进行背面工艺时，首先需将衬底减得很薄，使FS层能够截止正面P+N-结形成的电场，以达到薄片能够保证耐压的作用。FS型功率半导体器件对衬底的减薄厚度要求可谓是极为苛刻。比如说600V-1200V FS型IGBT要求厚度为60um-120um, 跟纸张的厚度差不多，减薄后在后续的工艺过程中极易出现碎片和翘曲等工艺风险。FS层可以通过单次或多次离子注入并进行高温退火深扩散形成，也可以通过质子注入并低温退火的方法形成。FS型功率半导体器件具有更低的导通压降和更快的开关频率。FS层使得功率半导体芯片可以做得更薄，因此可以获得较低的导通压降；也由于FS层对衬底载流子的复合作用和对电场的缓冲作用使得功率器件关断时会有更快的关断速度。
IGBT正面的Trench（沟槽栅）结构，是区别于Planar（平面栅）结构的存在，Trench结构使得IGBT的导通沟道方向从水平变成垂直流动，这使得相同的芯片面积内可以放得下更多的原胞，也就是说原胞密度大大增加，同样的芯片面积下，Trench结构器件比Planar结构导通的电流更大。
本发明最接近上述描述的以Trench+FS为技术特点的IGBT芯片制备工艺，业界有将其称为第4代IGBT技术。但是目前业界对于600V-1200VIGBT中Trench+FS的实现往往通过外延型衬底片中的外延层突变结来实现FS；也有的用区熔单晶硅衬底片，但由于减薄能力有限且无法实现FS层，其实实质上是一种NPT技术，因此，存在如下多个问题。
问题1.现有技术Trench结构比较粗放，元胞的基本单元大小也就是Trench间隔大概为6um-18um,由于工艺和版图设计规则限制，已经很难将其继续减小，也就是说芯片的电流密度难以继续提高。
问题2.由于对于100um以内的减薄厚度,现有技术在超薄片形成上存在很高难度。由于Si材料的性质，将wafer研磨到100um以内后，Si材料将产生自然翘曲，特别是经过一些热过程后，翘曲会变得更加严重，导致后续工艺无法进行。而且硅片需要一些翻转等工艺过程容易导致硅片碎片等。
问题3.FS层实现困难，高压器件的FS层可以在较厚的衬底上优先进行背面工艺，采用N型离子如P(磷)注入然后用高温长时间退火工艺推结形成一定厚度的N型层。然而对于600V-1200VIGBT，这种方法便行不通了。一方面，600V-1200VIGBT要形成能够有效截止电场的FS层，芯片厚度需控制在60-120um,优先进行背面工艺需要先行将芯片减到极薄，然后再进行一系列复杂的正面工艺，显然是行不通的。另一方面，即便是能够做到减薄及注入，超薄片也不适合放在炉管中进行高温长时间推结，这样必然会使芯片翘曲变得极其严重。
问题4.大电流芯片制备难度大，因为现有超薄片技术实现门槛比较高，容易导致翘曲碎片等种种工艺问题。随着芯片面积增大，成品率也会快速下降，芯片的制备难度也会变得很大。
问题5.传统IGBT芯片制备工艺中，正面工艺的形成过程中，需要在芯片表面形成多晶硅栅极总线及其在芯片表面的布线与连接，然后再通过氧化工艺和钝化工艺形成栅极保护层并形成与源极的电气隔离层。这样在工艺层面上必然会形成层与层之间的互相交叠、覆盖、填充。由于各层的厚度不一，层与层之间产生的交叠会产生一定的高度差，或者说台阶。台阶的填充很容易形成空洞等缺陷。这些微小的缺陷会使芯片在工作时产生微小的漏电流等。使IGBT的可靠性难以进一步提高。
问题6.集成栅极电阻的可调范围比较窄。栅极电阻一般通过密集的多晶硅串并联形成。由于现有工艺槽栅间距比较大，在一定大小的空间内进行版图布局，形成的集成栅极电阻数值可调范围比较有限，想要形成更大可调范围的栅极电阻是很困难的。
发明内容
本发明的目的是提供一种IGBT芯片的制备方法及该制备方法制得的IGBT芯片，以克服现有技术中存在的上述诸多不足，简化工艺、提高芯片利用效率。
为实现上述发明目的，本发明的技术方案如下：
本发明的第一方面提供了一种IGBT芯片的制备方法，包括如下步骤：
硅基衬底制备；
在硅基衬底上形成P型终端区；
在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离；
在所述有源区中形成多晶硅沟槽-栅极/源极金属直接连接的栅极/源极；
进行至少一次钝化操作；
对所述硅基衬底的背面进行研磨减薄；
在所述硅基衬底的背面依次形成N型FS层和P+层；
在所述硅基衬底的背面形成集电极。
进一步的，所述硅基衬底制备的步骤包括：
选择N-型区熔单晶硅衬底作为所述硅基衬底，厚度为300-500um；
对所述硅基衬底的表面依次进行氧化和腐蚀操作：采用湿法氧化工艺在表面形成一层氧化层；
采用湿法腐蚀工艺将所述氧化层去除；
清洗所述硅基衬底。
进一步的，所述在硅基衬底上形成P型终端区的步骤包括：
P型终端环注入：在衬底表面淀积一层光刻胶；采用P型终端环掩膜板作光刻板，曝光光刻胶形成注入窗口；注入B离子，注入剂量为1e12-5e15cm-2；
P型终端环推结：将衬底置于高温炉管中进行高温退火、推结；高温退火的温度为1050℃-1200℃，时间为30min-600min。
进一步的，所述在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离的步骤包括：
在衬底的表面通过热CVD方法生成氮化硅层,采用有源区掩膜板光刻氮化硅层，以形成覆盖衬底表面的氮化硅光刻图案；
利用氮化硅层为掩膜进行湿法氧化工艺，在氮化硅层被刻蚀掉的区域形成氧化层，氧化层深入到硅基衬底表面以内；氧化层的厚度为1-2um,氧化层深入衬底表面的厚度为0.5-1um；该氧化层覆盖终端区环与环之间、有源区与终端区的过渡区。
进一步的，所述在所述有源区中形成多晶硅沟槽-栅极/源极金属直接连接的栅极/源极的步骤包括：
在硅基衬底表面形成P型掺杂的P阱区域；
在硅基衬底上刻蚀梳齿状的沟槽；
在沟槽表面上形成氧化层，并在沟槽中淀积多晶硅，使得多晶硅材料填满所述沟槽；
在间隔沟槽周围形成N型掺杂的N阱区域；
淀积一层钝化层；在紧邻N阱区域的硅基衬底上形成第一微沟槽区域；在沟槽中形成第二微沟槽区域；
蒸镀或溅射金属层，使得金属层填充所述第一、第二微沟槽区域并均匀覆盖在整个表面；
刻蚀所述金属层形成栅极和源极的金属布线，部分所述第二微沟槽区域中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的栅极；部分所述第一微沟槽区域以及部分所述第二微沟槽区域中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的源极。
进一步的，所述在硅基衬底上刻蚀梳齿状的沟槽包括：
采用激光刻蚀工艺在硅基衬底上刻蚀出梳齿状的沟槽；沟槽的宽度为0.4um-0.6um,深度为3um-5um，沟槽的间距为0.6um-1um。
进一步的，所述在沟槽表面上形成氧化层，并在沟槽中淀积多晶硅，使得多晶硅材料填满所述沟槽的步骤包括：
形成覆盖在沟槽表面和硅基衬底上的氧化层；
淀积多晶硅层,使多晶硅材料填满沟槽，并覆盖硅基衬底表面；
采用正面研磨工艺，清除覆盖在硅基衬底上的多晶硅层以及氧化层。
进一步的，形成氧化层的氧化工艺的温度为1050℃-1175℃,时间30min-60min;形成的氧化层的厚度为70nm-150nm;
多晶硅层的厚度为0.8um-1.2um,多晶硅材料的电阻率为8-15欧姆·厘米。
进一步的，所述在间隔沟槽周围形成N型掺杂的N阱区域的步骤包括：
涂覆一层光刻胶覆盖整个硅基衬底表面,并采用N型区注入光刻板曝光所述光刻胶，形成N型区注入窗口；
通过所述N型区注入窗口，注入N型掺杂杂质；
去除所述光刻胶，衬底表面形成N型掺杂层，经过后续退火后，N型掺杂层向衬底内部扩散并形成所述N阱区域；
其中，所述N型掺杂杂质的注入剂量为5e14-1e16cm-2。
进一步的，所述淀积一层钝化层；在沟槽中形成第一微沟槽区域；在紧邻N阱区域的硅基衬底上形成第二微沟槽区域的步骤包括：
采用淀积工艺淀积一层钝化层，所述钝化层为二氧化硅层,厚度为0.8um-1.5um;
涂覆一层通孔刻蚀光刻胶，使其覆盖整个硅基衬底的表面,并采用通孔掩膜板曝光该通孔刻蚀光刻胶形成刻蚀窗口;
采用各向异性刻蚀方法刻蚀掉暴露于刻蚀窗口的硅基衬底上的钝化层，以及继续刻蚀一定厚度的硅基衬底，形成所述第一微沟槽区域；
采用各向异性刻蚀方法刻蚀掉暴露于刻蚀窗口的沟槽上的钝化层，以及继续刻蚀一定厚度的沟槽，形成所述第二微沟槽区域；
在微沟槽区域中注入P型杂质；去除通孔刻蚀光刻胶；
进行所述第一微沟槽区域和第二微沟槽区域的回流退火。
进一步的，所述回流退火的温度为900℃-950℃，时间为30min-90min。
进一步的，所述进行至少一次钝化操作的步骤包括：
第一次钝化，在栅极/源极金属上覆盖一层钝化层；
钝化层刻蚀，刻蚀出栅极PAD以及源极PAD的引线键合区域；
第二次钝化，在栅极/源极金属上继续覆盖一层钝化层，
钝化层刻蚀，刻蚀出栅极PAD以及源极PAD的引线键合区域。
进一步的，所述在所述硅基衬底的背面依次形成N型FS层和P+层的步骤包括：
FS层注入：在硅基衬底的背面通过氢离子注入工艺，进行单次或多次氢离子注入，将氢离子注入到减薄后的衬底背面区域，注入剂量为1e12-1e14cm-2，注入能量为100kev-1Mev，在衬底背面深度为3um-5um内形成施主缺陷.
P+层注入：在衬底背面注入B离子，形成背面P+层掺杂；注入剂量为1e13-1e14cm-2,能量为50kev-100kev；
激光退火激活FS层N型杂质与背面P型杂质，形成N型FS层和P+层；其中退火温度为400℃-450℃，退火时间30min-60min。
本发明的第二方面提供了一种IGBT芯片，包括硅基衬底；
所述硅基衬底上形成有P型终端区和有源区，所述P型终端区和有源区之间氧化隔离；
所述有源区中形成有多晶硅沟槽-栅极/源极金属直接连接的栅极/源极；
所述硅基衬底的背面依次形成有N型FS层和P+层以及集电极。
进一步的，所述有源区中形成有多晶硅沟槽-栅极/源极金属直接连接的栅极/源极，包括：
在有源区中：
所述硅基衬底表面形成有P型掺杂的P阱区域；
所述硅基衬底上刻蚀有梳齿状的沟槽;
所述沟槽表面上形成有氧化层，沟槽中填充有多晶硅；
间隔沟槽周围形成有N型掺杂的N阱区域；
还包括钝化层，形成在所述硅基衬底和沟槽表面上；在紧邻N阱区域的硅基衬底上形成有第一微沟槽区域；在沟槽中形成有第二微沟槽区域；
还包括金属层，所述金属层填充所述第一、第二微沟槽区域并覆盖在部分表面；部分所述第二微沟槽区域中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的栅极；部分所述第一微沟槽区域以及部分所述第二微沟槽区域中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的源极。
综上所述，本发明提供了一种IGBT芯片的制备方法和IGBT芯片，该方法包括步骤：硅基衬底制备；在硅基衬底上形成P型终端区；在硅基衬底上形成有源区，使有源区与终端区氧化隔离；在有源区中形成多晶硅沟槽-栅极/源极金属直接连接的栅极/源极；进行至少一次钝化操作；对硅基衬底的背面进行研磨减薄；在硅基衬底的背面依次形成N型FS层和P+层以及集电极。该IGBT芯片为该方法制得。本发明通过将金属层直接与多晶硅连接，减少了芯片表面大面积的多晶硅栅极总线的排布，使得芯片表面不产生层与层之间的台阶交叠爬坡，微填充问题彻底解决，可靠性大幅提高；芯片将多晶硅沟槽---多晶硅总线---栅极金属的三级互联的形式，变成多晶硅沟槽---栅极金属二级互联的形式，去除了表面多晶硅汇流条，工艺大大简化，使得芯片利用效率大幅提高。
与现有技术相比，本发明的有益效果在于：
1.芯片表面没有了大面积的多晶硅栅极总线的排布，能够节省下来10%-20%的空间进行原胞区排布，使得芯片表面空间的应用效率显著提高；
2.将原有技术多晶硅Trench---多晶硅总线---栅极金属的三级互联的形式，变成多晶硅Trench---栅极金属直接互联的形式。金属的电导率显著高于多晶硅材料，因此栅极金属走线产生的寄生电阻和电感很小。因此栅极信号损失很小，距离栅极PAD远端的原胞也能保证很好的开启效果。
3.芯片表面的栅极结构与传统结构相比有了很大变化。密集的微型栅极排布使得芯片内的元胞密度实现了大幅提升。微型栅极的宽度降低到0.4um-0.6um,间距为0.8um-1um;而传统结构的栅极宽度为1-1.5um,间距3um以上；这样直接将元胞密度提升2-3倍，带来芯片电流密度的直接大幅提升。
4.在工艺上，采用了正面研磨工艺与LOCOS氧化工艺相结合的形式。将覆盖在芯片表面的多晶硅材料和氧化层台阶去除干净，并且研磨的光滑平整。而在终端区内的终端环之间、源极区与栅极区之间、有源区与其它区的过渡区内都有嵌入到衬底内部的氧化层存在，已达到电气隔离的作用。并能够与后续工艺完美结合。
经过后续的氧化层淀积等工艺后芯片表面依然光滑平整。不会在结构表面形成台阶与填充缺陷问题。解决了传统技术的可靠性问题。传统工艺中因存在多晶硅层而存在刻蚀台阶，在后续的氧化工艺中也会形成氧化层的台阶，在界面拐角等微小的地方可能会形成填充缺陷；在多晶硅层的上表面拐角处氧化层也需要完全包裹多晶硅，容易引起裂缝等应力问题，总之传统结构可能造成各种可靠性问题。
5.本发明的方法只需要用到4个高温炉管工艺（终端退火、有源区氧化、栅极氧化层退火、通孔回流退火），将工艺流程大大简化以防止繁琐的工艺过程频繁移动薄片晶圆导致碎片和翘曲等风险。降低芯片制备综合成本的同时使得芯片制备效率大大提高。传统工艺中的高温炉管退火工艺至少需要8-9次（场氧化、终端退火、有源区场氧化、栅极氧化层、P阱推进、N阱推进、P+注入退火、BPTEOS质密退火、孔回流退火等）。
6.本发明通过特殊研磨工艺实现了60um-120um超薄片的减薄，同时避免了传统工艺整体研磨减薄带来的极大碎片翘曲等工艺问题。
7.本发明通过在超薄片背面将高能氢离子注入到硅衬底内，能够形成施主缺陷，且能够实现较深的注入深度，在较低温度下便能顺利激活施主杂质，能够在超薄片上形成有效的FS层，且避免了高温推结工艺。解决了传统工艺必须长时间高温推结才能形成有效FS层的工艺难点。
8.由于本发明工艺的晶圆解决了翘曲、碎片、表面填充缺陷等等一系列传统工艺难以克服的问题，使得芯片的可靠性大幅提高。采用本工艺流程制备的IGBT芯片能够满足对可靠性要求苛刻的汽车级应用环境。
9.传统工艺由于存在上述一些列可靠性隐患，不适用100A以上大电流芯片的开发。本发明的工艺流程克服了传统工艺上的缺点，完全适用于大电流芯片的开发，100A-350A芯片的成品率和可靠性都非常高。
10.本发明工艺流程中，可在Trench里的多晶硅通过通孔直接连接金属电极形成栅极Trench和源极Trench。在源极金属区域开孔，就能连接至芯片的源极；在栅极金属区域开孔，就能直接连接至栅极。也就是说，芯片表面的每条Trench变得相互独立，给芯片设计提供了巨大的灵活性和便利性。芯片设计人员可以根据参数需要灵活定义每条Trench是连接到源极，还是连接到栅极。源极Trench因为与源极金属短接，在器件开通时是0点位，源极Trench的氧化层对输入电容几乎没有任何贡献。这样避免了输入电容明显增加。
传统工艺中由于所有Trench必须全部接入栅极，导致如果增加了trench密度，输入电容必然会成倍的增加，最终使得芯片驱动变得十分困难，比如需要增加驱动芯片的驱动功率使得驱动电路的成本大幅提高。
11.本发明中采用高密度微型Trench带来的另一个好处就是可以使得集成在芯片内部的栅极电阻可调范围至少提高3倍。即是说，可以根据应用需要几乎可以在芯片内设计0欧-数十欧姆区间的任意集成栅极电阻值。
12.双钝化层的应用，使得芯片能够最大程度的减少可动离子的污染减小漏电流提高可靠性。
附图说明
图1为本发明实施例IGBT制备方法的流程示意图；
图2是本发明实施例硅基衬底制备的结构示意图；
图3是本发明实施例在硅基衬底上形成P型终端区的结构示意图；
图4是本发明实施例在硅基衬底上形成有源区和氧化隔离的结构示意图；
图5是本发明实施例IGBT制备方法的流程示意图；
图6（a）为注入P型掺杂杂质示意图；
图6（b）为刻蚀沟槽示意图；
图6（c）为淀积多晶硅示意图；
图6（d）为在间隔沟槽周围形成N型掺杂的N阱区域的示意图；
图6（e）为形成微沟槽区域示意图；
图6（f）为形成金属层示意图；
图6（g）为刻蚀金属层示意图；
图7是本发明实施例形成有源区的结构示意图；
图8是本发明实施例形成沟槽的结构示意图；
图9（a）为形成氧化层示意图；
图9（b）为淀积多晶硅层示意图；
图9（c）为研磨后的示意图；
图10是本发明实施例清除多晶硅层和部分氧化层的结构示意图；
图11（a）为涂覆光刻胶示意图；
图11（b）为形成N型区注入窗口示意图；
图11（c）为注入N型掺杂杂质示意图；
图11（d）为去除光刻胶示意图；
图12（a）为淀积钝化层示意图；
图12（b）为涂覆通孔刻蚀光刻胶示意图；
图12（c）为曝光通孔刻蚀光刻胶示意图；
图12（d）为形成微沟槽区域示意图；
图12（e）为去除通孔刻蚀光刻胶示意图；
图13是本发明实施例形成钝化操作后的结构示意图；
图14是本发明实施例对硅基衬底背面进行研磨减薄后的结构示意图；
图15是本发明实施例寄生电容的示意图。
附图标记：1为N型掺杂的硅基衬底；2为P阱掺杂区域；3为氧化层；4为多晶硅层；5为光刻胶；6为N阱区域；7为SiO2钝化层；8通孔刻蚀光刻胶；9为第一微沟槽区域；10为第二微沟槽区域；11为金属层；12为栅极；13为源极；40为有源区；41为氧化层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
技术术语：
热退火：离子注入后将硅片放到高温炉中退火，已达到激活载流子，修复缺陷和推阱的作用。
IGBT：绝缘栅型双极晶体管的首字母简称，一种压控型功率器件，作为高压开关被普遍应用。
栅极、源极（也称发射极）：IGBT器件有三个电极，栅极，发射极，集电极。其中栅极和发射极通过正面工艺形成，集电极通过背面工艺形成。
沟槽（Trench）：沟槽栅结构的IGBT和MOSFET等通过在衬底表面刻蚀出梳齿状沟槽，来形成正面原胞结构和纵向导电沟道。
本发明的第一方面提供了一种IGBT芯片的制备方法，如图1所示，包括如下步骤：
步骤S100：硅基衬底制备。如图2所示，选择N-型区熔单晶硅衬底，厚度300-500um。将衬底表面进行一次氧化与腐蚀，经过湿法氧化工艺在衬底表面形成一层1um左右的氧化层，并经过湿法腐蚀工艺将该层氧化层去除，并清洗，以达到让硅片表面更光滑平整和去除衬底表面缺陷的目的。
步骤S200：在硅基衬底上形成P型终端区，如图3所示，包括P型终端环注入和P型终端环推结。
步骤S210：P型终端环注入：在衬底表面淀积一层光刻胶；应用P型终端环掩膜板作光刻板，曝光光刻胶形成注入窗口；注入B离子，注入剂量为1e12-5e15cm-2；终端环结构可以为VLD、JTE、场环场板终端等结构。
步骤S220：P型终端环推结：将衬底置于高温炉管中进行高温退火，推结。退火温度为1050℃-1200℃，时间为30min-600min。
步骤S300：在硅基衬底上形成有源区40，使所述有源区与终端区氧化隔离，如图4所示。采用LOCOS氧化工艺，形成一层深入到硅表面以下的一层氧化层41；氧化层厚度为1-2um,氧化层深入衬底表面厚度为0.5-1um。该氧化层覆盖终端区环与环之间、有源区与终端区的过渡区、源极与栅极之间的过渡区等。
具体工艺步骤为：
步骤S310：在衬底上通过热CVD方法生成一层氮化硅（Si3N4）薄膜,采用有源区掩膜板光刻氮化硅层，以形成覆盖衬底表面的氮化硅光刻图案；
步骤S320：进而利用氮化硅层为掩膜，进行高温湿法氧化工艺，在氮化硅被刻蚀掉的区域形成一层氧化层，氧化层厚度为1.5um-3um,氧化层的边缘呈鸟嘴状，并深入到硅衬底表面以内。炉管温度为1000℃-1175℃，时间360min-900min。温度越高生长氧化层速度越快，需要的时间就相应更短。
此步工艺与传统FOX工艺有差别，为了配合后面表面研磨工艺，研磨后衬底表面依然有氧化层隔离区域。如果采用FOX工艺，研磨后，衬底表面将没有任何氧化层存在，导致后续工艺无法进行。
步骤S400：在有源区中形成多晶硅沟槽-栅极/源极金属直接连接的栅极/源极，其中，栅极/源极表示栅极或源极的含义。图6（a）-图6（g）示出了本发明实施例IGBT制备方法的结构示意图，如图5和图6（a）-图6（g）所示，具体包括如下步骤：
步骤S410：在有源区的硅基衬底1表面形成P型掺杂的P阱区域2。如图6（a）所示，利用上步形成的氧化层为掩膜给有源区注入B、BF2等P型掺杂杂质，并经过退火形成有源区P型掺杂的P阱区；P型杂质的注入剂量为1e13-1e14cm-2；去除有源区光刻胶，整体结构如图7所示。
有源区退火，此处省去P+有源区退火的工艺步骤，以节省成本，提高效率。
步骤S420：在硅基衬底1上刻蚀梳齿状的沟槽。如图6（b）所示。采用激光刻蚀工艺在硅基衬底1上有源区内刻蚀出梳齿状的密集微型沟槽排布，沟槽的宽度为0.4um-0.6um，深度为3um-5um，沟槽的间距为0.6um-1um。整体结构如图8所示。此处与传统工艺差别较大，密集的微型栅极排布大大提高了器件的电流密度。
步骤S430：在沟槽表面上形成氧化层3，并在沟槽中淀积多晶硅4，使得多晶硅材料填满所述沟槽，如图6（c）所示。
具体的，图9（a）-图9（c）示出了本发明实施例形成氧化层的流程结构示意图，如图9（a）-图9（c）所示，包括如下步骤：
步骤S431：采用牺牲氧化工艺与干氧氧化工艺形成覆盖在沟槽表面和硅基衬底1上的氧化层3，如图9（a）所示；形成氧化层3的氧化工艺的温度为1050℃-1175℃,时间30min-60min;形成的氧化层的厚度为70nm-150nm。此处利用栅极氧化层的高温过程同时进行P阱推结，推结深度3-4um。
步骤S432：淀积多晶硅层4,使多晶硅材料填满沟槽，并覆盖硅基衬底1表面，如图9（b）所示。多晶硅材料采用原位掺杂，以使其具有最低的电阻率形成良好的导电特性。多晶硅材料淀积的厚度为0.8um-1.2um,电阻率为8-15欧姆·厘米。
步骤S433：采用正面研磨工艺，清除覆盖在硅基衬底1上的多晶硅层，同时清除覆盖在衬底表面高出硅基衬底平面以上部分的氧化层（二氧化硅层）；硅基衬底平面以下部分的氧化层得到保留，形成终端环之间、源极与栅极之间、有源区与终端区之间的过渡区之间的电气隔离。整体结构如图10所示。
此时，整个衬底表面变得光滑平整，消除了衬底以上的氧化层、多晶硅层等形成的台阶与高度差，同时也避免了后续淀积、氧化等工艺因高度差和填充缺陷等可靠性问题以及氧化层3，如图9（c）所示。
本发明采用正面研磨工艺与LOCOS氧化工艺相结合的形式，将覆盖在芯片表面的多晶硅材料和氧化层台阶去除干净，并且研磨的光滑平整。而在终端区内的终端环之间、源极区与栅极区之间、有源区与其它区的过渡区内都有嵌入到衬底内部的氧化层存在，已达到电气隔离的作用，并能够与后续工艺完美结合。
由上述步骤431-433，形成氧化层3和多晶硅层4。
步骤S440：在间隔沟槽周围形成N型掺杂的N阱区域6，如图6（d）所示。具体的，图11(a)-图11(d)示出了本发明实施例形成N阱区域的流程结构示意图，如图11(a)-图11(d)所示，包括如下步骤：
步骤S441：涂覆一层光刻胶5覆盖整个硅基衬底1表面，如图11（a）所示，并采用N型区注入光刻板曝光所述光刻胶5，形成N型区注入窗口，如图11（b）所示。
步骤S442：通过所述N型区注入窗口，注入磷P，砷As等N型掺杂杂质，如图11（c）所示；N型掺杂杂质的注入剂量为5e14-1e16cm-2。
步骤S443：去除所述光刻胶5，形成所述N阱区域6，如图11（d）所示。此处省去N+有源区退火的工艺步骤，以节省成本，提高效率。
由上述步骤441-443，形成N阱区域6。
步骤S450：淀积一层钝化层7；在紧邻N阱区域6的硅基衬底1上形成第一微沟槽区域9；在沟槽中形成第二微沟槽区域10，如图6（e）所示。具体的，图12（a）-图12（e）示出了本发明实施例形成第一、第二微沟槽区域的流程结构示意图，如图12（a）-图12（e）所示，包括如下步骤：
步骤S451：采用淀积工艺淀积一层钝化层7，如图12（a）所示，作为钝化层将多晶硅栅极保护起来，并形成Trench之间电气隔离、栅极与源极之间的电气隔离。所述钝化层为二氧化硅层,厚度为0.8um-1.5um。由于前面采用研磨工艺，硅基衬底表面各层材料非常平整，不存在阶梯图形与互相填充现象。
步骤S452：涂覆一层通孔刻蚀光刻胶8，如图12（b）所示，使其覆盖整个硅基衬底1的表面,并采用通孔掩膜板曝光该光刻胶形成刻蚀窗口，如图12（c）所示。
步骤S453：采用各向异性刻蚀方法刻蚀掉暴露于刻蚀窗口的硅基衬底1上的钝化层7，为了使金属与N阱区域6和P阱区域2形成更好的欧姆接触，在刻蚀掉二氧化硅钝化层后，继续刻蚀一定厚度的硅基衬底1，形成所述第一微沟槽区域9。
步骤S454：采用各向异性刻蚀方法刻蚀掉暴露于刻蚀窗口的沟槽上的钝化层7，继续刻蚀一定厚度的沟槽，形成所述第二微沟槽区域10，如图12（d）所示。其中，步骤S530和步骤S540同时进行或者以任意顺序进行都可以。
步骤S455：在微沟槽区域中注入磷等P型杂质，剂量为1e13-1e15cm-2,以使微沟槽区域与金属形成良好欧姆接触；去除通孔刻蚀光刻胶8，如图12（e）所示。
步骤S456：进行所述第一微沟槽区域9和第二微沟槽区域10的回流退火。进一步的，所述回流退火的温度为900℃-950℃，时间为30min-90min。此处退火为第三个高温炉管工艺，同时起到前述N+有源区注入推阱，淀积的氧化层致密回流，以及微沟槽区域注入激活的目的。
由上述步骤451-456，形成第一微沟槽区域9和第二微沟槽区域10。
步骤S460：蒸镀或溅射金属层11，使得金属层11填充所述第一、第二微沟槽区域并均匀覆盖在整个表面，形成IGBT的基本结构，如图6（f）所示。
步骤S470：刻蚀所述金属层11形成栅极12和源极13的金属布线，部分所述第二微沟槽区域10中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的栅极12；部分所述第一微沟槽区域9以及部分所述第二微沟槽区域10中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的源极13。如图6（g）所示。具体的，涂覆一层光刻胶，采用金属刻蚀光刻板曝光光刻胶形成金属刻蚀窗口，腐蚀掉多余的金属，在器件表面形成IGBT的源极13和栅极12金属布线以及电极之间的电气隔离。
由上述步骤S410-S470得到在所述有源区中形成多晶硅沟槽-栅极/源极金属直接连接的栅极/源极，使得芯片表面的栅极结构与传统结构相比有了很大变化。密集的微型栅极排布使得芯片内的元胞密度实现了大幅提升。微型栅极的宽度降低到0.4um-0.6um,间距为0.8um-1um;而传统结构的栅极宽度为1-1.5um,间距3um以上；这样直接将元胞密度提升2-3倍，带来芯片电流密度的直接大幅提升。
另外，芯片表面没有了大面积的多晶硅栅极总线的排布，能够节省下来10%-20%的空间进行原胞区排布，使得芯片表面空间的应用效率显著提高；且将原有技术多晶硅Trench---多晶硅总线---栅极金属的三级互联的形式，变成多晶硅Trench---栅极金属直接互联的形式。金属的电导率显著高于多晶硅材料，栅极金属走线产生的寄生电阻和电感很小。因此栅极信号损失很小，距离栅极PAD远端的原胞也能保证很好的开启效果。
步骤S500：进行至少一次钝化操作，具体包括，如图13所示：
第一次钝化，在栅极/源极金属上覆盖一层钝化层，如氮化硅层，以防止表面金属氧化及载流子沾污。
钝化层刻蚀，刻蚀出栅极PAD以及源极PAD的引线键合区域；
第二次钝化，在栅极/源极金属上继续覆盖一层钝化层，
钝化层刻蚀，刻蚀出栅极PAD以及源极PAD的引线键合区域。
双钝化层的应用，使得芯片能够最大程度的减少可动离子的污染减小漏电流提高可靠性。
步骤S600：对所述硅基衬底的背面进行研磨减薄，如图14所示。通过减薄机台，将衬底背面进行研磨减薄。在600V-1200VIGBT的制备中须采用特殊的研磨工艺：采用特殊夹具固定衬底片外沿，衬底片外沿用于固定夹具的宽度为3-6um;研磨衬底片外沿3-6um以内的绝大部分圆形区域，利用衬底片外沿的3-6um厚边为自然固定，将内部区域研磨减薄至60-80um(600V-800V)、90-120um(850V-1200V)。本发明通过特殊研磨工艺实现了60um-120um超薄片的减薄，同时避免了传统工艺整体研磨减薄带来的极大碎片翘曲等工艺问题。此步也为关键步骤，用硅衬底的厚度形成天然支撑，防止整体研磨导致超薄片碎片。
步骤S700：在所述硅基衬底的背面依次形成N型FS层和P+层，具体包括：
FS层注入：在硅基衬底的背面通过氢离子注入工艺，进行单次或多次氢离子注入，将氢离子注入到减薄后的衬底背面区域，注入剂量为1e12-1e14cm-2，注入能量为100kev-1Mev，在衬底背面深度为3um-5um内形成施主缺陷。利用高能氢离子注入到硅衬底内，能够形成施主缺陷，且能够实现较深的注入深度，只需在较低温度下便能激活施主杂质的原理，形成有效的FS层。解决了传统工艺必须长时间高温推结上的冲突。
P+层注入：在衬底背面注入B离子，形成背面P+层掺杂；注入剂量为1e13-1e14cm-2,能量为50kev-100kev；
激光退火激活FS层N型杂质与背面P型杂质，形成N型FS层和P+层；其中退火温度为400℃-450℃，退火时间30min-60min。
步骤S800：在所述硅基衬底的背面形成集电极。背面金属化，通过溅射工艺实现背面Al-Ti-Ni-Ag金属化系统，在衬底背面形成IGBT的集电极。至此全部工艺完成。
综上为本发明IGBT芯片的制备方法。整个工艺过程只需要用到4个高温炉管工艺（终端退火、有源区氧化、栅极氧化层退火、微沟槽区域回流退火），将工艺流程大大简化以防止繁琐的工艺过程频繁移动薄片晶圆导致碎片和翘曲等风险。降低芯片制备综合成本的同时使得芯片制备效率大大提高。传统工艺中的高温炉管退火工艺至少需要8-9次（场氧化、终端退火、有源区场氧化、栅极氧化层、P阱推进、N阱推进、P+注入退火、BPTEOS质密退火、孔回流退火等）。由于本发明工艺的晶圆解决了翘曲、碎片、表面填充缺陷等等一系列传统工艺难以克服的问题，使得芯片的可靠性大幅提高。采用本工艺流程制备的IGBT芯片能够满足对可靠性要求苛刻的汽车级应用环境。传统工艺不适用100A以上大电流芯片的开发。本发明的工艺流程克服了传统工艺上的缺点，完全适用于大电流芯片的开发，100A-350A芯片的成品率和可靠性都非常高。
本发明的第二方面提供了一种IGBT芯片，包括硅基衬底1；硅基衬底上形成有P型终端区和有源区，P型终端区和有源区之间氧化隔离；有源区中形成有多晶硅沟槽-栅极/源极金属直接连接的栅极/源极；硅基衬底的背面依次形成有N型FS层和P+层以及集电极。
进一步的，有源区中形成有多晶硅沟槽-栅极/源极金属直接连接的栅极/源极，包括：在有源区中：
硅基衬底1表面形成有P型掺杂的P阱区域2；硅基衬底1上刻蚀有梳齿状的沟槽;沟槽表面上形成有氧化层3，沟槽中填充有多晶硅4；间隔沟槽周围形成有N型掺杂的N阱区域6；还包括钝化层7，形成在硅基衬底1和沟槽表面上；在紧邻N阱区域6的硅基衬底1上形成有第一微沟槽区域9；在沟槽中形成有第二微沟槽区域10；还包括金属层11，金属层11填充第一、第二微沟槽区域并覆盖在部分表面；部分第二微沟槽区域10中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的栅极；部分第一微沟槽区域9以及部分所述第二微沟槽区域10中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的源极。
本发明中，芯片表面的每条沟槽变得相互独立，给芯片设计提供了巨大的灵活性和便利性。可以根据参数需要灵活定义每条沟槽是连接到源极，还是连接到栅极。可以通过减少沟槽宽度和沟槽之间的间距来大幅提高芯片的电流密度，同时可以将一些沟槽与源极相连，使得芯片的输入电容并没有明显增加，所以该方法可以使芯片的动态和静态参数都获得明显的提高。由于各条沟槽Trench之间是互相独立的，出于调节电流密度，同时避免栅极的输入电容过大等电参数考虑，可以将部分沟槽Trench里的多晶硅浮空，也可以将部分沟槽Trench通过微沟槽与源极金属直接相连，使该条沟槽Trench变成源极的一部分。这样，围绕在该条多晶硅沟槽Trench周围的氧化层便不计入栅极输入电容，能够灵活有效的调节输入电容。
功率器件的寄生电容如图15所示，主要包含氧化层电容和PN结形成的耗尽层电容。栅极G到发射极E的电容可认为栅极周围的氧化层电容并联而成，由于覆盖栅极上表面的氧化层比较厚，几乎可以忽略，故Cge的主要贡献者为沟槽两侧的栅氧电容Cox。反馈电容Cgc是由栅极到集电极的电容，如图所示，是由部分栅氧电容Cox与PN结耗尽层Cdep电容串联组成的。
其中，栅极单位面积的栅极氧化层电容可以用下式表示：
为氧化层的介电常数，/>为氧化层厚度，由上式可知Cox与氧化层厚度成反比，欲取得较小输入电容，在器件设计时可选择较厚的栅极氧化层。
除了上述因素的影响，在器件工作状态下，工作状态下氧化层电容计算，遵从如下基本公式：
其中，为电荷量，V(/>)代表栅极侧面氧化层内/>位置的电势,/>是施加在栅极上的电压，/>是阈值电压，/>为栅极氧化层电容。
沟道处位置的电导率/>如下，其中/>为沟道处电子迁移率，q为库伦常数，为n型载流子浓度：
=/> (3)
在无限小的区间内dV可以表示如下,Wch表示沟道的宽度，/>为沟道电流：
=/> (4)
将（2）式代入（4）式，得到：
=/> （5）
对上式中两侧进行积分，左侧对沟道长度Lch积分，右侧对应的区间为[0,Vce]，Vce为集宗电极施加电压，Lch代表沟道总长度:
=/> (6)
上式求解得：
（7）
根据上式可见，当器件处于工作状态时，除了一系列确定的电流、电压参数外，Cox正比于沟道的总长度Lch（多个连接导通沟道的长度相加），反比于沟道的宽度Wch；相比于Wch,在功率器件的设计中调节沟道的总长度Lch更易从结构设计中实现，比如浅P阱推结，还比如设计出一些不导通的原胞，都可以使器件中的Lch大幅降低，以减少氧化层电容的影响。
如果说氧化层电容对输入电容影响较大(Ci=Cge+Cgc)，那么对反馈电容Cr=Cgc影响比较大的因素即为耗尽层电容，因为耗尽层电容与氧化层电容为串联关系，高频情况下，耗尽层电容不可忽略且足够小以影响反馈电容。
同理，由电容基本公式引出：
根据泊松方程，在P型耗尽区的电场强度可表示如下：
(9)
其中为P型耗尽区的宽度，/>为半导体电阻率，/>为介电常数，/>为受主载流子浓度。
由于可以替换为P型侧的电荷量dQp.那么P型耗尽区的电压变化量/>可以如下表示：
=/> (10)
同理，N型耗尽区的电压表示如下：
=/> (11)
其中，为N型耗尽区的宽度,/>则为施主载流子浓度，Qn为N型测电荷量；
由于N，P电荷等量耗尽原则，dQp=dQn=dQ:
dV=+/>=/>+/>=W/> (12)
其中W代表P型侧和N型侧的耗尽层宽度之和，即耗尽区总宽度。将（12）式代入（8）式，可得：
=/> (13)
耗尽层电容与耗尽层宽度成反比，宽度越宽，耗尽层电容越小，即反馈电容越小。耗尽层宽度与自建电场与反偏电压的关系式代入上式可得：
(14)
其中代表PN结自建电场，/>为芯片外部施加的反偏电压。
对于功率器件，一般采用N型轻掺杂衬底，所以P型区NA的浓度很高，NA+ND NA，使得上式可以简化成Cdep正比于轻掺杂侧浓度，也就是说衬底的电阻率越高越容易获得低反馈电容。
本发明中采用高密度微型Trench带来的另一个好处就是可以使得集成在芯片内部的栅极电阻可调精度至少提高3倍。即是说，可以根据应用需要几乎可以在芯片内设计0欧-数十欧姆区间的任意集成栅极电阻值。根据多晶硅电阻的计算公式R=Rs·（L/W）,其中Rs为方块电阻，L为电阻区长度，W为电阻区实际宽度。由于微型Trench的密度提高，相同间隔内的Trench数量可以提高3倍以上，也就是说多晶硅栅极Trench的实际宽度W提高3倍，即R的精度提高了3倍以上。
综上所述，本发明提供了一种IGBT芯片的制备方法和IGBT芯片，该方法包括步骤：硅基衬底制备；在硅基衬底上形成P型终端区；在硅基衬底上形成有源区，使有源区与终端区氧化隔离；在有源区中形成多晶硅沟槽-栅极/源极金属直接连接的栅极/源极；进行至少一次钝化操作；对硅基衬底的背面进行研磨减薄；在硅基衬底的背面依次形成N型FS层和P+层以及集电极。该IGBT芯片为该方法制得。本发明通过将金属层直接与多晶硅连接，减少了芯片表面大面积的多晶硅栅极总线的排布，使得芯片表面不产生层与层之间的台阶交叠爬坡，微填充问题彻底解决，可靠性大幅提高；芯片将多晶硅沟槽---多晶硅总线---栅极金属的三级互联的形式，变成多晶硅沟槽---栅极金属二级互联的形式，去除了表面多晶硅汇流条，工艺大大简化，使得芯片利用效率大幅提高。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (12)

1.一种IGBT芯片的制备方法，其特征在于，包括如下步骤：
硅基衬底制备；
在硅基衬底上形成P型终端区；
在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离；
在所述有源区中形成多晶硅沟槽与栅极金属直接连接的栅极、或多晶硅沟槽与源极金属直接连接的源极；
进行至少一次钝化操作；
对所述硅基衬底的背面进行研磨减薄；
在所述硅基衬底的背面依次形成N型FS层和P+层；
在所述硅基衬底的背面形成集电极；
所述在所述有源区中形成多晶硅沟槽与栅极金属直接连接的栅极、或多晶硅沟槽与源极金属直接连接的源极的步骤包括：
在硅基衬底表面形成P型掺杂的P阱区域；
在硅基衬底上刻蚀梳齿状的沟槽；
在沟槽表面上形成氧化层，并在沟槽中淀积多晶硅，使得多晶硅材料填满所述沟槽；
形成N型掺杂的N阱区域，所述N阱区域设置在沟槽周围并间隔着沟槽设置；
淀积一层钝化层；在紧邻N阱区域的硅基衬底上形成第一微沟槽区域；在沟槽中形成第二微沟槽区域；
蒸镀或溅射金属层，使得金属层填充所述第一、第二微沟槽区域并均匀覆盖在整个表面；
刻蚀所述金属层形成栅极和源极的金属布线，部分所述第二微沟槽区域中的多晶硅通过与第二微沟槽区域中的金属相连形成IGBT的栅极；部分所述第一微沟槽区域以及部分所述第二微沟槽区域中的多晶硅通过与相应微沟槽区域中的金属相连形成IGBT的源极。
2.根据权利要求1所述的IGBT芯片的制备方法，其特征在于，所述硅基衬底制备的步骤包括：
选择N-型区熔单晶硅衬底作为所述硅基衬底，厚度为300-500um；
对所述硅基衬底的表面依次进行氧化和腐蚀操作：采用湿法氧化工艺在表面形成一层氧化层；
采用湿法腐蚀工艺将所述氧化层去除；
清洗所述硅基衬底。
3.根据权利要求1或2所述的IGBT芯片的制备方法，其特征在于，所述在硅基衬底上形成P型终端区的步骤包括：
P型终端环注入：在衬底表面淀积一层光刻胶；采用P型终端环掩膜板作光刻板，曝光光刻胶形成注入窗口；注入B离子，注入剂量为1e12-5e15cm-2；
P型终端环推结：将衬底置于高温炉管中进行高温退火、推结；高温退火的温度为1050℃-1200℃，时间为30min-600min。
4.根据权利要求1或2所述的IGBT芯片的制备方法，其特征在于，所述在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离的步骤包括：
在衬底的表面通过热CVD方法生成氮化硅层,采用有源区掩膜板光刻氮化硅层，以形成覆盖衬底表面的氮化硅光刻图案；
利用氮化硅层为掩膜进行湿法氧化工艺，在氮化硅层被刻蚀掉的区域形成氧化层，氧化层深入到硅基衬底表面以内；氧化层的厚度为1-2um,氧化层深入衬底表面的厚度为0.5-1um；该氧化层覆盖终端区环与环之间、有源区与终端区的过渡区。
5.根据权利要求1所述的IGBT芯片的制备方法，其特征在于，所述在硅基衬底上刻蚀梳齿状的沟槽包括：
采用激光刻蚀工艺在硅基衬底上刻蚀出梳齿状的沟槽；沟槽的宽度为0.4um-0.6um,深度为3um-5um，沟槽的间距为0.6um-1um。
6.根据权利要求1所述的IGBT芯片的制备方法，其特征在于，所述在沟槽表面上形成氧化层，并在沟槽中淀积多晶硅，使得多晶硅材料填满所述沟槽的步骤包括：
形成覆盖在沟槽表面和硅基衬底上的氧化层；
淀积多晶硅层,使多晶硅材料填满沟槽，并覆盖硅基衬底表面；
采用正面研磨工艺，清除覆盖在硅基衬底上的多晶硅层以及氧化层。
7.根据权利要求6所述的IGBT芯片的制备方法，其特征在于，在沟槽表面上形成氧化层的氧化工艺的温度为1050℃-1175℃,时间30min-60min;形成的氧化层的厚度为70nm-150nm;
多晶硅层的厚度为0.8um-1.2um,多晶硅材料的电阻率为8-15欧姆·厘米。
8.根据权利要求1所述的IGBT芯片的制备方法，其特征在于，所述形成N型掺杂的N阱区域，所述N阱区域设置在沟槽周围并间隔着沟槽设置的步骤包括：
涂覆一层光刻胶覆盖整个硅基衬底表面,并采用N型区注入光刻板曝光所述光刻胶，形成N型区注入窗口；
通过所述N型区注入窗口，注入N型掺杂杂质；
去除所述光刻胶，在衬底表面形成N型掺杂层，经过后续退火后，N型掺杂层向衬底内部扩散并形成所述N阱区域；
其中，所述N型掺杂杂质的注入剂量为5e14-1e16cm-2。
9.根据权利要求1所述的IGBT芯片的制备方法，其特征在于，所述淀积一层钝化层；在沟槽中形成第一微沟槽区域；在紧邻N阱区域的硅基衬底上形成第二微沟槽区域的步骤包括：
采用淀积工艺淀积一层钝化层，所述钝化层为二氧化硅层,厚度为0.8um-1.5um;
涂覆一层通孔刻蚀光刻胶，使其覆盖整个硅基衬底的表面,并采用通孔掩膜板曝光该通孔刻蚀光刻胶形成刻蚀窗口;
采用各向异性刻蚀方法刻蚀掉暴露于刻蚀窗口的硅基衬底上的钝化层，以及继续刻蚀一定厚度的硅基衬底，形成所述第一微沟槽区域；
采用各向异性刻蚀方法刻蚀掉暴露于刻蚀窗口的沟槽上的钝化层，以及继续刻蚀一定厚度的沟槽，形成所述第二微沟槽区域；
在微沟槽区域中注入P型杂质；去除通孔刻蚀光刻胶；
进行所述第一微沟槽区域和第二微沟槽区域的回流退火所述回流退火的温度为900℃-950℃，时间为30min-90min。
10.根据权利要求1或2所述的IGBT芯片的制备方法，其特征在于，所述进行至少一次钝化操作的步骤包括：
第一次钝化，在栅极/源极金属上覆盖一层钝化层；
钝化层刻蚀，刻蚀出栅极PAD以及源极PAD的引线键合区域；
第二次钝化，在栅极/源极金属上继续覆盖一层钝化层，
钝化层刻蚀，刻蚀出栅极PAD以及源极PAD的引线键合区域。
11.根据权利要求1或2所述的IGBT芯片的制备方法，其特征在于，所述在所述硅基衬底的背面依次形成N型FS层和P+层的步骤包括：
FS层注入：在硅基衬底的背面通过氢离子注入工艺，进行单次或多次氢离子注入，将氢离子注入到减薄后的衬底背面区域，注入剂量为1e12-1e14cm-2，注入能量为100kev-1Mev，在衬底背面深度为3um-5um内形成施主缺陷.
P+层注入：在衬底背面注入B离子，形成背面P+层掺杂；注入剂量为1e13-1e14cm-2,能量为50kev-100kev；
激光退火激活FS层N型杂质与背面P型杂质，形成N型FS层和P+层；其中退火温度为400℃-450℃，退火时间30min-60min。
12.一种IGBT芯片，其特征在于，包括硅基衬底；
所述硅基衬底上形成有P型终端区和有源区，所述P型终端区和有源区之间氧化隔离；
所述有源区中形成有多晶硅沟槽与栅极金属直接连接的栅极、或多晶硅沟槽与源极金属直接连接的源极；
所述硅基衬底的背面依次形成有N型FS层和P+层以及集电极；所述有源区中形成有多晶硅沟槽与栅极金属直接连接的栅极、或多晶硅沟槽与源极金属直接连接的源极，包括：
在有源区中：
所述硅基衬底表面形成有P型掺杂的P阱区域；
所述硅基衬底上刻蚀有梳齿状的沟槽;
所述沟槽表面上形成有氧化层，沟槽中填充有多晶硅；
形成N型掺杂的N阱区域，所述N阱区域设置在沟槽周围并间隔着沟槽设置；
还包括钝化层，形成在所述硅基衬底和沟槽表面上；在紧邻N阱区域的硅基衬底上形成有第一微沟槽区域；在沟槽中形成有第二微沟槽区域；
还包括金属层，所述金属层填充所述第一、第二微沟槽区域并覆盖在部分表面；部分所述第二微沟槽区域中的多晶硅通过与第二微沟槽区域中的金属相连形成IGBT的栅极；部分所述第一微沟槽区域以及部分所述第二微沟槽区域中的多晶硅通过与相应微沟槽区域中的金属相连形成IGBT的源极。
CN202310467252.4A 2023-04-27 2023-04-27 一种igbt芯片制备方法和igbt芯片 Active CN116190227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310467252.4A CN116190227B (zh) 2023-04-27 2023-04-27 一种igbt芯片制备方法和igbt芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310467252.4A CN116190227B (zh) 2023-04-27 2023-04-27 一种igbt芯片制备方法和igbt芯片

Publications (2)

Publication Number Publication Date
CN116190227A CN116190227A (zh) 2023-05-30
CN116190227B true CN116190227B (zh) 2023-07-21

Family

ID=86449359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310467252.4A Active CN116190227B (zh) 2023-04-27 2023-04-27 一种igbt芯片制备方法和igbt芯片

Country Status (1)

Country Link
CN (1) CN116190227B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826551B (zh) * 2009-03-03 2012-12-05 M-Mos半导体香港有限公司 具有低栅电阻的沟槽型半导体功率器件及其制备方法
CN102569373B (zh) * 2012-03-08 2014-08-13 无锡新洁能股份有限公司 一种具有低导通饱和压降的igbt及其制造方法
CN105633139B (zh) * 2016-03-23 2019-02-15 无锡新洁能股份有限公司 具有载流子存储结构的igbt器件及其制造方法
CN106653836B (zh) * 2016-12-01 2023-09-01 无锡新洁能股份有限公司 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt

Also Published As

Publication number Publication date
CN116190227A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US9129982B2 (en) Semiconductor device and manufacturing method
KR100630110B1 (ko) 반도체 장치 및 그 제조방법
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
KR100304716B1 (ko) 모스컨트롤다이오드및그제조방법
CN102842610A (zh) Igbt芯片及其制作方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN114975602A (zh) 一种高可靠性的igbt芯片及其制作方法
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
WO2024037274A1 (zh) 一种具有反向导通特性的igbt器件及其制备方法
CN109119342A (zh) 一种功率器件及其制备方法
JPH04363046A (ja) 半導体装置の製造方法
CN116190227B (zh) 一种igbt芯片制备方法和igbt芯片
KR950001146B1 (ko) 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
CN116504819B (zh) 一种沟槽型功率半导体芯片制备方法及芯片
CN109166909A (zh) 一种功率器件及其制备方法
JPH10335630A (ja) 半導体装置及びその製造方法
CN117497488B (zh) 一种集成jfet的mos器件制备方法及mos器件
US11862676B2 (en) Semiconductor device and preparation method thereof
CN117577674A (zh) 一种减少emi噪声的功率器件及制备方法
CN108922925B (zh) 一种功率器件保护芯片及其制作方法
JP3257523B2 (ja) 半導体装置の製造方法
KR0178291B1 (ko) 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법
JP3150420B2 (ja) バイポーラ集積回路とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant