CN101826551B - 具有低栅电阻的沟槽型半导体功率器件及其制备方法 - Google Patents

具有低栅电阻的沟槽型半导体功率器件及其制备方法 Download PDF

Info

Publication number
CN101826551B
CN101826551B CN 200910126247 CN200910126247A CN101826551B CN 101826551 B CN101826551 B CN 101826551B CN 200910126247 CN200910126247 CN 200910126247 CN 200910126247 A CN200910126247 A CN 200910126247A CN 101826551 B CN101826551 B CN 101826551B
Authority
CN
China
Prior art keywords
layer
trench
gate
type
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910126247
Other languages
English (en)
Other versions
CN101826551A (zh
Inventor
苏冠创
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M Mos Semiconductor HK Ltd
Original Assignee
M Mos Semiconductor HK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M Mos Semiconductor HK Ltd filed Critical M Mos Semiconductor HK Ltd
Priority to CN 200910126247 priority Critical patent/CN101826551B/zh
Publication of CN101826551A publication Critical patent/CN101826551A/zh
Application granted granted Critical
Publication of CN101826551B publication Critical patent/CN101826551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

具有低栅电阻的沟槽型半导体功率器件及其制备方法涉及功率半导体器件的单元结构和器件配置，该半导体功率器件具有钛/氮化钛/钨插头的埋入式沟槽型栅极(250)，在顶部具有NSG层(270)，埋入式沟槽型栅极(250)的布置是一个标准沟槽栅极配有一个埋入式沟槽型栅极，或者是10个标准沟槽栅极配有一个埋入式沟槽型栅极；埋入式沟槽型栅极(250)的数目与单元的标准沟槽型栅极的宽窄成反比，与所需的栅极电阻值成反比。该器件及其制备方法可以降低内部栅极电阻，同时不影响提高单元密度，制作简单，适用于量产。可用于各种沟槽型金属氧化物半导体场效应晶体管，如P型和N型低压器件和高压器件，P型和N型IGBT以至高压集成电路等。

Description

具有低栅电阻的沟槽型半导体功率器件及其制备方法
技术领域
本发明涉及功率半导体器件的单元结构和器件配置。更具体地，本发明涉及一种具有低栅电阻的沟槽型半导体功率器件的新型改进单元结构和器件配置。
背景技术
形成用于高密度沟槽型金属氧化物半导体场效应晶体管(Mosfet)器件的沟槽型栅极和栅道的传统技术正面临着技术难题，当沟槽宽度减小时不良内部栅极电阻会增高以致开关速度变慢。狭窄的沟槽宽度，由于沟槽区的掺杂多晶硅减少，会导致很高的栅极电阻。高栅极电阻会对器件的开关性能造成不利影响，同时还降低产品的可靠性。
参考图1A和1B，在具有第一导电率型的漏区的n+型半导体衬底15(例如形成底面的n+衬底)上形成的普通Mosfet器件10的俯视图和侧剖视图。沟槽型Mosfet单元在一个第一导电率型的外延层20(例如N外延层)上形成，外延层20具有比衬底低的掺杂浓度。在外延层20中形成一个第二导电率型的P型体25(例如一个PP型体25)，P型体25环绕着一个具有第一导电率类型的源极区30(例如一个N+源极区30)。每个Mosfet单元进一步包括一个多晶硅栅极35，该多晶硅栅极35位于与周围的外延层20绝缘的沟槽中，并具有一个栅极氧化层40。一个NSG和BPSG层45使Mosfet与顶部绝缘，该NSG和BPSG层45还具有一个栅极金属开口，使栅极接触金属层50与沟槽型的多晶硅栅极35接触，该NSG和BPSG层45还具有一个源极体接触开口，使源极金属与源极区接触。
缺点：当沟槽宽度变小时，沟槽区的掺杂多晶硅减少，栅极电阻会提高，特别是对于中心区的沟槽，从而影响器件的开关速度。
图1B：栅极金属层50位于源极垫层55之间，形成为“栅道”以降低内部栅极电阻的栅极金属与在右下角的栅极垫层70接触。源极垫层55和栅极垫层70通过直径不大于千分之二英寸的金源极引线75和栅极引线80连接到引线框90。
缺点：源极金属被分为几片，由于表面传导电阻的增加，因而会提高器件的Ron值。
美国专利6,737,323揭示了一种沟槽型Mosfet，如图2所示，该Mosfet的沟槽填以高导电率材料(例如难熔金属)所以内部栅极比较小，适合于快速开关；制作上，沟槽盖沟槽壁的绝缘材料(例如二氧化硅)作为栅极氧化层，然后在绝缘材料上形成一层多晶硅，为消除应力的提供缓冲。然后使用高熔点金属(例如钨)填满沟槽。如图2所示的Mosfet器件具有一个很大的限制。当单元间距减小时，沟槽的宽度会变得越来越窄。但是，沟槽栅极需要容下栅极氧化层、多晶硅和难溶金属，这使得栅极的沟槽开口不能太小，最小的开口尺寸不允许沟槽宽度变得太窄，因此限制了单元密度。
美国专利6,930,355，图3：每个沟槽型栅极7b中的多晶硅层的上部进行硅化处理，以形成硅化物层9。然后形成层间绝缘膜10。
缺点：(i)工艺难；(ii)阈值电压难以控制US006930355美国专利US20060273382，图4：
首先通过形成一层覆盖沟槽壁的绝缘材料(例如二氧化硅)为沟槽增加一层衬层。
其次在绝缘材料上形成一多晶硅层，作为消除应力的缓冲层。然后使用难熔金属(例如钨)填充沟槽型栅极的顶部。
缺点：由于沟槽型栅极开口的尺寸限制，沟槽的宽度受到限制，从而限制了单元密度。
发明内容
技术问题：本发明的目的是提供一种具有低栅电阻的沟槽型半导体功率器件及其制备方法，在沟槽型功率Mosfet设计和制造领域中，仍需要提供一种新型的单元结构和器件配置，以解决上述难题和设计限制。特别是，需要在降低栅极电阻的同时不限制沟槽型半导体功率器件的单元密度的提高。
技术方案：本发明的具有低栅电阻的沟槽型半导体功率器件，其特征在于，该半导体功率器件具有钛/氮化钛/钨插头的埋入式沟槽型栅极，在顶部具有保护绝缘层，埋入式沟槽型栅极的布置是一个标准沟槽栅极配有一个埋入式沟槽型栅极，或者是10个标准沟槽栅极配有一个埋入式沟槽型栅极；埋入式沟槽型栅极的数目与单元的标准沟槽型栅极的宽窄成反比，与所需的栅极电阻值成反比。
该半导体功率器件的制备方法为：
该半导体功率器件的制备方法为：
a.使用一个沟槽掩模，以便在基层上的外延层中形成多个沟槽；
b.对沟槽进行一次牺牲性氧化，以消除在开槽过程中被等离子破坏的硅层；然后形成一层栅极氧化层，随后沉积一个多晶硅层，以填充沟槽并覆盖顶面，接着使用N+型掺杂剂进行掺杂；对多晶硅层进行浸蚀，然后使用P型掺杂剂植入P型体，随后，提高温度，以便使P型体扩散到外延层中；
c.采用源极掩模，使用N型掺杂剂植入源极，随后，提高温度，以使其扩散到源极区；
d.在顶面上沉积一个非掺杂氧化物层和BPSG层，采用一个接触掩模，通过对非掺杂氧化物层和BPSG层进行氧化浸蚀来进行接触腐蚀处理，以便形成接触开口，然后对硅进行浸蚀，以便使接触开口更深地穿过源极区进入到P型体、以及栅道沟槽和埋入式沟槽栅极中；
e.该Mosfet器件包括一个源极体接触沟槽和埋层栅道插塞沟槽，该源极体接触沟槽具有首先通过对氧化物层即BPSG和NSG层进行氧化物浸蚀而形成的氧化物沟槽；源极体接触沟槽和埋层栅道插塞沟槽还包括一个通过在氧化物浸蚀之后进行的硅浸蚀而形成的硅沟槽；然后分别使用钛/氮化钛层和钨层对源极体接触沟槽和埋入式栅极沟槽插塞分别进行填充，之后，对表层进行浸蚀，以去除非掺杂氧化物层和BPSG层顶部的表面钨元素和表面钛/氮化钛元素；
f.在该器件的顶部形成第二NSG层，采用金属间掩模并进行干燥氧化物浸蚀，以便去除源极接触插塞顶部的第二NSG层；
g.去除光刻胶层；
h.在该器件的顶面上沉积一层低电阻金属层，低电阻金属层由钛/铝铜合金或钛/氮化钛/铝铜合金构成，以保证形成良好的电接触，然后，进行金属浸蚀，使金属层形成源极金属垫层和栅极金属垫层并分别与源极体沟槽插塞和埋入式栅极沟槽插塞电接触。
有益效果：可以降低内部栅极电阻，同时不影响提高单元密度，制作简单，适用于量产。可用于各种沟槽型金属氧化物半导体场效应晶体管，如P型和N型低压器件和高压器件，P型和N型IGBT以至高压集成电路等。
附图说明
图1A是现有技术的侧剖视图；
图1B是现有技术的俯视图；
图2是现有技术中填有难镕金属的栅极沟槽的侧剖视图；
图3是现有技术中顶部带有高电导率层的栅极沟槽剖视图；
图4是现有技术中填有高导点率的栅极沟槽的剖视图；
图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H是本发明制备方法的各步骤示意图。
以上的图中有：
图1中
15-n+型半导体衬底    20-外延层        25-P型体
30-源极区            35-多晶硅栅极    40-栅极氧化层
45-NSG和BPSG层       50-栅极金属层    55-源极金属垫层
70-栅极垫层          75-源极引线      80-栅极引线
90-引线框
图3中
7b-沟槽型栅极         9-硅化物层          10-层间绝缘膜
图5中
205-基层              208-沟槽            210-外延层
215-氧化层            218-多晶硅层        225-P型体
228-源极掩模          230-源极区          240-BPSG和NSG层
220-埋入式沟槽栅极    245-钛/氮化钛层     25-钨层
270-NSG层             260-源极接触插塞    275-光刻胶层
280-低电阻金属层      55-源极金属垫层     70-栅极金属垫层
250-埋入式栅极沟槽插塞
具体实施方式
本发明的具有低栅电阻的沟槽型半导体功率器件，为了降低栅极电阻，形成了具有钛/氮化钛/钨插头的埋入式沟槽型栅极250，在顶部具有NSG层270，埋入式沟槽型栅极250的布置是一个标准沟槽栅极配有一个埋入式沟槽型栅极，或者是10个标准沟槽栅极配有一个埋入式沟槽型栅极；埋入式沟槽型栅极250的数目与单元的标准沟槽型栅极的宽窄成反比，与所需的栅极电阻值成反比。采用本新发明，栅极电阻不受小的单元间距的限制。
下列图(图5A到图5H)中的X向剖视图的工艺流程用于展示本发明的思想：在图5A中，使用一个沟槽掩模以便在基层205上的外延层210中形成多个沟槽208。
在图5B中，对沟槽进行牺牲性氧化，以消除在开槽过程中被等离子破坏的硅层。然后形成一层氧化层215，随后沉积一个多晶硅层218，以填充沟槽并覆盖顶面，接着使用N+型掺杂剂进行掺杂。对多晶硅层218进行浸蚀，然后使用P型掺杂剂植入一个P型体。随后，提高温度，以便使P型体225扩散到外延层210中。
在图5C中，采用一个源极掩模228，然后使用N型掺杂剂植入一个源极。
随后，提高温度，以使其扩散到源极区230。
在图5D中，在顶面上沉积一个非掺杂氧化物NSG层和一个BPSG层240。采用一个接触掩模，通过对BPSG和NSG层240进行氧化浸蚀来进行接触腐蚀处理，以便形成接触开口，然后对硅进行浸蚀，以便使接触开口更深地进入到如图所示的源极区230、P型体225、以及栅道沟槽和埋入式沟槽栅极220中。
在图5E中，分别使用钛/氮化钛层245和钨层250对源极体接触沟槽和埋入式栅极沟槽插塞分别进行填充。之后，对表层进行浸蚀，以去除ILD顶部的表面钨元素和表面钛/氮化钛元素。
在图5F中，在器件的顶部形成另一个NSG层270。在图5F中，采用一个金属间掩模并进行干燥氧化物浸蚀，以便去除源极接触插塞260顶部的NSG层270。
在图5G中，去除了光刻胶层275。
在图5H中，在顶面上沉积一层低电阻金属层280。低电阻金属层可由钛/铝铜合金或钛/氮化钛/铝铜合金构成，以保证形成良好的电接触，然后，进行金属浸蚀，使金属层形成源极金属垫层55和栅极金属垫层70并分别与源极体沟槽插塞260和埋入式栅极沟槽插塞250电接触。
该半导体功率器件的制备方法为：
a.使用一个沟槽掩模，以便在基层205上的外延层210中形成多个沟槽208；
b.对沟槽208进行一次牺牲性氧化，以消除在开槽过程中被等离子破坏的硅层；然后形成一层栅极氧化层215，随后沉积一个多晶硅层218，以填充沟槽并覆盖顶面，接着使用N+型掺杂剂进行掺杂；对多晶硅层218进行浸蚀，然后使用P型掺杂剂植入P型体225，随后，提高温度，以便使P型体225扩散到外延层210中；
c.采用源极掩模228，使用N型掺杂剂植入源极，随后，提高温度，以使其扩散到源极区230；
d.在顶面上沉积一个非掺杂氧化物层和BPSG层240，采用一个接触掩模，通过对非掺杂氧化物层和BPSG层240进行氧化浸蚀来进行接触腐蚀处理，以便形成接触开口，然后对硅进行浸蚀，以便使接触开口更深地穿过源极区230进入到P型体225、以及栅道沟槽和埋入式沟槽栅极220中；
e.该器件包括一个源极体接触沟槽260和埋层栅道插塞沟槽250，该源极体接触沟槽260具有首先通过对氧化物层即BPSG和NSG层进行氧化物浸蚀而形成的氧化物沟槽；源极体接触沟槽260和埋层栅道插塞沟槽250还包括一个通过在氧化物浸蚀之后进行的硅浸蚀而形成的硅沟槽；然后分别使用钛/氮化钛层245和钨层246对源极体接触沟槽和埋入式栅极250沟槽插塞分别进行填充，之后，对表层进行浸蚀，以去除非掺杂氧化物层和BPSG层240顶部的表面钨元素和表面钛/氮化钛元素；
f.在该器件的顶部形成第二NSG层270，采用金属间掩模并进行干燥氧化物浸蚀，以便去除源极接触插塞260顶部的第二NSG层270；
g.去除光刻胶层275；
h.在该器件的顶面上沉积一层低电阻金属层280，低电阻金属层由钛/铝铜合金或钛/氮化钛/铝铜合金构成，以保证形成良好的电接触，然后，进行金属浸蚀，使金属层形成源极金属垫层55和栅极金属垫层70并分别与源极体沟槽插塞260和埋入式栅极沟槽插塞250电接触。

Claims (2)

1.一种具有低栅电阻的沟槽型半导体功率器件的制备方法，其特征在于，该半导体功率器件的制备方法为：
a.使用一个沟槽掩模，以便在基层(205)上的外延层(210)中形成多个沟槽(208)；
b.对沟槽(208)进行一次牺牲性氧化，以消除在开槽过程中被等离子破坏的硅层；然后形成一层栅极氧化层(215)，随后沉积一个多晶硅层(218)，以填充沟槽并覆盖顶面，接着使用N+型掺杂剂进行掺杂；对多晶硅层(218)进行浸蚀，然后使用P型掺杂剂植入P型体(225)，随后，提高温度，以便使P型体(225)扩散到外延层(210)中；
c.采用源极掩模(228)，使用N型掺杂剂植入源极，随后，提高温度，以使其扩散到源极区(230)；
d.在顶面上沉积一个非掺杂氧化物NSG层和BPSG层(240)，采用一个接触掩模，通过对非掺杂氧化物NSG层和BPSG层(240)进行氧化浸蚀来进行接触腐蚀处理，以便形成接触开口，然后对硅进行浸蚀，以便使接触开口更深地穿过源极区(230)进入到P型体(225)、以及埋入式沟槽栅极(220)中；
e.该器件包括一个源极接触插塞(260)和埋入式沟槽栅极插塞(250)，该源极接触插塞(260)具有首先通过对氧化物层即BPSG和NSG层进行氧化物浸蚀而形成的氧化物沟槽；源极接触插塞(260)和埋入式沟槽栅极插塞(250)还包括一个通过在氧化物浸蚀之后进行的硅浸蚀而形成的硅沟槽；然后分别使用钛/氮化钛层(245)和钨层(246)对氧化物沟槽和硅沟槽进行填充以形成源极接触沟槽和埋入式沟槽栅极插塞(250)，之后，对表层进行浸蚀，以去除非掺杂氧化物层和BPSG层(240)顶部的表面钨元素和表面钛/氮化钛元素；
f.在该器件的顶部形成NSG层(270)，采用金属间掩模并进行干燥氧化物浸蚀，以便去除源极接触插塞(260)顶部的NSG层(270)；
g.去除光刻胶层(275)；
h.在该器件的顶面上沉积一层低电阻金属层(280)，低电阻金属层由钛/铝铜合金或钛/氮化钛/铝铜合金构成，以保证形成良好的电接触，然后，进行金属浸蚀，使金属层形成源极金属垫层(55)和栅极金属垫层(70)并分别与源极接触插塞(260)和埋入式沟槽栅极插塞(250)电接触。
2.一种具有低栅电阻的沟槽型半导体功率器件，其特征在于，所述半导体功率器件采用权利要求1所述的制备方法制造。
CN 200910126247 2009-03-03 2009-03-03 具有低栅电阻的沟槽型半导体功率器件及其制备方法 Active CN101826551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910126247 CN101826551B (zh) 2009-03-03 2009-03-03 具有低栅电阻的沟槽型半导体功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910126247 CN101826551B (zh) 2009-03-03 2009-03-03 具有低栅电阻的沟槽型半导体功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN101826551A CN101826551A (zh) 2010-09-08
CN101826551B true CN101826551B (zh) 2012-12-05

Family

ID=42690360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910126247 Active CN101826551B (zh) 2009-03-03 2009-03-03 具有低栅电阻的沟槽型半导体功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN101826551B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912595B2 (en) 2011-05-12 2014-12-16 Nanya Technology Corp. Trench MOS structure and method for forming the same
CN106684126A (zh) * 2016-12-12 2017-05-17 中航（重庆）微电子有限公司 一种沟槽型晶体管器件结构及制作方法
CN116190227B (zh) * 2023-04-27 2023-07-21 北京贝茵凯微电子有限公司 一种igbt芯片制备方法和igbt芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
CN1226751A (zh) * 1995-07-19 1999-08-25 三菱电机株式会社 半导体器件
US6462376B1 (en) * 1999-01-11 2002-10-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Power MOS element and method for producing the same
US6737323B2 (en) * 1999-06-30 2004-05-18 Fairchild Semiconductor Corporation Method of fabricating a trench structure substantially filled with high-conductivity material
US6930355B2 (en) * 2002-05-16 2005-08-16 Kabushiki Kaisha Toshiba Silicided trench gate power mosfets ultrasonically bonded to a surface source electrode
US6940128B1 (en) * 2004-04-09 2005-09-06 Kabushiki Kaisha Toshiba Semiconductor device for power MOS transistor module
CN1917233A (zh) * 2005-08-15 2007-02-21 谢福渊 具有低栅极电阻和缩小源极接触空间的高密度沟槽mosfet
CN101325215A (zh) * 2007-06-12 2008-12-17 三洋电机株式会社 绝缘栅双极型晶体管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226751A (zh) * 1995-07-19 1999-08-25 三菱电机株式会社 半导体器件
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US6462376B1 (en) * 1999-01-11 2002-10-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Power MOS element and method for producing the same
US6737323B2 (en) * 1999-06-30 2004-05-18 Fairchild Semiconductor Corporation Method of fabricating a trench structure substantially filled with high-conductivity material
US6930355B2 (en) * 2002-05-16 2005-08-16 Kabushiki Kaisha Toshiba Silicided trench gate power mosfets ultrasonically bonded to a surface source electrode
US6940128B1 (en) * 2004-04-09 2005-09-06 Kabushiki Kaisha Toshiba Semiconductor device for power MOS transistor module
CN1917233A (zh) * 2005-08-15 2007-02-21 谢福渊 具有低栅极电阻和缩小源极接触空间的高密度沟槽mosfet
CN101325215A (zh) * 2007-06-12 2008-12-17 三洋电机株式会社 绝缘栅双极型晶体管

Also Published As

Publication number Publication date
CN101826551A (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
JP4005019B2 (ja) パワー半導体デバイス
JP5118270B2 (ja) 埋め込みゲートを有するｍｏｓゲート装置
US9406795B2 (en) Trench gate MOSFET
US7352036B2 (en) Semiconductor power device having a top-side drain using a sinker trench
TWI489559B (zh) 用三個或四個遮罩製備的氧化物終端溝槽
US7633109B2 (en) DRAM structure and method of making the same
US8697520B2 (en) Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
CN112349720B (zh) 半导体存储装置
EP2286455B1 (en) Trench gate semiconductor device and method of manufacturing thereof
CN101826551B (zh) 具有低栅电阻的沟槽型半导体功率器件及其制备方法
CN113889523A (zh) 基于立体栅场板结构的半导体器件及其制作方法
KR101159985B1 (ko) 반도체 소자 및 그 제조 방법
JP5388495B2 (ja) 半導体装置
CN113299754A (zh) 一种功率开关器件结构及其制作方法
CN101930977B (zh) 接触孔中具有钨间隔层的功率mosfet器件及其制造方法
US11949009B2 (en) Semiconductor die and method of manufacturing the same
CN110875396B (zh) 沟槽式栅极金氧半场效晶体管及其制造方法
CN102956640A (zh) 双导通半导体组件及其制作方法
KR20140091981A (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant